KR20010053755A - Apparatus and method for repeating and transmitting of memoryless error correction channel coding - Google Patents
Apparatus and method for repeating and transmitting of memoryless error correction channel coding Download PDFInfo
- Publication number
- KR20010053755A KR20010053755A KR1019990054258A KR19990054258A KR20010053755A KR 20010053755 A KR20010053755 A KR 20010053755A KR 1019990054258 A KR1019990054258 A KR 1019990054258A KR 19990054258 A KR19990054258 A KR 19990054258A KR 20010053755 A KR20010053755 A KR 20010053755A
- Authority
- KR
- South Korea
- Prior art keywords
- symbol
- channel
- memory
- unit
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0025—Transmission of mode-switching indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0075—Transmission of coding parameters to receiver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
본 발명은 물리 계층 채널 코딩의 반복 전송에 관한 것으로서, 보다 상세하게 설명하면 시간 다양성(time-diversity)을 최대로 확보하는 위치에서 반복 전송하는 장치 및 그 방법에 관한 것이다.The present invention relates to repetitive transmission of physical layer channel coding, and more particularly, to an apparatus and method for repetitive transmission at a location that maximizes time-diversity.
차세대 이동통신 시스템(IMT-2000)은 디지털 셀룰러 시스템, 개인 휴대통신 시스템 등에 이어 고용량, 양질의 다양한 서비스, 국제간의 로밍(Roaming) 등을 주요한 특징으로 하는 무선통신 시스템으로서, 2000년경에 그 서비스를 개시할 예정이다. 이러한 차세대 이동통신 시스템(IMT-2000)은 인터넷(internet) 서비스나 전자상거래(electronic commerce)에 적용할 수 있는 고속의 데이터 전송과 멀티미디어 서비스를 제공함을 그 특징으로 한다.The next generation mobile communication system (IMT-2000) is a wireless communication system that features high capacity, various services of high quality, international roaming, etc., following digital cellular system and personal mobile communication system. It is going to start. The next generation mobile communication system (IMT-2000) is characterized by providing high-speed data transmission and multimedia services that can be applied to internet services or electronic commerce.
이러한 멀티미디어 서비스를 지원하기 위한 기술적인 방안으로, 각 트래픽에 해당되는 채널을 직교 확산을 위한 코드로 구분하는 코드 멀티플렉싱방법과 각 트래픽을 하나의 채널로 묶고 이의 결합 방식을 알려줌으로써 구분하는 시간 멀티플렉싱방법이 있다. 차세대 이동통신 시스템(IMT-2000)에서 상기 코드 멀티플렉싱방법은 미국의 TIA를 중심으로 한 3GPP2에서 표준화 작업을 하고 있는 기지국간 동기 방식 시스템(IS-2000)에 적용되고 있다.As a technical scheme for supporting such a multimedia service, a code multiplexing method for dividing a channel corresponding to each traffic into codes for orthogonal spreading, and a time multiplexing method for classifying each traffic into one channel and informing a combination thereof There is this. In the next generation mobile communication system (IMT-2000), the code multiplexing method is applied to an inter-base station synchronization system (IS-2000) that is standardized in 3GPP2 based on the TIA of the United States.
상기 시간 멀티플렉싱 방법은 한국, 유럽, 일본 등으로 이루어진 3GPP에서 표준화 작업을 하고 있는 기지국간 비동기 방식시스템(W-CDMA)에 적용되고 있다. 따라서, 상기 기지국간 비동기 방식의 차세대 이동통신 시스템(W-CDMA)에서는 시간 멀티플렉싱을 지원하기 위해 가변 데이터 율(data rate)의 멀티미디어를 서비스하는 경우에는 하나 혹은 그 이상의 채널로 묶은 트래픽들의 결합 형태에 대한 정보를 트래픽 신호와 함께 전송하여야 하는데, 이를 트랜스포트 포맷 결합 지시자 (Transport channel Format Combination Indicator; TFCI) 라고 정의한다.The time multiplexing method is applied to an inter-base station asynchronous system (W-CDMA), which is standardized in 3GPP consisting of Korea, Europe, and Japan. Accordingly, in the next-generation mobile communication system (W-CDMA) of the base station, a combination of traffic grouped in one or more channels when multimedia data at a variable data rate is provided to support time multiplexing. Information on the traffic signal should be transmitted along with the traffic signal, which is defined as a transport channel format combination indicator (TFCI).
상기 트랜스포트 포맷 결합 지시자(TFCI)는 결합된 트래픽을 처리하기 위해 필연적인 정보로서, 상당히 높은 신뢰도를 유지시키기 위해 오류 정정 부호화 기법을 이용한다. 하지만, 현재 전송되고 있는 신호와 함께 전송되기 때문에, 일반적으로 알려지고 있는 오류 정정 채널 코딩 방법과 같이 복호화 과정에서 많은 시간이 소요되는 방법은 적용될 수 없다. 따라서, 복호화 과정에 시간 소요가 작은 비메모리 오류 정정 채널 코딩방법을 적용한다. 비메모리 오류 정정 채널 코딩과 반복 전송은 상기 트랜스포트 포맷 결합 지시자(TFCI) 뿐만 아니라, 시간 지연에 치명적인 정보를 높은 신뢰성을 유지하면서 전송하기 위한 기타 응용 분야에도 사용될 수 있다.The transport format combining indicator (TFCI) is an indispensable information for handling the combined traffic, and uses an error correction encoding technique to maintain a fairly high reliability. However, since it is transmitted together with the signal currently being transmitted, a method that takes a lot of time in the decoding process, such as a commonly known error correction channel coding method, cannot be applied. Accordingly, the non-memory error correction channel coding method is applied to the decoding process, which requires less time. Non-memory error correction channel coding and repetitive transmission can be used for the transport format combining indicator (TFCI) as well as other applications for transmitting critical information in time delays while maintaining high reliability.
상기 비메모리 오류 정정 채널 코딩방법에는 직교 코딩(orthogonal coding)기법, 준직교 코딩(bi-orthogonal coding)기법, 리드-뮬러 코딩(Reed-Muller coding)기법 등이 있다. 특히, 현재 3GPP 규격에서는 트랜스포트 포맷 결합 지시자(Transport channel Format Combination Indicator; TFCI)의 비메모리 오류 정정 채널 코딩 기법으로 준직교 코딩기법과 리드-뮬러 코딩기법을 결합한 제 2 차 리드-뮬러 코딩기법을 이용한다.The non-memory error correction channel coding method includes an orthogonal coding technique, a bi-orthogonal coding technique, a Reed-Muller coding technique, and the like. In particular, the current 3GPP specification uses a second-order read-muller coding technique that combines a quasi-orthogonal coding technique and a lead-muller coding technique as a non-memory error correction channel coding technique of a transport channel format combination indicator (TFCI). I use it.
이하에서는 현재 IMT-2000 비동기 방식의 표준안인 3GPP(3rd Generation Partnership Project)에서 트랜스포트 포맷 결합 지시자(TFCI)의 채널 코딩방법으로 채택된 리드-뮬러 채널 코딩방법을 예로 들어, 상기 비메모리 오류 정정 채널 코딩방법에 대해 설명하기로 한다.In the following description, the non-memory error correction channel is used as a read-muller channel coding method adopted as a channel coding method of a transport format combining indicator (TFCI) in the 3rd Generation Partnership Project (3GPP), which is currently an IMT-2000 asynchronous standard. The coding method will be described.
제 1 차 리드-뮬러 채널 코딩방법과 제 2 차 리드-뮬러 채널 코딩방법은 사용하는 코드의 종류에 따라 구분할 수 있다. 즉, 제 1 차 리드-뮬러 채널 코딩방법은 직교 코딩이나 준직교 코딩에 사용되는 하다마드 시퀀스(Hadamard sequence)를 코드(code 1 - code N)로 이용하는 코딩방법이며, 제 2 차 리드-뮬러 채널 코딩방법은 하다마드 시퀀스와 Gold code와 같은 임의의 부호를 함께 사용하는 코딩방법이다. 이 코드들은 부호화의 대상이 되는 정보에 의해 곱해져서 모두 합쳐진다.The first lead-muller channel coding method and the second lead-muller channel coding method may be classified according to the type of code to be used. That is, the first reed-muller channel coding method is a coding method using a Hadamard sequence used for orthogonal coding or quasi-orthogonal coding as a code (code 1-code N), and the second lead-muller channel. The coding method is a coding method that uses an arbitrary code such as a Hadamard sequence and a gold code together. These codes are multiplied by the information to be coded and merged together.
전송할 정보의 수(비트 단위)에 따라 가능한 부호화 출력의 종류가 결정되는데, 전송할 정보의 수가 M 비트이면, 부호화된 결과의 종류는 2M-1 개이다. 상기와 같은 부호화 기법을 복호화할 시에는 가능한 부호화 출력의 모든 종류에 대해 복호화를 수행하여 최대의 출력을 얻게 되는 경우에 해당되는 정보를 확보하게 된다.The type of encoding output possible is determined according to the number of bits (bits) to be transmitted. If the number of pieces of information to be transmitted is M bits, the type of encoded result is 2M-1 pieces. When decoding the above coding scheme, information corresponding to the case where the maximum output is obtained by decoding all kinds of possible coding outputs is obtained.
이러한 비메모리 오류 정정 채널 코딩방법과 동시에, 상기 트랜스포트 포맷 결합 지시자(TFCI)의 전송 신뢰성을 높이기 위해 사용될 수 있는 방법으로 반복 전송을 들 수 있다. 이는 순방향과 같이 확산 팩터(spreading factor)에 따라 상기 트랜스포트 포맷 결합 지시자(TFCI)의 비메모리 오류 정정 채널 코딩된 심볼의 주기가 변하는 경우, 낮은 확산 팩터(spreading factor)에서는 트랜스포트 포맷 결합 지시자(TFCI)의 전송 신뢰성을 확보하기 힘들기 때문에 일정 이상의 주기를 보장하기 위해 반복 전송을 하게 된다. 현재 3GPP의 순방향 규격에 따르면, 확산 팩터(spreading factor)가 128보다 작은 경우에는 상기 트랜스포트 포맷 결합 지시자(TFCI)의 비메모리 오류 정정 채널 코딩된 심볼을 4번 반복하여 전송하는데, 이때 사용되는 방법은 심볼 반복(symbol repetition) 방식이다. 이는 동일한 데이터를 전송할 시에, 인접되게 전송하는 것으로 간단한 구조를 이용하여 반복된 심볼을 복구할 수 있는 장점이 있다.At the same time as the non-memory error correction channel coding method, repetitive transmission may be used as a method that can be used to increase transmission reliability of the transport format combining indicator (TFCI). This means that when the period of the non-memory error correction channel coded symbol of the transport format combining indicator (TFCI) changes according to a spreading factor, such as forward, the transport format combining indicator () in a low spreading factor Because it is difficult to secure the transmission reliability of TFCI), repeated transmission is performed to guarantee a certain period. According to the current 3GPP forward specification, if the spreading factor (spreading factor) is less than 128, the non-memory error correction channel coded symbol of the transport format combining indicator (TFCI) is transmitted four times, the method used here Is a symbol repetition method. This is an advantage of recovering repeated symbols using a simple structure by transmitting adjacent data when transmitting the same data.
하지만, 이동통신 채널 환경과 같이 페이딩(fading)이 심한 무선 환경에서는 심볼 반복을 통해 인접된 시간에 동일한 정보를 전송하게 될 시에는 복조된 심볼의 신뢰성이 떨어질 수 있으며, 이는 상기 비메모리 오류 정정 채널 코딩의 성능을 감소시키게 된다. 따라서, 반복 전송 기법을 이용할 때, 심볼 반복에 비해 별도의 하드웨어를 추가하지 않고, 복조된 심볼의 신뢰성을 높임으로써 상기 비메모리 오류 정정 채널 코딩방법의 성능을 향상시킬 필요가 있다.However, in a wireless environment in which fading is severe, such as a mobile communication channel environment, when the same information is transmitted at adjacent times through symbol repetition, reliability of a demodulated symbol may be degraded. This reduces the performance of the coding. Therefore, when using the iterative transmission scheme, it is necessary to improve the performance of the non-memory error correction channel coding method by increasing the reliability of the demodulated symbol without adding additional hardware than symbol repetition.
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 비메모리 오류 정정 채널 코딩방법을 통해 코딩된 신호를 반복해서 전송할 경우, 복조된 심볼의 시간 다양성을 최대로 얻을 수 있는 비메모리 오류 정정 채널 코딩의 반복 전송방법 및 장치를 제공하기 위한 것이다.Accordingly, the present invention has been made to solve the above-mentioned problems of the prior art. When repeatedly transmitting a coded signal through a non-memory error correction channel coding method, it is possible to obtain the maximum time diversity of the demodulated symbol. A method and apparatus for repetitive transmission of non-memory error correction channel coding are provided.
도 1은 본 발명의 한 실시예에 따른 채널 부호화된 심볼의 반복 송수신장치를 도시한 구성도,1 is a block diagram showing an apparatus for repeatedly transmitting and receiving a channel coded symbol according to an embodiment of the present invention;
도 2는 도 1에 도시된 본 발명의 한 실시예에 따른 심볼 반복부의 상세 구성도,2 is a detailed configuration diagram of a symbol repeater according to an embodiment of the present invention shown in FIG. 1;
도 3은 도 1에 도시된 본 발명의 다른 실시예에 따른 심볼 반복부의 상세 구성도,3 is a detailed configuration diagram of a symbol repeater according to another exemplary embodiment of the present invention shown in FIG. 1;
도 4는 도 1에 도시된 본 발명의 한 실시예에 따른 심볼 복구부의 상세 구성도,4 is a detailed configuration diagram of a symbol recovery unit according to an embodiment of the present invention shown in FIG. 1;
도 5는 도 1에 도시된 본 발명의 다른 실시예에 따른 심볼 복구부의 상세 구성도이다.5 is a detailed block diagram of a symbol recovery unit according to another exemplary embodiment of the present invention shown in FIG. 1.
※ 도면의 주요부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※
100 : 전송부 200 : 수신부100: transmitter 200: receiver
110 : 정보 발생부 120 : 부호화부110: information generator 120: encoder
121 : 채널 부호화부 122 : 심볼 반복부121: channel encoder 122: symbol repeater
130 : 심볼 전송부 210 : 심볼 수신부130: symbol transmitter 210: symbol receiver
220 : 복호화부 221 : 심볼 복구부220: decoder 221: symbol recovery unit
222 : 채널 복호화부 230 : 정보 처리부222: channel decoder 230: information processor
상기한 목적을 달성하기 위한 본 발명에 따른 비메모리 오류 정정 채널 코딩의 반복 송수신장치는, 전송할 데이터를 채널 부호화하고 반복, 멀티플렉싱 및 변조하여 전송하는 전송부와; 상기 전송부로부터 전송된 신호를 입력받아 복조하고 디멀티플렉싱 및 반복 복구하며 채널 복호화하여 정보를 획득하는 수신부를 포함하는 것을 특징으로 한다.In accordance with an aspect of the present invention, a repeating transceiver for non-memory error correction channel coding includes: a transmitter for channel coding, repeating, multiplexing, and modulating data to be transmitted; And a receiver which receives the signal transmitted from the transmitter, demodulates, demultiplexes, iteratively recovers, and decodes the channel to obtain information.
바람직하게는, 상기 전송부는, 상기 전송할 데이터를 발생하는 정보 발생부와, 상기 정보 발생부로부터 출력되는 데이터를 채널 부호화한 후 반복 수행하여 전송할 심볼을 출력하는 부호화부, 및 상기 부호화부로부터 전송할 심볼을 입력받아 다른 심볼들과 멀티플렉싱 및 변조하여 상기 수신부로 출력하는 심볼 전송부를 포함하는 것을 특징으로 한다.Preferably, the transmission unit is an information generator for generating the data to be transmitted, an encoder for outputting a symbol to be transmitted by repeatedly performing channel coding on the data output from the information generator, and a symbol to be transmitted from the encoder. And a symbol transmitter for multiplexing and modulating with other symbols and outputting the received symbols to the receiver.
보다 바람직하게는, 상기 부호화부는, 상기 정보 발생부로부터 출력되는 데이터를 해당 채널 부호화기법을 이용하여 채널 부호화하는 채널 부호화부와, 상기 채널 부호화부로부터 출력되는 채널 부호화된 심볼을 입력받아 심볼 반복시켜서 출력하는 심볼 반복부를 포함하는 것을 특징으로 한다.More preferably, the encoder is a channel encoder for performing channel coding on the data output from the information generator using the channel coding technique, and receiving the channel coded symbols output from the channel encoder to repeat the symbols. Characterized in that it comprises a symbol repeating section for outputting.
보다 더 바람직하게는, 상기 심볼 반복부는, 상기 채널 부호화부로부터 채널 부호화된 심볼을 입력받아 반복을 수행할 경우, 동일한 심볼들 사이의 거리가 일정하게 유지하며 전송 단위 내에서 심볼들 사이의 간격이 최대가 되도록 설정하는 것을 특징으로 한다.Even more preferably, when the symbol repeater receives the channel-coded symbol from the channel encoder and performs the repetition, the distance between the same symbols is kept constant and the interval between the symbols in the transmission unit is maintained. It is characterized by setting to the maximum.
보다 더 바람직하게는, 상기 심볼 반복부는, 상기 채널 부호화부로부터 복수 개의 채널 부호화된 심볼들을 입력받아서 반복을 수행할 경우, 각 채널 부호화된 심볼들 단위별로 동일한 심볼들 사이의 거리가 일정하게 유지하며 전송 단위 내에서 심볼들 사이의 간격이 최대가 되도록 설정하는 것을 특징으로 한다.Even more preferably, when the symbol repeater receives a plurality of channel coded symbols from the channel encoder and performs the repetition, the symbol repeater maintains a constant distance between the same symbols for each channel coded symbol unit. Characterized in that the interval between the symbols in the transmission unit is set to the maximum.
보다 더 바람직하게는, 상기 심볼 반복부는, 상기 채널 부호화부로부터 채널 부호화된 심볼을 입력받아 상기 심볼을 저장한 메모리의 위치로 스위칭하는 기록 스위치부와, 상기 기록 스위치부로부터 선택된 위치에 상기 채널 부호화부로부터 채널 부호화된 심볼을 저장하는 메모리부, 상기 메모리부로부터 상기 심볼을 읽어서 상기 심볼 전송부로 출력하는 독취 스위치부, 및 상기 기록 스위치부와 메모리부와 독취 스위치부를 제어하는 심볼 반복 제어부를 포함하는 것을 특징으로 한다.Even more preferably, the symbol repeater may include a write switch unit for receiving a channel-coded symbol from the channel encoder and switching to a location of a memory storing the symbol, and encoding the channel at a position selected from the write switch unit. A memory unit for storing the channel-coded symbols from the memory unit, a read switch unit for reading the symbols from the memory unit and outputting the symbols to the symbol transmission unit, and a symbol repetition control unit for controlling the write switch unit, the memory unit, and the read switch unit. It is characterized by.
여기서, 상기 채널 부호화부로부터 채널 부호화된 신호의 반복 규칙을 상기 기록 스위치부와 독취 스위치부 중 어느 하나의 스위치부에 적용하며, 상기 기록 스위치부와 상기 독취 스위치부는 일정한 단위로 증가하고 최대값 후에는 초기값부터 다시 카운팅하는 카운터로 구현되는 것을 특징으로 한다.Here, the repetition rule of the channel coded signal from the channel encoder is applied to any one of the record switch unit and the read switch unit, and the record switch unit and the read switch unit increase in a predetermined unit and after the maximum value. Is implemented as a counter counting again from the initial value.
보다 더 바람직하게는, 상기 심볼 반복부는, 상기 채널 부호화부로부터 수신된 채널 부호화된 심볼을 기록할 메모리의 어드레스를 발생시키는 기록 어드레스 발생부와, 상기 심볼 전송부로 출력할 정보가 저장된 메모리의 어드레스를 발생시키는 독취 어드레스 발생부, 상기 기록 어드레스와 독취 어드레스 중 어느 하나의 어드레스를 선택하는 어드레스 선택부, 상기 채널 부호화부로부터 채널 부호화된 심볼을 저장하는 메모리부, 및 상기 기록 어드레스 발생부와 상기 독취 어드레스 발생부와 상기 어드레스 선택부 및 상기 메모리부를 제어하기 위한 심볼 반복 제어부를 포함하는 것을 특징으로 한다.Even more preferably, the symbol repeater may include a write address generator for generating an address of a memory for recording a channel coded symbol received from the channel encoder, and an address of a memory in which information to be output to the symbol transmitter is stored. A read address generator for generating, an address selector for selecting any one of the write address and read address, a memory unit for storing channel coded symbols from the channel encoder, and the write address generator and the read address And a symbol repetition control unit for controlling the generation unit, the address selection unit, and the memory unit.
여기서, 상기 채널 부호화부로부터 채널 부호화된 심볼의 반복 규칙을 상기 기록 어드레스 발생부와 독취 어드레스 발생부 중 어느 한 어드레스 발생부에 적용하며, 상기 기록 어드레스 발생부와 독취 어드레스 발생부는 일정한 단위로 증가하고 최대값 후에는 초기값부터 다시 카운팅하는 카운터로 구현되는 것을 특징으로 한다.Here, the repetition rule of the channel coded symbol from the channel encoder is applied to any one of the write address generator and the read address generator, and the write address generator and the read address generator are incremented by a certain unit. After the maximum value is characterized in that the counter is implemented to count again from the initial value.
바람직하게는, 상기 수신부는, 상기 전송부로부터 전송된 신호를 수신하여 복조하고 상기 신호에 포함된 다른 정보들을 디멀티플렉싱하여 비메모리 오류 정정 채널 부호화되고 반복된 심볼들만을 출력하는 심볼 수신부와, 상기 심볼 수신부로부터 수신된 채널 부호화되고 반복된 심볼들을 입력받아 원래 전송된 데이터를 발생하는 복호화부, 및 상기 복호화부로부터 복호화된 신호를 입력받아 전송 데이터를 확인하여 상위 계층으로 이송하는 정보 처리부를 포함하는 것을 특징으로 한다.Preferably, the receiving unit comprises a symbol receiving unit for receiving and demodulating a signal transmitted from the transmitting unit and demultiplexing other information included in the signal to output only non-memory error correction channel coded and repeated symbols; A decoder which receives the channel coded and repeated symbols received from the symbol receiver and generates original transmitted data, and an information processor which receives the decoded signal from the decoder and checks the transmitted data and transfers the data to a higher layer. It is characterized by.
보다 바람직하게는, 상기 복호화부는, 상기 심볼 수신부로부터 입력되는 채널 부호화된 심볼들을 결합하여 반복되기 전의 채널 부호화된 신호로 복구하는 심볼 복구부와, 상기 심볼 복구부로부터 출력되는 채널 부호화된 신호를 입력받아 채널 복호화를 수행하여 상기 정보 처리부로 출력하는 채널 복호화부를 포함하는 것을 특징으로 한다.More preferably, the decoder comprises: a symbol recovery unit for combining the channel coded symbols inputted from the symbol receiving unit to recover a channel coded signal before it is repeated, and a channel coded signal output from the symbol recovery unit; And a channel decoder configured to perform channel decoding and output the received channel information to the information processor.
보다 더 바람직하게는, 상기 심볼 복구부는, 상기 심볼 수신부로부터 입력되는 현재 복조된 신호와 반복에 의해 입력된 이전 복조된 신호를 결합하는 결합부와, 상기 결합부에서 결합된 신호 또는 상기 심볼 수신부로부터 입력되는 복조된 신호를 메모리의 해당 위치로 스위칭하여 저장하도록 하는 스위치부, 상기 결합부에서 합쳐진 결과를 입력받아 상기 스위치부를 통해 지정된 메모리의 위치에 저장하고, 상기 스위치부에 의해 지정된 위치에 저장된 저장값을 상기 스위치부를 통해 상기 결합부로 출력하며, 상기 결합부에서 반복된 신호를 모두 결합시킨 후 저장한 저장값을 상기 채널 복호화부로 출력하는 메모리부, 및 상기 결합부와 스위치부와 메모리부를 제어하는 심볼 복구 제어부를 포함하는 것을 특징으로 한다.Even more preferably, the symbol recovery unit may include a combiner combining a current demodulated signal input from the symbol receiver and a previous demodulated signal inputted by repetition, and a signal combined at the combiner or from the symbol receiver. A switch unit configured to switch and store the input demodulated signal to a corresponding position in the memory, and store the result of the combined result in the coupling unit in a designated memory location through the switch unit, and store the stored demodulated signal in the designated location by the switch unit. A memory unit for outputting a value to the combiner through the switch unit, and outputting a stored value stored after combining all the repeated signals in the combiner to the channel decoder, and controlling the combiner, the switch unit, and the memory unit. And a symbol recovery control unit.
보다 더 바람직하게는, 상기 심볼 복구부는, 상기 심볼 수신부로부터 입력되는 현재 복조된 신호와 반복에 의해 입력된 이전 복조된 신호를 결합하는 결합부와, 상기 복조된 신호를 저장하기 위한 메모리의 위치를 지정하는 어드레스를 발생하는 어드레스 발생부, 상기 결합부에서 결합된 신호를 입력받아 상기 어드레스 발생부에서 지정한 어드레스의 메모리에 저장하고, 상기 심볼 수신부로부터 상기 결합부에 입력된 신호에 해당되는 저장값을 상기 결합부로 출력하는 메모리부, 및 상기 결합부와 어드레스 발생부와 메모리부를 제어하는 심볼 복구 제어부를 포함하는 것을 특징으로 한다.Even more preferably, the symbol recovery unit may include a combiner for combining a current demodulated signal input from the symbol receiver and a previous demodulated signal input by repetition, and a location of a memory for storing the demodulated signal. An address generator for generating a designated address and a signal coupled by the combiner are received and stored in a memory of an address designated by the address generator, and a stored value corresponding to the signal input to the combiner from the symbol receiver is stored. And a symbol recovery controller for controlling the combiner, the address generator, and the memory unit to be output to the combiner.
또한, 본 발명에 따른 비메모리 오류 정정 채널 코딩의 반복 송수신방법은, 전송할 데이터를 채널 부호화하고 반복, 멀티플렉싱 및 변조하여 전송하는 전송단계와; 상기 전송단계로부터 전송된 신호를 입력받아 복조하고 디멀티플렉싱 및 반복 복구하며 채널 복호화하여 정보를 획득하는 수신단계를 포함하는 것을 특징으로 한다.In addition, the iterative transmission and reception method of the non-memory error correction channel coding according to the present invention comprises: a transmission step of channel encoding, repeating, multiplexing and modulating the data to be transmitted; And receiving the demodulated signal, demodulated, demultiplexed, iteratively recovered, and channel decoded the received signal.
바람직하게는, 상기 전송단계는, 전송할 데이터를 발생하는 정보 발생단계와, 상기 전송할 데이터를 채널 부호화하고 반복을 수행하여 채널 부호화 심볼을 출력하는 부호화단계, 및 상기 채널 부호화 심볼을 입력받아 다른 정보들과 멀티플렉싱하고 변조하여 출력하는 심볼 전송단계를 포함하는 것을 특징으로 한다.Preferably, the transmitting step includes an information generating step of generating data to be transmitted, an encoding step of channel coding the data to be transmitted and performing repetition to output a channel coded symbol, and receiving other information by receiving the channel coded symbol. And a symbol transmission step of multiplexing, modulating, and outputting the modulated signal.
보다 바람직하게는, 상기 부호화단계는, 상기 정보 발생단계에서 발생된 데이터를 해당 채널 부호화기법을 이용하여 채널 부호화하는 채널 부호화단계와, 상기 채널 부호화된 신호를 입력받아 심볼 반복하는 심볼 반복단계를 포함하는 것을 특징으로 한다.More preferably, the encoding step includes a channel encoding step of performing channel encoding on the data generated in the information generating step using a corresponding channel encoding method, and a symbol repetition step of receiving the channel encoded signal and performing symbol repetition. Characterized in that.
보다 더 바람직하게는, 상기 심볼 반복단계는, 상기 채널 부호화단계로부터 채널 부호화된 심볼을 입력받아 반복을 수행할 경우, 동일한 심볼들 사이의 거리가 일정하게 유지하며 전송 단위 내에서 심볼들 사이의 간격이 최대가 되도록 설정하는 것을 특징으로 한다.Even more preferably, in the symbol repetition step, when performing the repetition by receiving the channel coded symbol from the channel encoding step, the distance between the same symbols is kept constant and the interval between the symbols in the transmission unit. It is set so that it may become this maximum.
보다 더 바람직하게는, 상기 심볼 반복단계는, 상기 채널 부호화단계로부터 복수 개의 채널 부호화된 심볼들을 입력받아서 반복을 수행할 경우, 각 채널 부호화된 심볼들 단위별로 동일한 심볼들 사이의 거리가 일정하게 유지하며 전송 단위내에서 심볼들 사이의 간격이 최대가 되도록 설정하는 것을 특징으로 한다.Even more preferably, in the symbol repetition step, when repetition is performed by receiving a plurality of channel coded symbols from the channel encoding step, the distance between the same symbols for each channel coded symbol unit is kept constant. The interval between symbols in the transmission unit is set to be maximum.
보다 더 바람직하게는, 상기 심볼 반복단계는, 상기 채널 부호화단계로부터 채널 부호화된 심볼을 입력받아 해당 메모리의 위치로 스위칭하는 기록 스위칭단계와, 상기 기록 스위칭단계로부터 선택된 위치에 상기 채널 부호화된 심볼을 저장하거나 신호를 읽어오는 전송 메모리 입출력단계, 및 상기 채널 부호화된 심볼의 반복 순서에 따라 데이터가 저장된 메모리의 위치를 지정하고 지정된 위치의 메모리에 저장된 데이터를 심볼 전송단계로 출력하는 독취 스위칭단계를 포함하는 것을 특징으로 한다.Even more preferably, the symbol repetition step may include: a write switching step of receiving a channel coded symbol from the channel coding step and switching to a location of a corresponding memory; and storing the channel coded symbol at a location selected from the write switching step. A transmission memory input / output step of storing or reading a signal, and a read switching step of specifying a location of a memory in which data is stored according to the repetition order of the channel-coded symbols and outputting the data stored in the memory at a specified location to a symbol transmission step. Characterized in that.
또한, 상기 채널 부호화부로부터의 채널 부호화된 신호의 반복 규칙을 상기 기록 스위치단계와 독취 스위치단계 중 어느 하나의 스위치단계에 적용하며, 상기 기록 스위치단계와 상기 독취 스위치단계는 초기값부터 일정한 단위로 증가하는 카운팅신호를 출력하다가, 최대값 후에는 초기값으로 궤환하는 것을 특징으로 한다.In addition, the repetition rule of the channel coded signal from the channel encoder is applied to any one of the recording switch step and the read switch step, wherein the recording switch step and the read switch step are in a predetermined unit from an initial value. While outputting an increasing counting signal, it is characterized in that the feedback to the initial value after the maximum value.
바람직하게는, 상기 심볼 반복단계는, 상기 채널 부호화단계로부터 수신된 채널 부호화된 심볼을 저장한 위치에 해당되는 메모리의 기록 어드레스를 발생시키는 기록 어드레스 발생단계와, 상기 심볼 전송단계로 출력할 정보가 저장된 메모리의 독취 어드레스를 발생시키는 독취 어드레스 발생단계, 상기 기록 어드레스와 독취 어드레스 중 어느 하나의 어드레스를 선택하는 어드레스 선택단계, 및 상기 어드레스 선택단계에서 선택된 어드레스를 이용하여 메모리에 채널 부호화된 심볼을 저장하거나 메모리로부터 정보를 판독하는 전송 메모리 입출력단계를 포함하는 것을 특징으로 한다.Preferably, the symbol repetition step includes a write address generation step of generating a write address of a memory corresponding to a location where a channel coded symbol received from the channel encoding step is stored, and information to be output to the symbol transmission step. A channel-coded symbol is stored in the memory using a read address generating step of generating a read address of the stored memory, an address selecting step of selecting one of the write address and a read address, and an address selected in the address selecting step Or a transmission memory input / output step of reading information from the memory.
보다 바람직하게는, 상기 채널 부호화단계로부터의 채널 부호화된 심볼의 반복 규칙을 상기 기록 어드레스 발생단계와 독취 어드레스 발생단계 중 어느 한 어드레스 발생단계에 적용하며, 상기 기록 스위치단계와 상기 독취 스위치단계는 초기값부터 일정한 단위로 증가하는 카운팅신호를 출력하다가, 최대값 후에는 초기값으로 궤환하는 것을 특징으로 한다.More preferably, the repetition rule of the channel coded symbols from the channel encoding step is applied to any one of the address generation step of the write address generation step and the read address generation step, wherein the write switch step and the read switch step are initially performed. It outputs a counting signal that increases in value from a predetermined unit, and after the maximum value it is fed back to the initial value.
바람직하게는, 상기 수신단계는, 상기 전송단계에서 전송된 신호를 수신하여 복조하고 상기 신호에 포함된 다른 정보들을 디멀티플렉싱하여 비메모리 오류 정정 채널 부호화되고 반복된 심볼들만을 출력하는 심볼 수신단계와, 상기 심볼 수신단계로부터 수신된 채널 부호화되고 반복된 심볼들을 입력받아 원래 전송된 데이터를 발생하는 복호화단계, 및 상기 복호화단계로부터 복호화된 신호를 입력받아 전송 데이터를 확인하여 상위 계층으로 이송하는 정보 처리단계를 포함하는 것을 특징으로 한다.Preferably, the receiving step includes a symbol receiving step of receiving and demodulating a signal transmitted in the transmitting step and demultiplexing other information included in the signal to output only non-memory error correction channel coded and repeated symbols; A decoding step of receiving the channel coded and repeated symbols received from the symbol receiving step to generate original transmitted data, and an information processing of receiving the decoded signal from the decoding step and confirming the transmission data and transferring the same to the upper layer Characterized in that it comprises a step.
보다 바람직하게는, 상기 복호화단계는, 상기 심볼 수신단계로부터 입력되는 채널 부호화된 심볼들을 결합하여 반복되기 전의 채널 부호화된 신호로 복구하는 심볼 복구단계와, 상기 심볼 복구단계로부터 출력되는 채널 부호화된 신호를 입력받아 채널 복호화를 수행하여 상기 정보 처리단계로 출력하는 채널 복호화단계를 포함하는 것을 특징으로 한다.More preferably, the decoding step includes: a symbol recovery step of combining the channel coded symbols input from the symbol receiving step and recovering the channel coded signal before it is repeated, and the channel coded signal output from the symbol recovery step; And receiving a channel and performing channel decoding to output to the information processing step.
보다 더 바람직하게는, 상기 심볼 복구단계는, 상기 심볼 수신단계로부터 입력되는 현재 복조된 신호와 반복에 의해 입력된 이전 복조된 신호를 결합하는 결합단계와, 상기 결합단계에서 결합된 신호 또는 상기 심볼 수신단계로부터 입력되는복조된 신호를 메모리의 해당 위치로 스위칭하는 스위칭단계, 상기 결합단계에서 합쳐진 결과를 입력받아 상기 스위칭단계를 통해 지정된 메모리의 위치에 저장하고, 상기 스위치단계에 의해 메모리의 지정된 위치에 저장된 저장값을 상기 결합단계로 출력하며, 상기 결합단계에서 반복된 신호를 모두 결합시킨 후 저장한 저장값을 상기 채널 복호화단계로 출력하는 수신 메모리 입출력 단계를 포함하는 것을 특징으로 한다.Even more preferably, the symbol recovering step includes: a combining step of combining the current demodulated signal inputted from the symbol receiving step and a previous demodulated signal inputted by repetition; and a signal or the symbol combined in the combining step; A switching step of switching the demodulated signal input from the receiving step to a corresponding position in the memory, receiving the result of the combination in the combining step, and storing the received result in the designated location of the memory through the switching step, And a receiving memory input / output step of outputting the stored value stored in the combining step, and outputting the stored value stored in the channel decoding step after combining all the repeated signals in the combining step.
보다 더 바람직하게는, 상기 심볼 복구단계는, 상기 심볼 수신단계로부터 입력되는 현재 복조된 신호와 반복에 의해 입력된 이전 복조된 신호를 결합하는 결합단계와, 상기 복조된 신호를 저장하기 위한 메모리의 위치를 지정하는 어드레스를 발생하는 어드레스 발생단계, 및 상기 결합단계에서 결합된 신호를 입력받아 상기 어드레스 발생단계에서 발생된 어드레스의 메모리에 저장하고, 상기 심볼 수신단계로부터 상기 결합단계에 입력된 신호에 해당되는 저장값을 상기 결합단계로 출력하는 수신 메모리 입출력단계를 포함하는 것을 특징으로 한다.Even more preferably, the symbol recovering step includes combining a current demodulated signal inputted from the symbol receiving step with a previous demodulated signal inputted by repetition, and a memory for storing the demodulated signal. An address generating step of generating an address specifying a position, and a signal combined in the combining step is received and stored in a memory of an address generated in the address generating step, and received from the symbol receiving step to a signal input to the combining step; And a receiving memory input / output step of outputting a corresponding stored value to the combining step.
이하, 첨부된 도면을 참조하면서 본 발명의 한 실시예에 따른 "비메모리 오류 정정 채널 코딩의 반복 전송 방법 및 장치"를 설명하면 다음과 같다.Hereinafter, a method and apparatus for repetitive transmission of non-memory error correction channel coding according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 한 실시예에 따른 비메모리 오류 정정 채널 코딩의 반복 전송장치를 도시한 구성도이다. 이는 크게 전송할 데이터를 채널 부호화, 반복, 멀티플렉싱 및 변조를 통해 전송하는 전송부(100)와, 전송부(100)로부터 수신된 신호를 입력받아 복조, 디멀티플렉싱(de-multiplexing), 반복 복구, 채널 복호화를 통해 전송된 정보를 복구하는 수신부(200)로 구성된다.1 is a block diagram illustrating an iterative transmission apparatus for non-memory error correction channel coding according to an embodiment of the present invention. This includes a transmitter 100 that transmits data to be largely transmitted through channel encoding, repetition, multiplexing, and modulation, and a demodulation, de-multiplexing, iterative recovery, and channel received from a signal received from the transmitter 100. It consists of a receiver 200 for recovering information transmitted through decryption.
전송부(100)는 정보 발생부(110)로부터 발생된 정보를 해당 채널 부호화 기법을 이용하여 채널 부호화 과정을 거친 후에 심볼 반복을 수행하는 부호화부(120)와, 부호화부(120)로부터 전송할 심볼을 입력받아 타 정보와의 멀티플렉싱 및 변조 등을 수행한 후 출력하는 심볼 전송부(130)로 구성된다. 이 부호화부(120)는 정보 발생부(110)로부터 발생된 정보를 해당 채널 부호화 기법을 이용하여 채널 부호화하는 채널 부호화부(121)와, 채널 부호화부(121)로부터 채널 부호화된 신호를 입력받아 반복시키는 심볼 반복부(122)로 구성된다.The transmitter 100 performs symbol repetition after performing channel encoding on the information generated by the information generator 110 using a corresponding channel encoding technique, and a symbol to be transmitted from the encoder 120. It is composed of a symbol transmission unit 130 for receiving and outputting after performing the multiplexing and modulation with other information. The encoder 120 receives the channel coded signal from the channel encoder 121 and the channel encoder 121 for channel encoding the information generated by the information generator 110 using a corresponding channel encoding technique. It consists of a symbol repeating unit 122 to repeat.
이러한 심볼 반복부(122)는 두 가지 방법으로 구현될 수 있는 바, 한 실시예가 도 2에 도시되어 있고 다른 실시예는 도 3에 도시되어 있다.The symbol repeater 122 may be implemented in two ways. One embodiment is shown in FIG. 2 and the other is shown in FIG.
본 발명의 한 실시예에 따른 심볼 반복부(122A)는 도 2에 도시된 바와 같이 채널 부호화부(121)로부터 채널 부호화된 신호를 입력받아 해당되는 메모리 위치로 스위칭하는 기록 스위치부(122A-1)와, 기록 스위치부(122A-1)로부터 선택된 위치에 채널 부호화부(121)로부터 채널 부호화된 신호를 저장하는 메모리부(122A-2), 메모리부(122A-2)로부터 반복 순서에 따라 메모리를 지정하여 해당 데이터를 읽어 심볼 전송부(130)로 출력하는 독취 스위치부(122A-3), 및 기록 스위치부(122A-1)와 메모리부(122A-2)와 독취 스위치부(122A-3)를 제어하는 심볼 반복 제어부(122A-4)로 구성된다.As shown in FIG. 2, the symbol repeater 122A according to an exemplary embodiment of the present invention receives a channel coded signal from the channel encoder 121 and switches the write switch 122A-1 to a corresponding memory location. ) And a memory unit 122A-2 for storing the channel-coded signal from the channel encoder 121 at a position selected by the write switch unit 122A-1, and the memory unit 122A-2 in a repetitive order from the memory unit 122A-2. A read switch unit 122A-3 for reading and outputting the corresponding data to the symbol transmission unit 130, and the write switch unit 122A-1, the memory unit 122A-2, and the read switch unit 122A-3. Is a symbol repetition control unit 122A-4.
또한, 본 발명의 다른 실시예에 따른 심볼 반복부(122B)는 도 3에 도시된 바와 같이, 채널 부호화부(121)로부터 채널 부호화된 신호를 메모리에 기록할 어드레스를 발생시키는 기록 어드레스 발생부(122B-1)와, 메모리에 저장된 정보를 읽어심볼 전송부(130)로 출력하는 정보를 선택하기 위한 독취 어드레스 발생부(122B-2), 상기 기록 어드레스 발생부(122B-1)와 독취 어드레스 발생부(122B-2) 중에서 하나를 선택하기 위한 어드레스 선택부(122B-3), 채널 부호화부(121)로부터 채널 부호화된 신호를 실제로 저장하는 메모리부(122B-4), 및 기록 어드레스 발생부(122B-1)와 독취 어드레스 발생부(122B-2)와 어드레스 선택부(122B-3)와 메모리부(122B-4)를 제어하기 위한 심볼 반복 제어부(122B-5)로 구성된다.Also, as shown in FIG. 3, the symbol repeater 122B according to another embodiment of the present invention includes a write address generator for generating an address for writing a channel-coded signal from the channel encoder 121 into a memory. 122B-1), a read address generator 122B-2 for selecting the information stored in the memory and outputted to the read symbol transmitter 130, and the write address generator 122B-1 and the read address generation. An address selecting section 122B-3 for selecting one of the sections 122B-2, a memory section 122B-4 for actually storing the channel-coded signal from the channel coding section 121, and a write address generating section ( 122B-1), the read address generator 122B-2, the address selector 122B-3, and the symbol repeat control unit 122B-5 for controlling the memory unit 122B-4.
한편, 수신부(200)는 도 1에 도시된 바와 같이 전송부(100)에서 전송된 신호를 수신하여, 복조 및 타 정보와의 디멀티플렉싱(de-multiplexing)을 통해 비메모리 오류 정정 채널 부호화된 신호를 출력하는 심볼 수신부(210)와, 심볼 수신부(210)로부터 수신된 채널 부호화 및 반복된 신호를 입력받아 원래 전송된 신호를 발생시키는 복호화부(220), 및 복호화부(220)로부터 복호화된 신호를 입력받아, 해당되는 정보를 확인하여 상위 계층으로 이송하는 정보 처리부(230)로 구성된다.Meanwhile, as shown in FIG. 1, the receiver 200 receives a signal transmitted from the transmitter 100 and performs a non-memory error correction channel coded signal through demodulation and de-multiplexing with other information. A symbol receiver 210 for outputting a signal, a decoder 220 for receiving a channel encoding and repeated signal received from the symbol receiver 210, and generating a signal originally transmitted, and a signal decoded from the decoder 220. It is composed of an information processor 230 that receives the input, and checks the corresponding information to transfer to the upper layer.
여기서, 복호화부(220)는 심볼 수신부(210)로부터 입력되는 반복된 신호를 결합하여, 반복되기 전의 채널 부호화된 형태의 신호로 변경시키는 심볼 복구부(221)와, 심볼 복구부(211)로부터 출력되는 신호를 입력받아 채널 복호화를 수행하여 정보 처리부(230)로 출력하는 채널 복호화부(222)로 구성된다.Here, the decoder 220 combines the repeated signals input from the symbol receiver 210 and changes them into a signal of a channel coded form before being repeated, and from the symbol recovery unit 211. The channel decoder 222 receives the output signal and performs channel decoding to output the information to the information processor 230.
여기서, 심볼 복구부는 두 가지 방법으로 구현될 수 있는 바, 한 실시예에 따른 심볼 복구부는 도 4에 도시되어 있고 다른 실시예에 따른 심볼 복구부는 도 5에 도시되어 있다.Here, the symbol recovery unit may be implemented in two ways. The symbol recovery unit according to an embodiment is shown in FIG. 4, and the symbol recovery unit according to another embodiment is shown in FIG. 5.
본 발명의 한 실시에에 따른 심볼 복구부(221A)는 도 4에 도시된 바와 같이 심볼 수신부(210)로부터 복조된 신호를 입력받고 해당 신호와 반복에 의해 입력된 이전 신호를 결합하는 결합부(221A-1)와, 결합부(221A-1)에서 결합된 신호를 해당 메모리의 해당 위치로 스위치하고 심볼 수신부(210)로부터 결합부(221A-1)에 입력된 신호에 해당되는 메모리의 위치에 스위치하는 스위치부(221A-2), 스위치부 (221A-2)를 통해 결합부(221A-1)에서 합해진 결과를 입력받아 현재 지정된 메모리 위치에 저장하고, 스위치부(221A-2)에서 스위치된 저장 값을 상기 스위치부(221A-2)를 통해 상기 결합부(221A-1)로 출력하며, 상기 결합부(221A-1)에서 반복된 신호를 모두 결합시킨 후, 저장 값을 상기 채널 복호화부(222)로 출력하는 메모리부 (221A-3), 및 상기 결합부(221A-1)와 스위치부(221A-2)와 메모리부(221A-3)를 제어하는 심볼 복구 제어부(221A-4)로 구성된다.As shown in FIG. 4, the symbol recovery unit 221A according to an embodiment of the present invention receives a demodulated signal from the symbol receiving unit 210 and combines the previous signal inputted by the corresponding signal and repetition ( 221A-1 and the combined signal from the combiner 221A-1 to the corresponding position of the corresponding memory and are located at the memory corresponding to the signal input from the symbol receiver 210 to the combiner 221A-1. The switch unit 221A-2, the switch unit 221A-2, receives the combined result from the coupling unit 221A-1 through the switch unit 221A-2, and stores it in the currently designated memory location, and is switched by the switch unit 221A-2. Outputs a stored value to the combiner 221A-1 through the switch unit 221A-2, combines all the repeated signals in the combiner 221A-1, and then stores the stored value in the channel decoder. A memory unit 221A-3 to be output to 222 and the coupling unit 221A-1, the switch unit 221A-2, and the memory; The symbol recovery control unit 221A-4 controls the unit 221A-3.
또한, 본 발명의 다른 실시예에 따른 심볼 복구부(221B)는 도 5에 도시된 바와 같이, 심볼 수신부(210)로부터 복조된 신호를 입력받고, 해당 신호와 반복에 의해 입력된 이전 신호를 결합하는 결합부(221B-1)와, 해당 메모리의 위치를 지적하기 위한 어드레스 발생부(221B-2), 결합부(221B-1)에서 결합된 신호를 입력받아 어드레스 발생부(221B-2)에서 지정한 위치에 저장하고, 심볼 수신부(210)로부터 결합부(221B-1)에 입력된 신호에 해당되는 저장 값을 결합부(221B-1)로 출력하는 메모리부(221B-3), 및 상기 결합부(221B-1)와 어드레스 발생부(221B-2)와 메모리부 (221B-3)를 제어하는 심볼 복구 제어부(221B-4)로 구성된다.In addition, the symbol recovery unit 221B according to another embodiment of the present invention receives the demodulated signal from the symbol receiver 210 as shown in FIG. 5, and combines the corresponding signal with the previous signal input by repetition. The combiner 221B-1, the address generator 221B-2 for indicating the location of the memory, and the combined signal from the combiner 221B-1. A memory unit 221B-3 storing the stored value corresponding to a signal input from the symbol receiving unit 210 to the combining unit 221B-1 to the combining unit 221B-1, and the combining unit The symbol recovery control unit 221B-4 controls the unit 221B-1, the address generator 221B-2, and the memory unit 221B-3.
이하, 상기와 같이 구성된 본 발명의 비메모리 오류 정정 채널 코딩의 반복전송장치의 각 구성요소들의 동작을 설명하면 다음과 같다.Hereinafter, the operation of each component of the iterative transmission apparatus of the non-memory error correction channel coding of the present invention configured as described above will be described.
먼저, 도 2에 도시된 심볼 반복부(122A)에 따른 동작을 설명하면 다음과 같다. 본 발명에 따른 비메모리 오류 정정 채널 부호화기법의 반복 전송장치는 기록 스위치부(122A-1)에 반복 규칙을 적용하는 경우와 독취 스위치부(122A-3)에 반복 규칙을 적용하는 경우가 있다. 기록 스위치부(122A-1)에 반복 규칙을 적용하면 기록 스위치부(122A-1)와 독취 스위치부(122A-3)의 스위칭속도는 심볼 입력속도보다 반복 횟수만큼 빠르다. 한편, 독취 스위치부(122A-3)에 반복 규칙을 적용하면 기록 스위치부(122A-1)의 스위칭속도는 심볼 입력속도와 동일하고, 독취 스위치부의 스위칭속도는 심볼 입력속도보다 반복 횟수만큼 빠르다.First, an operation according to the symbol repeater 122A shown in FIG. 2 will be described. The repetitive transmission apparatus of the non-memory error correction channel coding technique according to the present invention may apply a repetition rule to the write switch unit 122A-1 and a repetition rule to the read switch unit 122A-3. When the repetition rule is applied to the write switch section 122A-1, the switching speed of the write switch section 122A-1 and the read switch section 122A-3 is faster than the symbol input rate by the number of repetitions. On the other hand, when the repetition rule is applied to the read switch unit 122A-3, the switching speed of the write switch unit 122A-1 is the same as the symbol input speed, and the switching speed of the read switch unit is faster than the symbol input speed by the number of repetitions.
심볼 반복부(122)에서는 채널 부호화부(121)로부터 채널 부호화된 심볼들을 입력받아 반복을 수행할 때, 동일한 심볼간의 거리를 일정하게 설정하며 전송 단위 내에서 간격을 최대로 설정하는 것이 바람직하다. 여기에서 동일한 심볼간의 거리는 매우 간단한 방법을 통해 구현 및 실현할 수 있으며, 최대의 간격을 설정하는 것은 반복된 심볼간의 시간 다양성을 최대로 할 수 있다는 이점이 있다. 이를 위한 가장 간단한 수단은 채널 부호화된 심볼 전체를 단위로 반복하는 방법이다.When the symbol repeater 122 receives the channel coded symbols from the channel encoder 121 and performs the repetition, it is preferable to set the distance between the same symbols to be constant and to set the maximum interval within the transmission unit. Here, the distance between the same symbols can be implemented and realized by a very simple method, and setting the maximum interval has the advantage of maximizing the time diversity between repeated symbols. The simplest means for this is to repeat the entire channel-coded symbols in units.
우선, 기록 스위치부(122A-1)에 반복 규칙을 적용하는 경우, 기록 스위치부 (122A-1)는 채널 부호화부(121)로부터 신호가 출력되는 동안 반복 횟수만큼 스위칭을 수행하는데, 채널 부호화된 신호의 길이만큼씩 건너서 스위칭한다. 예를 들어, 30개의 채널 부호화된 신호를 4번 반복할 경우, 하나의 심볼이 입력되면, 기록 스위치부(122A-1)는 메모리부(122A-2)의 1, 31, 61, 91번째를 순차적으로 스위칭한다. 또한 다음 심볼이 입력되면, 기록 스위치부(122A-1)는 메모리부(122A-2)의 2, 32, 62, 92번째를 순차적으로 스위칭한다.First, when the repetition rule is applied to the recording switch unit 122A-1, the recording switch unit 122A-1 performs switching for the number of repetitions while the signal is output from the channel encoder 121. Switch across by the length of the signal. For example, in the case where the 30 channel coded signals are repeated four times, when one symbol is input, the write switch unit 122A-1 may select the 1st, 31st, 61st, and 91th times of the memory unit 122A-2. Switch sequentially. When the next symbol is input, the write switch section 122A-1 sequentially switches the 2nd, 32nd, 62nd and 92nd stages of the memory section 122A-2.
이를 일반적으로 나타내면, 채널 부호화된 신호의 길이가 M이고, 반복 회수가 R인 경우, 임의의 심볼이 입력되면(N번째), 기록 스위치부(122A-1)에서 스위칭하는 순서는 {N, N+M*1, , N+M*(R-1)}이다. 이와 같은 반복 규칙을 기록 스위치부(122A-1)에 적용하면, 독취 스위치부(122A-3)는 간단히 메모리의 첫 번째부터 순차적으로 증가시키며 상기 채널 부호화부(121)로부터의 심볼 입력 속도보다 반복 회수만큼 빠르게 스위칭한다.Generally speaking, when the length of the channel coded signal is M and the number of repetitions is R, when an arbitrary symbol is input (Nth), the order of switching in the recording switch section 122A-1 is {N, N + M * 1,, N + M * (R-1)}. Applying this repetition rule to the write switch unit 122A-1, the read switch unit 122A-3 simply increases sequentially from the beginning of the memory and repeats the symbol input rate from the channel encoder 121. FIG. Switch as fast as the number of times.
반면, 독취 스위치부(122A-3)에 반복 규칙을 적용하는 경우, 상기 기록 스위치부(122A-1)는 간단히 메모리의 첫 번째부터 순차적으로 증가시키며 채널 부호화부(121)의 심볼 입력 속도와 동일한 속도로 스위치한다. 하지만, 독취 스위치부(122A-3)는 메모리의 첫 번째부터 순차적으로 증가시키는 것은 동일한 반면, 상기 채널 부호화부(121)로부터의 심볼 입력 속도보다 반복 횟수만큼 빠르게 스위칭하여, 입력 심볼을 반복 횟수만큼 반복 스위칭한다.On the other hand, when the repetition rule is applied to the read switch unit 122A-3, the write switch unit 122A-1 simply increases sequentially from the beginning of the memory and is equal to the symbol input rate of the channel encoder 121. Switch at speed. However, while the read switch 122A-3 sequentially increases from the first in the memory, the read switch 122A-3 switches the input symbol by the number of repetitions faster than the symbol input rate from the channel encoder 121, thereby changing the input symbol by the number of repetitions. Switch repeatedly.
이와 같이 독취 스위치부(122A-3)에 반복 규칙을 적용하는 경우에는 기록 스위치부(122A-1)에 적용되는 경우에 비해, 메모리의 크기가 반복 회수 배수만큼 줄어들게 되고, 스위치 순서가 매우 간단하다.When the repetition rule is applied to the read switch unit 122A-3 as described above, the size of the memory is reduced by the number of repetitions compared to the case where the repetition rule is applied to the write switch unit 122A-1, and the switching order is very simple. .
또한, 도 3에 도시된 심볼 반복부(122B)에 따른 동작을 설명하면 다음과 같다. 심볼 반복 제어부(122B-5)는 어드레스 선택부(122B-3)를 제어하여 기록 어드레스 발생부(122B-1)를 선택한다. 이렇게 구성된 심볼 반복부(122B)도 기록 어드레스 발생부(122B-1)에 반복 규칙을 적용하는 경우와, 독취 어드레스 발생부(122B-2)에 반복 규칙을 적용한 경우가 있다. 메모리의 크기와 어드레스 발생 규칙 등을 고려할 때, 독취 어드레스 발생부(122B-2)에 반복 규칙을 적용한 경우가 더욱 바람직하다.In addition, the operation according to the symbol repeater 122B shown in FIG. 3 will be described below. The symbol repetition controller 122B-5 selects the write address generator 122B-1 by controlling the address selector 122B-3. The symbol repeater 122B thus configured also applies a repetition rule to the write address generator 122B-1 and a repetition rule to the read address generator 122B-2. In consideration of the size of the memory, the address generation rule, and the like, it is more preferable to apply the repetition rule to the read address generator 122B-2.
독취 어드레스 발생부(122B-2)에 반복 규칙을 적용한 경우, 기록 어드레스 발생부(122B-1)는 메모리부(122B-4)의 첫 번째 어드레스부터 순차적으로 증가되는 어드레스를 채널 부호화된 심볼의 입력 속도와 동일하게 발생시키고, 독취 어드레스 발생부(122B-2)는 채널 부호화된 심볼의 입력속도보다 반복 횟수만큼 빠르게 첫 번째 어드레스부터 순차적으로 증가되는 어드레스를 채널 부호화된 심볼의 입력 속도와 동일하게 발생시킨다.When the repetition rule is applied to the read address generator 122B-2, the write address generator 122B-1 inputs an address that is sequentially increased from the first address of the memory 122B-4 to the channel-encoded symbol. The same as the speed, and the read address generator 122B-2 generates an address which is sequentially increased from the first address faster than the input speed of the channel coded symbol at the same speed as the input speed of the channel coded symbol. Let's do it.
다만, 독취 어드레스 발생부(122B-1)에서 발생된 어드레스가 메모리부(122B-4)에 저장된 정보의 위치를 초과할 경우에는 다시 첫 번째 어드레스로 변경시켜야 한다. 즉, 첫 번째 메모리 어드레스가 k이며, 채널 부호화된 심볼의 길이가 M인 경우에 n번째 독취 어드레스는 "(n mod M) + k" 이다.However, when the address generated by the read address generator 122B-1 exceeds the location of the information stored in the memory 122B-4, the address must be changed back to the first address. That is, when the first memory address is k and the length of the channel coded symbol is M, the n th read address is "(n mod M) + k".
또한, 도 4에 도시된 심볼 복구부(221A)에 따른 동작을 설명하면 다음과 같다. 심볼 수신부(210)에서 복조 및 디멀티플렉싱한 신호가 반복된 신호 중에서 첫 번째 신호인 경우, 결합부(221A-1)는 스위치부(221A-2)에서 지정한 메모리부(221A-3)의 위치에 저장한다. 이때, 스위치부(221A-2)는 심볼 수신부(210)에서 입력되는 데이터 속도와 동일한 속도로 첫 번째 메모리 위치부터 순차적으로 메모리의 위치를 옮겨 지정한다. 이때, 심볼 복구 제어부(221A-4)는 메모리부(221A-3)를 기록상태(WRITE)로 설정한다.In addition, the operation according to the symbol recovery unit 221A shown in FIG. 4 will be described below. When the signal demodulated and demultiplexed by the symbol receiver 210 is the first signal among the repeated signals, the combiner 221A-1 is located at the location of the memory unit 221A-3 designated by the switch unit 221A-2. Save it. At this time, the switch unit 221A-2 moves the memory positions sequentially from the first memory position at the same speed as the data rate input from the symbol receiving unit 210. At this time, the symbol recovery control unit 221A-4 sets the memory unit 221A-3 to the write state WRITE.
심볼 수신부(210)에서 복조 및 디멀티플렉싱한 신호가 반복된 신호 중에서 첫 번째 신호가 아닌 경우, 스위치부(221A-2)는 심볼 수신부(210)에서 입력되는 데이터 속도와 동일한 속도로 다시 첫 번째 메모리 위치부터 순차적으로 메모리의 위치를 옮겨 지정한다. 이때, 심볼 복구 제어부(221A-4)는 메모리부(221A-3)를 독취 상태(READ)로 설정하여, 메모리부(221A-3)로부터 해당 위치에 저장된 값을 결합부(221A-1)로 출력한다. 결합부(221A-1)는 심볼 수신부(210)에서 입력되는 신호와 메모리부(221A-3)로부터 입력된 신호를 더한다. 이때, 심볼 복구 제어부 (221A-4)는 메모리부(221A-3)를 기록 상태(WRITE)로 설정하고, 결합부(221A-1)에서 더해진 값을 메모리부(221A-3)의 해당 위치에 저장한다.When the signal demodulated and demultiplexed by the symbol receiver 210 is not the first signal among the repeated signals, the switch unit 221A-2 again returns the first memory at the same speed as the data rate input from the symbol receiver 210. Assigns to relocating memory sequentially from the location. At this time, the symbol recovery control unit 221A-4 sets the memory unit 221A-3 to the read state READ, and sets the value stored at the corresponding position from the memory unit 221A-3 to the coupling unit 221A-1. Output The combiner 221A-1 adds a signal input from the symbol receiver 210 and a signal input from the memory unit 221A-3. At this time, the symbol recovery control unit 221A-4 sets the memory unit 221A-3 to the write state WRITE, and sets the value added by the coupling unit 221A-1 to the corresponding position of the memory unit 221A-3. Save it.
이와 같이 하나의 입력을 받아 메모리부(221A-3)에 저장된 값과 더하여 다시 메모리부(221A-3)에 저장하는 동안, 스위치부(221A-2)에서 스위칭하는 메모리부의 위치는 변경되지 않는다. 따라서, 메모리부(221A-3)는 채널 부호화된 신호의 길이만큼의 크기면 충분하다. 이와 같이 채널 복호화할 신호를 모두 메모리부(221A-3)에 저장한 후에는 저장된 값을 채널 복호화부(222)로 출력하고, 이를 입력받은 상기 채널 복호화부(222)는 복호화 과정을 통해 전송된 정보를 획득한다.In this way, while receiving one input and storing the memory unit 221A-3 in addition to the value stored in the memory unit 221A-3, the position of the memory unit switched by the switch unit 221A-2 is not changed. Therefore, the memory unit 221A-3 needs to be as large as the length of the channel-coded signal. After all the signals to be decoded in the channel are stored in the memory unit 221A-3, the stored values are output to the channel decoder 222, and the channel decoder 222 which receives the received signals is transmitted through a decoding process. Obtain information.
또한, 도 5에 도시된 심볼 복구부(221B)에 따른 동작을 설명하면 다음과 같다. 이러한 심볼 복구부(221B)의 동작은 도 4에 도시된 심볼 복구부(221A)와 그 동작이 유사하다. 다만, 도 4의 심볼 복구부(221A)는 스위치부(221A-2)가 메모리부(221A-3)의 위치를 지정하였으나, 도 5의 심볼 복구부(221B)는 어드레스발생부(221B-2)가 메모리부(221B-3)의 위치를 지정한다는 차이가 있다.In addition, the operation according to the symbol recovery unit 221B shown in FIG. 5 will be described below. The operation of the symbol recovery unit 221B is similar to that of the symbol recovery unit 221A shown in FIG. 4. In the symbol recovery unit 221A of FIG. 4, the switch unit 221A-2 designates the location of the memory unit 221A-3. However, the symbol recovery unit 221B of FIG. 5 provides the address generator 221B-2. ) Designates the location of the memory unit 221B-3.
상기와 같이 구성되고 동작하는 본 발명에 따른 비메모리 오류 정정 채널 코딩의 반복 전송방법은, 크게 전송할 데이터를 채널 부호화, 반복, 멀티플렉싱 및 변조 등을 통해 전송하는 전송단계와, 상기 전송단계로부터 수신된 신호를 입력받아 전송된 정보를 복구하는 수신단계로 구분할 수 있다.The repeated transmission and reception method of the non-memory error correction channel coding according to the present invention constructed and operated as described above includes a transmission step of transmitting data to be largely transmitted through channel encoding, repetition, multiplexing, and modulation, and the like. It can be divided into a receiving step of receiving a signal and recovering the transmitted information.
전송단계는 정보 발생단계로부터 발생된 정보를 해당 채널 부호화 기법을 이용하여 채널 부호화 과정을 거친 후에 반복을 수행하여 심볼을 출력하는 부호화 단계와, 상기 부호화 단계로부터 심볼을 입력받아 타 정보와의 멀티플렉싱 및 변조 등을 통해 수신단계로 출력하는 심볼 전송단계로 이루어진다.In the transmitting step, the information generated from the information generating step is subjected to a channel encoding process using a corresponding channel encoding method, and then iteratively outputs a symbol, multiplexing with other information by receiving a symbol from the encoding step, It consists of a symbol transmission step to output to the reception step through the modulation or the like.
이 부호화 단계는 정보 발생단계로부터 발생된 정보를 해당 채널 부호화 기법을 이용하여 채널 부호화 과정을 수행하는 채널 부호화단계와, 채널 부호화단계로부터 채널 부호화된 신호를 입력받아 심볼 반복시키는 심볼 반복 단계로 이루어진다.The encoding step includes a channel encoding step of performing a channel encoding process on the information generated from the information generating step using a corresponding channel encoding method, and a symbol repetition step of receiving a symbol coded by receiving a channel coded signal from the channel encoding step.
이러한 심볼 반복 단계의 한 실시예는, 채널 부호화단계로부터 채널 부호화된 신호를 입력받아 해당되는 메모리 위치로 저장하기 위해 스위칭하는 기록 스위칭단계와, 기록 스위칭 단계로부터 선택된 위치에 상기 채널 부호화단계로부터 입력되는 채널 부호화된 신호를 저장하는 전송 메모리 입출력단계, 전송 메모리 입출력단계로부터 반복 순서에 따라 메모리를 지정하여 해당 데이터를 읽어서 상기 심볼 전송단계로 출력하는 독취 스위칭단계를 포함한다. 여기서, 기록 스위칭단계와 전송 메모리 입출력단계 및 독취 스위칭단계를 제어하는 심볼 반복 제어단계를 더포함한다.One embodiment of such a symbol repetition step may include a write switching step of receiving a channel coded signal from the channel coding step and switching to store the signal in a corresponding memory location, and inputting the signal from the channel coding step to a position selected from the write switching step. A transmission memory input / output step of storing a channel coded signal, and a read switching step of designating a memory in a repetitive order from the transmission memory input / output step and reading out the corresponding data and outputting the data to the symbol transmission step. The method further includes a symbol repetition control step of controlling the write switching step, the transmission memory input / output step, and the read switching step.
상기 심볼 반복 단계의 다른 실시예는, 채널 부호화단계로부터 채널 부호화된 신호를 저장한 메모리의 위치에 해당되는 어드레스를 발생시키는 기록 어드레스 발생단계와, 메모리에 저장된 채널 부호화된 신호를 읽을 메모리의 위치에 해당되는 어드레스를 발생시키는 독취 어드레스 발생단계와, 기록 어드레스 발생단계와 독취 어드레스 발생단계에서 발생된 어드레스들 중 하나를 선택하는 어드레스 선택단계와, 어드레스 선택단계에서 선택된 어드레스를 이용하여 메모리에 저장하거나 메모리로부터 정보를 읽는 메모리 입출력단계를 포함한다. 여기서, 상기 기록 어드레스 발생단계와 독취 어드레스 발생단계와 어드레스 선택단계, 및 메모리 입출력단계 등을 제어하는 심볼 반복 제어 단계를 더 포함한다.Another embodiment of the symbol repetition step includes a write address generation step of generating an address corresponding to a location of a memory storing a channel coded signal from a channel encoding step, and a location of a memory to read the channel coded signal stored in the memory. A read address generation step of generating a corresponding address, an address selection step of selecting one of the addresses generated in the write address generation step and the read address generation step, and storing or storing in the memory using the address selected in the address selection step Memory input and output step of reading information from. The method further includes a symbol repetition control step of controlling the write address generation step, the read address generation step, the address selection step, and the memory input / output step.
이어서, 본 발명에 따른 비메모리 오류 정정 채널 코딩의 반복 전송방법의 동작을 설명한다. 이러한 심볼 반복 단계는, 반복 규칙을 기록 스위칭단계 혹은 기록 어드레스 발생단계에 적용하는 경우와, 반복 규칙을 독취 스위칭단계 혹은 독취 어드레스 발생단계에 적용하는 경우로 나눌 수 있다.Next, the operation of the repetitive transmission method of non-memory error correction channel coding according to the present invention will be described. This symbol repetition step can be divided into a case where the repetition rule is applied to the write switching step or the write address generation step, and the case where the repetition rule is applied to the read switching step or the read address generation step.
우선, 반복 규칙을 기록 스위칭단계에 적용하는 경우, 기록 스위칭단계에서는 채널 부호화 단계에서 출력되는 심볼의 주기동안 심볼 반복 횟수만큼 스위칭하는데, 채널 부호화된 신호의 길이만큼씩 건너서 스위칭한다. 예를 들어, 30개의 채널 부호화된 신호를 4번 반복할 경우, 하나의 심볼이 입력되면, 기록 스위칭단계에서는 메모리의 1, 31, 61, 91번째를 순차적으로 스위칭한다. 이를 일반적으로 나타내면, 채널 부호화된 신호의 길이가 M이고, 반복 횟수가 R인 경우, 임의의 심볼이 입력되면(N번째), 기록 스위칭단계에서 스위칭하는 순서는 {N, N+M*1, , N+M*(R-1)}이 된다.First, when the repetition rule is applied to the write switching step, the write switching step switches by the number of symbol repetitions during the period of the symbol output in the channel encoding step, and switches by the length of the channel coded signal. For example, in the case of repeating 30 channel-coded signals four times, if one symbol is input, the write switching step sequentially switches the 1st, 31st, 61th, and 91th memories of the memory. Generally speaking, when the length of the channel-coded signal is M and the number of repetitions is R, when an arbitrary symbol is input (Nth), the order of switching in the write switching step is {N, N + M * 1, , N + M * (R-1)}.
이와 같이 기록 스위칭단계에 반복 규칙을 적용하는 경우에는, 독취 스위칭 단계에서는 메모리의 첫 번째부터 순차적으로 증가시키면서 스위칭하는데, 스위칭 속도는 상기 채널 부호화단계로부터의 심볼의 입력속도보다 반복 횟수의 배수만큼 빠르게 스위칭한다.In this case, when the repetition rule is applied to the write switching stage, the read switching stage sequentially switches from the beginning of the memory while the switching speed is increased by a multiple of the number of repetitions than the input speed of the symbol from the channel encoding step. Switch.
반면, 반복 규칙을 독취 스위칭단계에 적용하는 경우, 상기 기록 스위칭 단계에서는 메모리의 첫 번째부터 순차적으로 증가시키면서 채널 부호화단계의 심볼 입력속도와 동일한 속도로 스위칭한다. 하지만, 독취 스위칭단계에서는 메모리의 첫 번째부터 순차적으로 증가시키는 것은 상기의 경우와 동일한 반면, 상기 채널 부호화단계로부터의 심볼 입력 속도보다 반복 횟수만큼 빠르게 스위칭한다. 이와 같이 독취 스위칭 단계에 반복 규칙을 적용하는 경우에는 기록 스위칭 단계에 적용되는 경우에 비해, 메모리의 크기가 반복 횟수의 배수만큼 줄어들게 되고, 스위치 순서가 매우 간단해진다.On the other hand, when the repetition rule is applied to the read switching step, the write switching step switches at the same speed as the symbol input rate of the channel encoding step while sequentially increasing from the beginning of the memory. In the read switching step, however, sequentially increasing from the beginning of the memory is the same as in the above case, while switching faster than the symbol input rate from the channel coding step. When the repetition rule is applied to the read switching step as described above, the size of the memory is reduced by a multiple of the repetition number, and the switch order is very simple compared with the case where the read switching step is applied.
상기 심볼 반복 단계의 다른 실시예로 기록/독취 어드레스 발생단계를 이용하는 경우, 위에서 설명하였던 기록/독취 스위칭단계를 이용한 심볼 반복 단계의 그 동작이 유사하다.In another embodiment of the symbol repetition step, when the write / read address generation step is used, the operation of the symbol repetition step using the write / read switching step described above is similar.
우선, 기록 어드레스 발생단계에 반복 규칙을 적용하는 경우, 기록 어드레스 발생단계에서는 상기 채널 부호화 단계에서 출력되는 심볼 주기동안 반복 회수만큼 채널 부호화된 신호의 길이만큼씩 증가된 어드레스를 발생시킨다. 예를 들어, 30개의 채널 부호화된 신호를 4번 반복하고 첫 번째 메모리 어드레스가 1일 경우, 하나의 심볼이 입력되면 상기 기록 어드레스 발생단계에서는 1, 31, 61, 91의 어드레스를 순차적으로 발생시킨다. 또한, 다음 심볼이 입력되면, 기록 어드레스 발생 단계에서는 2, 32, 62, 92의 어드레스를 순차적으로 발생시킨다.First, when the repetition rule is applied to the write address generation step, the write address generation step generates an address incremented by the length of the channel-coded signal by the number of repetitions during the symbol period output in the channel encoding step. For example, when 30 channel-coded signals are repeated four times and the first memory address is 1, when one symbol is input, the write address generation step sequentially generates 1, 31, 61, and 91 addresses. . In addition, when the next symbol is input, addresses 2, 32, 62, and 92 are sequentially generated in the write address generation step.
이를 일반적으로 나타내면, 채널 부호화된 신호의 길이가 M이고, 반복 횟수가 R인 경우 임의의 심볼이 입력되면(N번째), 상기 기록 어드레스 발생단계에서 발생되는 어드레스 값은 {N, N+M*1, , N+M*(R-1)}이 된다. 이와 같이 기록 어드레스 발생단계에 반복 규칙을 적용하는 경우에는, 상기 독취 어드레스 발생단계에서는 메모리의 첫 번째부터 순차적으로 증가하는 어드레스를 발생시키는데, 이때 이 어드레스는 심볼 입력속도보다 반복 횟수의 배수만큼 빠르게 발생된다.In general, when the length of the channel-coded signal is M and the number of repetitions is R, if any symbol is input (Nth), the address value generated in the recording address generating step is {N, N + M * 1,, N + M * (R-1)}. When the repetition rule is applied to the write address generation step as described above, the read address generation step generates an address which sequentially increases from the beginning of the memory, wherein the address is generated as many times as the number of repetitions than the symbol input speed. do.
반면, 반복 규칙을 독취 어드레스 발생단계에 적용하는 경우, 기록 어드레스 발생단계에서는 상기 채널 부호화 단계의 심볼 입력 속도와 동일한 속도로 메모리의 첫 번째 어드레스부터 순차적으로 증가된 어드레스를 발생시킨다. 하지만, 독취 어드레스 발생단계에서는 채널 부호화단계의 심볼 입력 속도보다 반복 횟수의 배수만큼 빠른 속도로 메모리의 첫 번째 어드레스부터 순차적으로 증가된 어드레스를 발생시킨다.On the other hand, when the repetition rule is applied to the read address generation step, the write address generation step generates addresses sequentially increased from the first address of the memory at the same speed as the symbol input speed of the channel encoding step. However, in the read address generation step, the address is sequentially generated from the first address of the memory at a speed that is a multiple of the number of repetitions than the symbol input speed of the channel encoding step.
이와 같이 독취 어드레스 발생단계에 반복 규칙을 적용하는 경우에는 반복 규칙을 기록 어드레스 발생단계에 적용되는 경우에 비해, 메모리의 크기가 반복 횟수 배수만큼 줄어들고, 데이터 입출력을 위한 어드레스 발생 규칙이 매우 간단해지는 장점이 있다.As described above, when the repetition rule is applied to the read address generation step, the size of the memory is reduced by a number of repetitions, and the address generation rule for data input / output becomes very simple compared to the case where the repetition rule is applied to the write address generation step. There is this.
한편, 본 발명에 따른 비메모리 오류 정정 채널 코딩의 반복 전송방법의 수신단계는 상기 전송단계에서 전송된 신호를 수신하여, 복조 및 타 정보와의 디멀티플렉싱(de-multiplexing)을 통해 비메모리 오류 정정 채널 부호화된 신호를 출력하는 심볼 수신단계와, 상기 심볼 수신단계로부터 수신된 채널 부호화 및 반복된 신호를 입력받아 원래 전송된 신호를 발생시키는 복호화 단계와, 복호화단계로부터 복호화된 신호를 입력받아 해당되는 정보를 확인하여 상위 계층으로 이송하는 역할을 하는 정보 처리단계로 구성된다.On the other hand, the receiving step of the repeated transmission method of the non-memory error correction channel coding according to the present invention receives the signal transmitted in the transmission step, and corrects the non-memory error through demodulation and de-multiplexing with other information A symbol receiving step of outputting a channel coded signal, a decoding step of receiving a channel encoding and repeated signal received from the symbol receiving step, generating a signal originally transmitted, and receiving a decoded signal from the decoding step It consists of an information processing step that checks the information and transfers it to the upper layer.
복호화 단계는 심볼 수신 단계로부터 입력되는 반복된 신호를 결합하여, 반복되기 전의 채널 부호화된 형태의 신호로 변경시키는 심볼 복구 단계와, 심볼 복구 단계로부터 출력되는 신호를 입력받아 채널 복호화를 수행하여 정보 처리 단계로 출력하는 채널 복호화 단계로 구성된다.The decoding step combines the repeated signal input from the symbol receiving step, converts the signal into a channel coded signal before it is repeated, and receives a signal output from the symbol recovery step to perform channel decoding to perform information processing. It consists of a channel decoding step output to the step.
본 발명의 한 실시예에 따른 심볼 복구 단계는, 심볼 수신 단계로부터 복조된 신호를 입력받고, 해당 신호와 반복에 의해 입력된 이전 신호를 결합하는 결합 단계와, 결합 단계에서 결합된 신호를 해당 메모리의 해당 위치로 스위칭하고 심볼 수신 단계로부터 결합 단계로 입력된 신호에 해당되는 메모리의 위치에 스위치하는 스위칭 단계와, 스위칭 단계를 통해 결합 단계에서 합해진 결과를 입력받아 현재 지정된 메모리 위치에 저장하고, 스위칭 단계에서 지정된 저장값을 스위칭 단계를 통해 결합 단계로 출력하며, 결합 단계에서 반복된 신호를 모두 결합시킨 후, 저장 값을 상기 채널 복호화 단계로 출력하는 수신 메모리 입출력단계와, 결합 단계와 스위칭 단계와 수신 메모리 입출력단계를 제어하는 심볼 복구 제어 단계로 구성된다.According to an embodiment of the present invention, a symbol recovery step includes: a combining step of receiving a demodulated signal from a symbol receiving step, combining a corresponding signal and a previous signal input by repetition, and storing the combined signal in the combining step into a corresponding memory; The switching step of switching to the corresponding position of and switching from the symbol receiving step to the memory location corresponding to the signal input from the combining step, and receiving the result summed in the combining step through the switching step, and storing in the currently designated memory location, and switching A receiving memory input / output step for outputting the stored value specified in the step to the combining step through the switching step, combining all the repeated signals in the combining step, and then outputting the stored value to the channel decoding step; The symbol recovery control step of controlling the reception memory input and output steps.
본 발명의 다른 실시예에 따른 심볼 복구 단계는, 상기 심볼 수신 단계로부터 복조된 신호를 입력받고 해당 신호와 반복에 의해 입력된 이전 신호를 결합하는 결합 단계와, 해당 메모리의 위치를 지적하기 위한 어드레스 발생 단계와, 상기 결합 단계에서 결합된 신호를 입력받아 어드레스 발생 단계에서 지정한 위치에 저장하고, 심볼 수신 단계로부터 결합 단계에 입력된 신호에 해당되는 저장 값을 결합 단계로 출력하는 수신 메모리 입출력 단계와, 상기 결합 단계와 어드레스 발생 단계와 수신 메모리 입출력 단계를 제어하는 심볼 복구 제어 단계로 구성된다.According to another embodiment of the present invention, a symbol recovery step includes: a combining step of receiving a demodulated signal from the symbol receiving step, combining a corresponding signal and a previous signal input by repetition, and an address for indicating a location of a corresponding memory; A receiving memory input / output step of receiving a generating step, a signal combined in the combining step, storing the received signal at a location designated in the address generating step, and outputting a stored value corresponding to the signal input from the symbol receiving step to the combining step to the combining step; And a symbol recovery control step for controlling the combining step, the address generating step, and the receiving memory input / output step.
이하에서는, 상기 비메모리 오류 정정 채널 부호화 기법의 심볼 수신방법의 동작을 설명하기로 한다.Hereinafter, the operation of the symbol receiving method of the non-memory error correction channel coding scheme will be described.
우선, 본 발명에 따른 한 실시예에서, 심볼 수신 단계에서의 복조 및 디멀티플렉싱된 신호가 반복된 신호 중에서 첫 번째 신호인 경우, 결합 단계에서는 상기 수신된 심볼을 스위칭 단계에서 지정한 메모리의 위치에 저장한다. 스위칭 단계에서는 심볼 수신 단계에서 입력되는 데이터 속도와 동일한 속도로 첫 번째 메모리 위치부터 순차적으로 메모리의 위치를 옮겨 지정한다. 이때, 심볼 복구 제어 단계에서는 메모리를 기록 상태(WRITE)로 설정한다.First, in one embodiment according to the present invention, if the demodulated and demultiplexed signal in the symbol receiving step is the first of the repeated signals, the combining step stores the received symbol in the location of the memory specified in the switching step. do. In the switching step, the memory location is sequentially moved from the first memory location at the same speed as the data rate input in the symbol reception step. At this time, in the symbol recovery control step, the memory is set to the write state WRITE.
상기 심볼 수신 단계에서 복조 및 디멀티플렉싱된 신호가 반복된 신호 중에서 첫 번째 신호가 아닌 경우, 스위칭 단계에서는 심볼 수신 단계에서 입력되는 데이터 속도와 동일한 속도로 다시 첫 번째 메모리 위치부터 순차적으로 메모리의 위치를 옮겨 지정한다. 이때, 심볼 복구 제어 단계에서는 수신 메모리 입출력 단계를 독취 상태(READ)로 설정하여, 메모리의 해당 위치에 저장된 값을 결합 단계로 출력한다. 결합 단계에서는 심볼 수신 단계에서 입력되는 신호와 메모리 입출력 단계로부터 입력된 신호를 더한다. 이 경우에는, 심볼 복구 제어 단계에서는 수신 메모리 입출력 단계를 기록 상태(WRITE)로 설정하고, 결합 단계에서 더해진 값을 수신 메모리 입출력 단계에서 메모리의 해당 위치에 저장한다. 상기와 같이 하나의 입력을 받아 메모리에 저장된 값과 더하여 다시 메모리에 저장하는 동안 상기 스위칭 단계에서 스위칭하는 메모리의 위치는 변경되지 않는다. 따라서, 수신 메모리 입출력 단계는 채널 부호화된 신호의 길이만큼의 크기면 충분하다.When the demodulated and demultiplexed signal is not the first signal among the repeated signals in the symbol receiving step, the switching step sequentially moves the memory locations from the first memory location again at the same speed as the data rate input in the symbol receiving step. Specify it. At this time, in the symbol recovery control step, the reception memory input / output step is set to the read state READ, and the value stored in the corresponding position of the memory is output to the combining step. In the combining step, the signal input in the symbol receiving step and the signal input from the memory input / output step are added. In this case, in the symbol recovery control step, the receiving memory input / output step is set to the write state WRITE, and the value added in the combining step is stored in the corresponding position of the memory in the receiving memory input / output step. As described above, the position of the memory switching in the switching step is not changed while receiving one input and adding the value stored in the memory to the memory. Therefore, it is sufficient that the reception memory input / output step is as large as the length of the channel coded signal.
또한, 이와 같이 수신 메모리 입출력 단계에서 모든 채널 복호화할 신호를 메모리에 저장한 후에는 저장된 값을 채널 복호화 단계로 출력하고, 이를 입력받은 채널 복호화 단계에서는 복호화 과정을 통해 전송된 정보를 획득한다.In addition, after storing all the signals to be decoded in the memory in the receiving memory input / output step as described above, the stored values are output to the channel decoding step, and the received channel decoding step obtains the information transmitted through the decoding process.
또한, 본 발명의 다른 실시예에 따른 심볼 수신방법은 위에서 설명한 실시예에서와 유사하게 이루어진다. 다른 점이 있다면, 이전 실시예에서의 기록 스위칭단계의 역할을 본 실시예에서는 기록 어드레스 발생단계에서 수행하고, 이전 실시예에서의 독취 스위칭단계의 역할을 본 실시예에서는 독취 어드레스 발생단계에서 수행한다는 점이다.In addition, the symbol receiving method according to another embodiment of the present invention is made similarly to the embodiment described above. The difference is that the role of the write switching step in the previous embodiment is performed in the write address generating step in this embodiment, and the role of the read switching step in the previous embodiment is performed in the read address generating step in this embodiment. to be.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.While the invention has been described above based on the preferred embodiments thereof, these embodiments are intended to illustrate rather than limit the invention. It will be apparent to those skilled in the art that various changes, modifications, or adjustments to the above embodiments can be made without departing from the spirit of the invention. Therefore, the protection scope of the present invention will be limited only by the appended claims, and should be construed as including all such changes, modifications or adjustments.
이상과 같이 본 발명에 의하면, 현재 IMT-2000 의 비동기 방식인 3GPP 표준안의 채널 구조에서 순방향의 확산 팩터가 128보다 작은 경우에 트랜스포트 포맷 결합 지시자(TFCI)의 채널 부호화된 심볼을 반복하여 전송하게 되는데, 이에 본 발명에 따른 반복 전송 및 복구 수신을 통해 단순한 심볼 반복에 비해 시간 다양성을 확보할 수 있게 되어 우수한 성능을 확보할 수 있다. 또한, 상기한 응용 분야 외에도 비메모리 오류 정정 채널 부호화 기법을 적용한 상황에서 심볼들을 반복하여 전송하는 응용분야에는 폭넓게 사용될 수 있는 장점이 있다.As described above, according to the present invention, when the forward spreading factor is less than 128 in the channel structure of the 3GPP standard, which is the current asynchronous scheme of IMT-2000, the channel coded symbols of the transport format combining indicator (TFCI) are repeatedly transmitted. However, it is possible to secure time diversity compared to simple symbol repetition through repeated transmission and recovery reception according to the present invention, thereby ensuring excellent performance. In addition, in addition to the above application field, there is an advantage that it can be widely used in an application field for repeatedly transmitting symbols in a situation where a non-memory error correction channel coding scheme is applied.
Claims (30)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054258A KR100364583B1 (en) | 1999-12-01 | 1999-12-01 | Apparatus and method for repeating and transmitting of memoryless error correction channel coded signal |
| DE2000159873 DE10059873B4 (en) | 1999-12-01 | 2000-12-01 | Apparatus and method for repeatedly transmitting and receiving symbols produced by a memory-free ECC technique |
| JP2000367738A JP3625055B2 (en) | 1999-12-01 | 2000-12-01 | Non-memory error correction channel coded signal repetitive transmission apparatus, receiving apparatus and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054258A KR100364583B1 (en) | 1999-12-01 | 1999-12-01 | Apparatus and method for repeating and transmitting of memoryless error correction channel coded signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010053755A true KR20010053755A (en) | 2001-07-02 |
| KR100364583B1 KR100364583B1 (en) | 2002-12-16 |
Family
ID=19623027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990054258A KR100364583B1 (en) | 1999-12-01 | 1999-12-01 | Apparatus and method for repeating and transmitting of memoryless error correction channel coded signal |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3625055B2 (en) |
| KR (1) | KR100364583B1 (en) |
| DE (1) | DE10059873B4 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI20045220A0 (en) * | 2004-06-14 | 2004-06-14 | Nokia Corp | Procedure for data communication and receiver |
| US7721179B2 (en) | 2004-09-15 | 2010-05-18 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding/decoding transmission information in mobile telecommunication system |
| KR100885300B1 (en) | 2007-07-03 | 2009-02-23 | 한국전자통신연구원 | Apparatus and method for frequency modulating and demodulating of frequency selective baseband with gain of frequency diversity, and Apparatus for transmitting and receiving using for this |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065575A (en) * | 1996-08-22 | 1998-03-06 | Oki Electric Ind Co Ltd | Repetitive transmission signal synthesis circuit and symbol synthesizer |
| GB9715396D0 (en) * | 1997-07-23 | 1997-09-24 | Philips Electronics Nv | Radio communication system |
| KR100387078B1 (en) * | 1997-07-30 | 2003-10-22 | 삼성전자주식회사 | Apparatus and method for puncturing and recovering symbol in band-spreading communication system |
| JP2972694B2 (en) * | 1998-02-09 | 1999-11-08 | 株式会社ワイ・アール・ピー移動通信基盤技術研究所 | Spread spectrum communication equipment |
| KR100652000B1 (en) * | 1999-08-31 | 2006-11-30 | 엘지전자 주식회사 | Encoding and Decoding method for Extended TFCI |
| KR100407942B1 (en) * | 1999-11-19 | 2003-12-01 | 엘지전자 주식회사 | method for improving transmission performance of Transport Format Combination Indicato in a mobile communication system |
-
1999
- 1999-12-01 KR KR1019990054258A patent/KR100364583B1/en active IP Right Grant
-
2000
- 2000-12-01 JP JP2000367738A patent/JP3625055B2/en not_active Expired - Lifetime
- 2000-12-01 DE DE2000159873 patent/DE10059873B4/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001211144A (en) | 2001-08-03 |
| DE10059873B4 (en) | 2006-05-18 |
| KR100364583B1 (en) | 2002-12-16 |
| JP3625055B2 (en) | 2005-03-02 |
| DE10059873A1 (en) | 2001-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7995552B2 (en) | Apparatus and method for transmitting TFCI bits for a hard split mode in a CDMA mobile communication system | |
| US6804307B1 (en) | Method and apparatus for efficient transmit diversity using complex space-time block codes | |
| US7068638B2 (en) | Apparatus and method for coding/decoding TFCI bits in an asynchronous CDMA communication system | |
| US7050413B2 (en) | Information transmission method, mobile communications system, base station and mobile station in which data size of identification data is reduced | |
| KR100450959B1 (en) | Apparatus and method for symbol mapping tfci bits for a hard split mode in a cdma mobile communication | |
| KR20040015183A (en) | Apparatus and method for transmitting and receiving data using partial chase combining | |
| WO1996026582A1 (en) | Variable rate transmitting method, and transmitter and receiver using it | |
| AU5785698A (en) | Apparatus, and associated method, for transmitting and receiving a multi-stage, encoded and interleaved digital communication signal | |
| KR19980703523A (en) | Data transmission method and transmission device | |
| CA2387832A1 (en) | Channel coding/decoding apparatus and method for a cdma mobile communication system | |
| EP1257080B1 (en) | Encoding/decoding apparatus and method in a CDMA mobile communication system | |
| KR20020048998A (en) | Method and arrangement for implementing intra-frame interleaving | |
| EP1244237B1 (en) | Encoding/decoding apparatus and method in a CDMA mobile communication system | |
| JP2004297822A (en) | Information transmission method, mobile communication system, base station, and mobile station | |
| CN100361428C (en) | Method and device for diversity transmission of encoded information | |
| KR100364583B1 (en) | Apparatus and method for repeating and transmitting of memoryless error correction channel coded signal | |
| KR20020046547A (en) | Method for Transmitting Signal in Communication System | |
| WO1995016310A1 (en) | A data transmission method, cdma transmitter, and cdma receiver | |
| US7046719B2 (en) | Soft handoff between cellular systems employing different encoding rates | |
| RU2233540C2 (en) | Device and method for converting tfci indicator bits into characters for fixed division mode in cdma mobile communication system | |
| KR100322016B1 (en) | Channel transmission apparatus and method of communication system | |
| GB2387751A (en) | Coding/decoding TFCI bits in an Asynchronous CDMA Communication System | |
| MXPA99006525A (en) | Apparatus, and associated method, for transmitting and receiving a multi-stage, encoded and interleaved digital communication signal | |
| JP2006101534A (en) | Information notification method, mobile communications system and base station |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20131024 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20141027 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171027 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20181025 Year of fee payment: 17 |