KR20010051949A - 램프 어닐 장치 및 그 램프 어닐 장치의 처리 온도를제어하는 방법 - Google Patents

램프 어닐 장치 및 그 램프 어닐 장치의 처리 온도를제어하는 방법 Download PDF

Info

Publication number
KR20010051949A
KR20010051949A KR1020000070610A KR20000070610A KR20010051949A KR 20010051949 A KR20010051949 A KR 20010051949A KR 1020000070610 A KR1020000070610 A KR 1020000070610A KR 20000070610 A KR20000070610 A KR 20000070610A KR 20010051949 A KR20010051949 A KR 20010051949A
Authority
KR
South Korea
Prior art keywords
wafer
lamp
transistor
temperature
variation
Prior art date
Application number
KR1020000070610A
Other languages
English (en)
Other versions
KR100371292B1 (ko
Inventor
미히라준
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010051949A publication Critical patent/KR20010051949A/ko
Application granted granted Critical
Publication of KR100371292B1 publication Critical patent/KR100371292B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

특정 공정들 각각에 대해 측정된 값의 편차에 기초하여 트랜지스터 특성의 변동량이 산출되고, 어닐링 공정 이전의 공정들에 대해 트랜지스터 특성의 총 변동량이 산출된다. 이전 공정들에 의해 야기된 트랜지스터 특성의 총 변동량을 삭제하도록 어닐링 공정의 처리 온도를 제어하여 설계된 트랜지스터 특성을 획득한다. 처리 온도의 제어는 웨이퍼의 각 존에 대해 행해진다.

Description

램프 어닐 장치 및 그 램프 어닐 장치의 처리 온도를 제어하는 방법{LAMP ANNEALER AND METHOD FOR CONTROLLING THE PROCESSING TEMPERATURE THEREOF}
본 발명은 반도체 제조 공정에 사용되는 램프 어닐 장치(lamp annealer) 및 램프 어닐 장치의 처리 온도를 제어하는 방법에 관한 것이다.
MOS 트랜지스터의 특성은 종래에는 게이트 절연막 아래에 주입되는 불순물의 양을 조절함으로써 제어된다. 다른 한편으로, 반도체 장치의 미세 패터닝의 발달에 따라, 각 제조 공정에서 허용되는 마진은 감소되고 있다. 특히, MOS 트랜지스터의 임계 전압과 같은 트랜지스터의 특성은 게이트 전극 주변의 모양, 게이트 길이의 치수, 및 게이트 전극 상에 형성되는 측벽막의 두께에 따라 크게 달라진다. 이러한 점에서, 트랜지스터의 특성을 제어하는 것은 일반적으로는 게이트 전극이 종래의 기술에 따라 형성된 후에는 불가능하다.
본 발명의 목적은 램프 어닐 장치 및 램프 어닐 장치의 처리 온도를 제어하는 방법을 제공하는 것이며, 최종 제품의 하나 또는 그 이상의 트랜지스터의 특성은 램프 어닐 시스템에 의해서 실시되는 처리 조건들을 변경함으로써 조정될 수 있다.
본 발명의 램프 어닐 시스템은 웨이퍼를 내부에 수용하기 위한 처리실과, 각각의 존 세그먼트가 다른 존 세그먼트들의 출력 강도에 관계없는 출력 강도로 상기 웨이퍼의 대응 부분을 가열할 수 있는 복수의 존 세그먼트를 포함하는 램프 블록과, 상기 웨이퍼의 대응 부분의 온도를 측정하기 위한 다수의 온도계와, 상기 온도계들 중 대응하는 온도계에 의해서 측정된 온도에 기초하여 상기 램프 블록의 상기 존 세그먼트들 각각의 출력 강도를 제어하기 위한 제어부를 포함하고 있다.
본 발명의 램프 어닐 시스템에 따르면, 램프 블록이 상호 독립적으로 출력 강도가 제어될 수 있는 다수의 존 세그먼트를 포함함으로써 웨이퍼면 상에서의 트랜지스터의 특성의 면내 변동이 램프 블록의 존 세그먼트 각각의 온도를 제어함으로써 감소된다.
본 발명은 또한 특정 작업 공정들 각각에서 웨이퍼에 대한 처리 조건의 항목 -상기 항목은 상기 웨이퍼로부터 얻어진 최종 제품의 트랜지스터 특성에 영향을 미침- 의 값을 측정하는 단계와, 상기 항목의 값에 의해 야기된 트랜지스터 특성의 변동량을 산출하는 단계와, 어닐링 공정 이전의 특정 작업 공정들에 대해 산출된 변동량들을 합산하여 총 변동량을 산출하는 단계와, 처리 온도와 상기 트랜지스터 특성과의 관계를 나타내는 수식 및 상기 총 변동량에 기초하여 처리 온도를 제어하면서 상기 웨이퍼를 어닐링하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
본 발명의 방법에 따르면, MOS 트랜지스터의 임계 전압, 항복 전압 및 동작 속도 등과 같은 트랜지스터의 특성의 변동(또는 변화)는 램프 어닐링 단계 동안 어닐링 온도를 제어함으로써 감소될 수 있다.
본 발명의 방법의 바람직한 실시예에서, 램프 어닐링 처리에 사용되는 램프 블록이 상호 독립적으로 출력이 제어될 수 있는 다수의 존 세그먼트를 포함함으로써 웨이퍼 면 상에서의 트랜지스터의 특성의 면내 변동이 감소된다.
도 1은 본 발명의 실시 형태에 따른 램프 어닐 장치의 처리 온도 제어 시스템을 나타내는 블록도.
도 2는 본 발명의 실시 형태에 따른 램프 어닐 장치의 처리실 및 부속물의 구조를 나타내는 개략도.
도 3은 본 발명의 실시 형태의 램프 어닐 장치의 램프 블록의 존 세그먼트(zone segments)를 나타내는 도면.
도 4는 본 발명의 실시 형태의 처리 온도 제어 시스템의 동작의 일례를 나타내는 플로우차트.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 라인 내의 호스트 컴퓨터
12 : 램프 어닐 장치
13 : 제어부
14 : 기억부
15 : 연산부
16 : 입력 수단
이하, 첨부하는 도면들을 참조하여 본 발명의 실시 형태에 대하여 구체적으로 설명한다. 그러나, 본 발명은 이하의 실시예에 제한되지 않는다.
도 1을 참조하면, 본 발명의 실시 형태에 따른 처리 온도 제어 시스템은 라인 내의 로트 제어부(in-line lot control section) 및 이전 공정까지 실시된 작업 이력의 데이터 베이스를 구현하기 위한 라인 내의 호스트 컴퓨터(11), 및 램프 어닐 장치(12)의 제어 블록을 포함한다.
램프 어닐 장치(12)의 제어 블록은 웨이퍼 내의 트랜지스터의 임계 전압(VT), 항복 전압(BVDS), 및 동작 속도(ION) 등의 하나 또는 그 이상의 트랜지스터의 특성을 나타내는 데이터를 저장하는 기억부(14), 상기 데이터를 기억부(14)에 입력하기 위한 입력 수단(16), 상기 데이터를 산출하기 위한 연산부(15), 및 상기 기억부(14) 및 연산부(15)로부터 저장된 데이터를 수신하여 램프 어닐 장치(12)를 제어하는 제어부(13)를 포함한다. 도 1에 도시된 화살표는 정보의 방향을 의미한다.
게다가, 램프 어닐 장치(12)는 도 2에 도시된 처리실 및 그 부속물과 같은 구조를 갖는다. 보다 구체적으로, 램프 어닐 장치(12)는 웨이퍼(25)를 처리하는 동안 외기로부터 밀봉될 수 있는 구조를 가진 처리실(17), 웨이퍼의 각 영역을 가열하기 위해서 방사상 방향으로 설치된 다수의 환형 존 세그먼트(181내지 18N)를 포함하는 원형 램프 또는 램프 블록(18), 처리 가스를 처리실(17)로 도입하기 위한 가수 인입구(19), 처리실(17)로부터 처리 가스를 배기하기 위한 가스 배기구(20), 웨이퍼(25)를 지지하기 위한 웨이퍼 지지 부재(21), 웨이퍼 지지 부재(21)를 회전시키기 위한 구동부(23), 및 웨이퍼(25)의 하부면 상의 특정된 위치에서 웨이퍼의 온도를 측정하기 위한 다수의 파이로메터(pyrometers)(221내지 22N)를 포함한다.
처리중인 웨이퍼(25)는 웨이퍼 지지 부재(21) 상에 위치한다. 램프 블록(18)은 "N"개의 존 세그먼트(181, 182, …, 18N)으로 분할되며, 존 세그먼트(181, 182, …, 18N) 각각은 램프 블록의 출력 강도로 조정될 수 있다. 게다가, 파이로메터(221, 222, …, 22N)는 1 대 1 대응 관계로 램프 블록(18)의 존 세그먼트(181, 182, …, 18N)에 대응하여 배치되어 램프 블록(18)의 각 존 세그먼트에서의 웨이퍼 온도를 모니터한다. 도 3은 램프 블록(18)의 존 세그먼트의 상부 평면도로서, 실질적으로 동일한 폭을 가진 환형 존 세그먼트(181, 182, …, 18N)가 방사상 방향으로 배치되어 있다.
이어서, 도 1 내지 도 4 및 테이블 1 및 2를 참조하여 시스템의 실시예의 동작에 대하여 설명한다. 테이블 1 및 2에서, 조건 항목은 실제 처리 조건에 의해서 결정되는 게이트 길이 및 게이트 측벽막의 두께와 같은 트랜지스터의 특성에 영향을 주는 항목을 포함한다. "X"는 특정한 트랜지스터 특성(또는 임계 전압 VT)을 정의하는데 사용되는 각 항목에 대한 파라미터이고, Y1내지 YN은 각 항목들에 대한 설계값 또는 표준값이다. 이 예에서는, 임계 전압 VT는, VT에 대한 식의 칼럼에 도시된 바와 같이 각 항목에 대한 파라미터의 2차 방정식에 의해 영향을 받는 것으로 가정되었다.
도 4에서, 하나 이상의 웨이퍼가 특정 작업 공정들 각각에 도입되면, 라인 내의 호스트 컴퓨터(11)는 웨이퍼를 인지하고(step 1) 그것의 로트 코드 "A"를 램프 어닐 장치(12)의 제어부(13)로 전송한다(step 2). 제어부(13)는 로트 코드 "A"에 의해 규정된 최종 제품에 대응하는 표 1에 도시된 매트릭스 An'를 기억부(14)로부터 검색한다(step 3). 로트 코드는 웨어퍼의 로트 넘버뿐만 아니라 최종 제품의 타입을 규정한다.
매트릭스 An'는 조건 항목(X1내지 XN: 게이트 길이 치수, 측벽막의 두께 등), 항목들에 대한 설계값 또는 표준값, 및 조건 항목들과 트랜지스터 특성의 특정 항목(VT)과의 관계를 나타내는 관계식에 대한 칼럼들을 포함한다. 조건 항목, 설계값 및 VT에 대한 관계식은 외부 입력 수단(16)에 의해 입력된 데이터로 사전에 채워지고, 나머지 칼럼들은 이 단계에서 공백 상태이다.
제어부(13)는 라인 내의 호스트 컴퓨터(11)로부터 매트릭스 An'의 공백 칼럼에 대한 데이터를 요구하고, 각각의 작업 공정에서의 측정에 의해 얻어진 데이터 S1내지 Sn이 라인 내의 호스트 컴퓨터(11)로부터 제어부(13)로 전송된다. 그러면, 표 2에 도시된 매트릭스 Bn'의 칼럼들의 일부가 전송된 데이터 S1내지 Sn으로 채워진다(step 4).
제어부(13)는 매트릭스 Bn'을 연산부(15)로 전송하고, 연산부는 각 항목에 대해 VT 변동량 VT1, VT2, … VTn을 산출한다(step 5). 각각의 항목에 대한 이 VT 변동량들 VT1, VT2, … VTn에 기초하여, 총 변동량 VT(총합)=Σn=1∼nVTn이 산출된다(step 6).
계속하여, 수식 (VT=cZ+d : 여기서, "Z"는 램프 어닐 처리 온도, "c", "d"는 상수)이 기억부(14)로부터 연산부(15)로 전송된다(step 7). 수식은 로트 코드에 의해 규정된 최종 제품의 타입에 대응하여 등록되고 램프 어닐 처리 온도와 트랜지스터의 임계 전압 VT와의 관계를 나타낸다. 그 후, 수식 및 총 변동량 VT(총합)에 기초하여 총 변동량 VT(총합)를 삭제하도록 램프 어닐 처리 온도를 산출한다(step 8).
매트릭스 A1내지 AN은 램프 블록(18)의 각각의 존 세그먼트에 대응하여 사전 준비되고, 그에 따라 수식 및 총 변동량에 기초하여 각 존 세그먼트에 대한 처리 온도가 산출된다. 산출된 온도들은 제어부(13)로 전달되고, 제어부는 산출된 처리 온도를 램프 어닐 처리 온도로 선택함으로써 각 존 세그먼트의 출력 강도를 조정하여 웨이퍼를 처리한다(step 9).
따라서, 본 실시예에 따르면, 램프 어닐링 공정 바로 이전 공정까지의 트랜지스터 특성의 변동량을 예측하고, 웨이퍼 표면 내에서 열 처리 온도를 변화시킴으로써, 특성의 면내 변동이 감소될 수 있다.
상기 실시예에서, VT 및 처리 온도에 대한 연산은 각 조건 항목과 VT와의 관계가 2차식이고 램프 어닐 온도와 VT와의 관계가 1차식이라고 가정함으로써 행해진다. 그러나, 관계식의 지수 차수는 실험을 행함으로써 선택될 수 있다. 게다가, 상기 실시예에서는 각 항목과 VT와의 관계식이 다른 조건 항목에 대한 측정에 의해 영향을 받지 않는다고 가정된다. 그러나, 특정 조건 항목의 측정의 각각의 경우에 대해 외부 입력 수단에 의해 VT에 대한 다수의 관계식이 사전 입력되면, 특정 조건 항복의 실제 측정에 기초하여 VT에 대한 관계식을 자동 변경하여 계산할 수 있다.
상기 실시예에서는, 램프 어닐 처리 온도와 VT와의 수식뿐만 아니라 조건 항목과 VT와의 관계식이 램프 어닐 장치(12)의 기억부(14)에 저장되고, 연산은 램프 어닐 장치(12) 내의 연산부(15)에 의해 행해진다. 그러나, 본 실시예에서는 이전 공정까지의 측정에 대한 다량의 데이터가 라인 내의 호스트 컴퓨터(11)로부터 램프 어닐 장치(12)로 다운로드되어야 하기 때문에, 시스템의 스루풋(throughput)이 만족스럽지 않다는 단점이 있다.
다른 실시예에서는, 기억부(14) 및 연산부(15)의 기능들이 라인 내의 호스트 컴퓨터(11)에 할당된다. 이 구성에서는, 로트가 램프 어닐 공정에 도입되기 전에 처리 조건들이 결정될 수 있으므로, 보다 높은 스루풋이 획득될 수 있다.
본 발명에 따르면, 처리 조건, 즉 램프 어닐 장치에 의해 초래되는 웨이퍼 표면의 면내 온도가 이전 공정까지의 웨이퍼의 작업 이력에 기초하여 자동 결정될 수 있으며, 그에 따라 처리 조건을 변경하여 최종 제품의 트랜지스터 특성을 조정하는 것이 가능하다. 환언하면, 이전 공정까지의 특성의 변동량을 예측하고 웨이퍼 내에서 처리 온도를 변화시킴으로써, 특성의 면내 변동이 감소될 수 있다.

Claims (7)

  1. 웨이퍼(25)를 내부에 수용하기 위한 처리실(17)과, 각각의 존 세그먼트가 다른 존 세그먼트들의 출력 강도에 관계없는 출력 강도로 상기 웨이퍼(25)의 대응 부분을 가열할 수 있는 복수의 존 세그먼트(181내지 18N)를 포함하는 램프 블록(18)과, 상기 웨이퍼(25)의 대응 부분의 온도를 측정하기 위한 다수의 온도계(221내지 22N)와, 상기 온도계들(221내지 22N) 중 대응하는 온도계에 의해서 측정된 온도에 기초하여 상기 램프 블록(18)의 상기 존 세그먼트들(181내지 18N) 각각의 출력 강도를 제어하기 위한 제어부(13)를 포함하는 것을 특징으로 하는 램프 어닐 시스템.
  2. 제1항에 있어서, 상기 제어부(13)는, 적어도 하나의 이전 공정에 의해 야기된 특성의 변동을 삭제하는 것을 특징으로 하는 램프 어닐 시스템.
  3. 특정 작업 공정들 각각에서 웨이퍼(25)에 대한 처리 조건의 항목 -상기 항목은 상기 웨이퍼(25)로부터 얻어진 최종 제품의 트랜지스터 특성에 영향을 미침- 의 값을 측정하는 단계와, 상기 항목의 값에 의해 야기된 트랜지스터 특성의 변동량을 산출하는 단계와, 어닐링 공정 이전의 특정 작업 공정들에 대해 산출된 변동량들을 합산하여 총 변동량을 산출하는 단계와, 처리 온도와 상기 트랜지스터 특성과의 관계를 나타내는 수식 및 상기 총 변동량에 기초하여 처리 온도를 제어하면서 상기 웨이퍼(25)를 어닐링하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 트랜지스터 특성의 변동량은 상기 웨이퍼(25)의 다수의 존 세그먼트 각각에 대해 산출되고, 상기 처리 온도의 제어는 상기 다수의 존 세그먼트에 대해 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제3항에 있어서, 상기 변동량은 상기 항목의 값과 상기 트랜지스터 특성과의 특정 관계식에 기초하여 산출되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제3항에 있어서, 상기 항목은 MOS 트랜지스터의 게이트 길이 및/또는 게이트 전극의 측벽막의 두께인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 트랜지스터 특성은 상기 MOS 트랜지스터의 임계 전압인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2000-0070610A 1999-11-25 2000-11-25 램프 어닐 장치 및 그 처리 온도를 제어하는 방법 KR100371292B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33443899A JP3450240B2 (ja) 1999-11-25 1999-11-25 ランプアニール装置とランプアニール装置の処理温度制御方法
JP1999-334438 1999-11-25

Publications (2)

Publication Number Publication Date
KR20010051949A true KR20010051949A (ko) 2001-06-25
KR100371292B1 KR100371292B1 (ko) 2003-02-07

Family

ID=18277392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0070610A KR100371292B1 (ko) 1999-11-25 2000-11-25 램프 어닐 장치 및 그 처리 온도를 제어하는 방법

Country Status (6)

Country Link
US (1) US6469284B1 (ko)
JP (1) JP3450240B2 (ko)
KR (1) KR100371292B1 (ko)
CN (1) CN1154156C (ko)
GB (1) GB2363253A (ko)
TW (1) TW473832B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150000045A (ko) * 2013-06-21 2015-01-02 엘지디스플레이 주식회사 열처리 장치 및 열처리 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570137B1 (en) * 2002-03-04 2003-05-27 Applied Materials, Inc. System and method for lamp split zone control
JP2005079336A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 熱処理装置、熱処理方法及び半導体装置の製造方法
JP2008066646A (ja) * 2006-09-11 2008-03-21 Nec Electronics Corp アニール装置、アニール方法及び半導体装置の製造方法
EP2337066A1 (en) * 2009-12-15 2011-06-22 Excico France Method for making a semiconductor device by laser irradiation
CN103094119B (zh) * 2011-11-04 2015-12-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
EP4325607A1 (en) * 2021-04-12 2024-02-21 HORIBA, Ltd. Evaluation device, evaluation method, and program for evaluation device
KR102535507B1 (ko) 2022-12-26 2023-05-30 주식회사 테스 한글 및 수학 연계 학습 교구를 포함하는 트리플 n 스터디 세트 및 이를 활용한 한글 및 수학 연계 학습 방법.

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155336A (en) 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
US5436172A (en) 1991-05-20 1995-07-25 Texas Instruments Incorporated Real-time multi-zone semiconductor wafer temperature and process uniformity control system
US5449883A (en) * 1992-08-07 1995-09-12 Mitsubishi Materials Corporation Continuous heat treatment system of semiconductor wafers for eliminating thermal donor
US5305417A (en) 1993-03-26 1994-04-19 Texas Instruments Incorporated Apparatus and method for determining wafer temperature using pyrometry
KR100486158B1 (ko) * 1996-01-31 2005-11-08 에이에스엠 아메리카, 인코포레이티드 열처리의모델베이스예측제어
US5900177A (en) * 1997-06-11 1999-05-04 Eaton Corporation Furnace sidewall temperature control system
US6188044B1 (en) * 1998-04-27 2001-02-13 Cvc Products, Inc. High-performance energy transfer system and method for thermal processing applications
US6064799A (en) * 1998-04-30 2000-05-16 Applied Materials, Inc. Method and apparatus for controlling the radial temperature gradient of a wafer while ramping the wafer temperature
US6210484B1 (en) * 1998-09-09 2001-04-03 Steag Rtp Systems, Inc. Heating device containing a multi-lamp cone for heating semiconductor wafers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150000045A (ko) * 2013-06-21 2015-01-02 엘지디스플레이 주식회사 열처리 장치 및 열처리 방법

Also Published As

Publication number Publication date
CN1154156C (zh) 2004-06-16
GB0028765D0 (en) 2001-01-10
US6469284B1 (en) 2002-10-22
CN1298200A (zh) 2001-06-06
GB2363253A (en) 2001-12-12
TW473832B (en) 2002-01-21
KR100371292B1 (ko) 2003-02-07
JP2001156010A (ja) 2001-06-08
JP3450240B2 (ja) 2003-09-22

Similar Documents

Publication Publication Date Title
US5831249A (en) Secondary measurement of rapid thermal annealer temperature
US6610968B1 (en) System and method for controlling movement of a workpiece in a thermal processing system
KR100371292B1 (ko) 램프 어닐 장치 및 그 처리 온도를 제어하는 방법
EP0306967A2 (en) Apparatus for performing heat treatment on semiconductor wafers
US20060183290A1 (en) Manufacturing method for semiconductor device and rapid thermal annealing apparatus
CN110854010A (zh) 冷却晶圆的方法、装置和半导体处理设备
KR20050059255A (ko) 불균일한 어닐링을 보상하는 방법 및 시스템
US6780795B2 (en) Heat treatment apparatus for preventing an initial temperature drop when consecutively processing a plurality of objects
US20120258415A1 (en) Heat treatment apparatus and heat treatment method
JP2013161857A (ja) 熱処理装置及び熱処理装置の制御方法
US20170271218A1 (en) Control device, substrate processing system, substrate processing method, and program
JPH03145121A (ja) 半導体熱処理用温度制御装置
JPH05267200A (ja) 半導体熱処理装置
US20100098855A1 (en) Furnace temperature control method for thermal budget balance
CN111306951B (zh) 一种多温区滑轨管式炉的控制方法
US6324341B1 (en) Lot-to-lot rapid thermal processing (RTP) chamber preheat optimization
JP4802019B2 (ja) 基板処理装置の温度制御方法、基板処理装置および基板処理システム
JPH1078802A (ja) 自動制御方法及びその装置
JP4208995B2 (ja) 基板温度の測定方法
JPH09311081A (ja) 基板温度計測方法および基板温度制御方法、ならびに、これを利用した基板処理装置
JPH03228347A (ja) 半導体素子内部応力制御方式
KR20240033506A (ko) 기판 처리 장치 및 기판 처리 방법
JPH11186249A (ja) 半導体プロセス制御装置及び制御方法
JP4038135B2 (ja) 熱処理基板の温度計測方法
JPH05182921A (ja) 拡散炉

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee