KR20010046929A - Semiconductor memory device having a function of fault coverage computation - Google Patents

Abstract

PURPOSE: A semiconductor memory device having a function of calculating a fault coverage is provided to express defects qualitatively detected by testing a memory. CONSTITUTION: The device has a function of a BIST(Built In Self Test), and includes: at least one read/write memory(31,33,35) having a plurality of data storages which a peculiar address respectively; a BIST part(10) generating a test data, and storing and retrieving it to the data storages of the read/write memory, and generating an error signal indicating that the retrieved data do not coincide with the test data by comparing the retrieved data with the generated test data, in response to a test enable signal from the external; and a fault coverage calculating unit(20) calculating the fault coverage of the read/write memory, on the basis of the error signal from the BIST part. The fault coverage calculating unit includes: a counter(21) counting the error signal from the BIST part; a divider(23) dividing the counter data of the counter by the number of the whole addresses of the read/write memory, and outputting the result as a value of the fault coverage; and a register part(25) storing the fault coverage value from the divider.

Description

고장범위 계산 기능을 갖는 반도체 메모리 장치{Semiconductor memory device having a function of fault coverage computation}Semiconductor memory device having a function of fault coverage computation

본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 내부조립형 자가시험(Built-In-Self-Test, BIST)부를 구비한 반도체 메모리 장치에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly to a semiconductor memory device having a built-in self-test (BIST).

반도체 메모리 장치의 소형화 추세와 공정기술의 발달에 힘입어 시스템을 하나의 칩에 넣을 수 있게 되었다. 그래서 논리회로와 메모리를 하나의 칩으로 구현하는 것은 당연시되고 있고, 많은 응용들에서 사용되고 있다. 하나의 칩이 완성되기까지는 설계와 모의실험(simulation)을 통한 검증, 제조공정, 및 시험 등의 여러 가지 과정들이 요구되어진다. 설계는 칩을 만드는데 기본이 되는 것으로 매우 중요하다. 그리고 칩이 제 기능을 다하는 지를 시험하는 것도 커다란 쟁점으로 부각되고 있다.The trend toward miniaturization of semiconductor memory devices and the development of process technology has allowed the system to fit on a single chip. So it is natural to implement logic and memory on a single chip, and it is used in many applications. In order to complete a single chip, various processes such as verification through design and simulation, manufacturing process, and testing are required. Design is very important as the basis for making chips. And testing whether a chip is functioning is a big issue.

BIST부는 논리회로와 메모리가 하나의 칩에 내장되어 있는 임베디드 (embedded) 메모리를 시험하기 위한 회로이다. 현존하는 BIST부는 자신이 소유한 시험패턴(test pattern)을 메모리에 대한 고장 진단을 위해 사용한다. BIST부는 시험데이터를 메모리에 저장 및 회수하며, 특정 번지의 메모리위치로부터 회수된 데이터를 시험데이터와 비교한다. 그런 다음, BIST부는 그것들이 동일하지 않으면 결함(fail)을 나타내는 에러신호를 발생한다.The BIST unit is a circuit for testing embedded memory in which logic and memory are embedded in one chip. The existing BIST department uses its own test pattern for fault diagnosis on the memory. The BIST unit stores and retrieves test data in memory and compares the data retrieved from the memory location of a specific address with the test data. Then, the BIST section generates an error signal indicating a failure if they are not identical.

그러나 현존하는 BIST부는 메모리의 시험으로 검출된 결함들을 정량적으로 표현하지는 못한다.However, existing BIST units do not quantitatively represent defects detected by testing of memory.

따라서, 본 발명의 목적은, 메모리를 시험함으로써 검출되는 결함들을 정량적으로 표현할 수 있는, 고장범위 계산 기능을 갖는 반도체 메모리 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a semiconductor memory device having a failure range calculation function that can quantitatively express defects detected by testing a memory.

도 1은 본 발명의 실시예에 따른 반도체 메모리 장치를 보여주는 블록도,1 is a block diagram illustrating a semiconductor memory device according to an embodiment of the present invention;

도 2는 도 1에 보여진 장치의 동작을 설명하기 위한 타이밍도.2 is a timing diagram for explaining the operation of the apparatus shown in FIG.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 반도체 메모리 장치 10 : 내부조립형자가시험(BIST)부100: semiconductor memory device 10: internal assembly self test (BIST) unit

20 : 고장범위산출부 31,32,33 : 메모리20: Fault range calculation unit 31, 32, 33: memory

전술한 본 발명의 목적을 달성하기 위한, 내부조립형 자가시험(built in self test, BIST)기능을 갖는 반도체 메모리 장치는, 각 데이터저장소가 유일 번지를 갖는, 복수개의 데이터저장소들을 갖는 적어도 하나의 읽기/쓰기메모리; 외부로부터의 시험인에이블신호에 응답하며, 시험데이터를 발생하여 상기 읽기/쓰기메모리의 데이터저장소들에 저장 및 회수(retrieve)하고, 회수된 데이터를 발생된 시험데이터와 비교하여 회수된 데이터가 시험데이터와 일치하지 않음을 나타내는 에러신호를 발생하는 BIST부; 및 상기 BIST부로부터 출력하는 에러신호에 근거하여, 상기 읽기/쓰기메모리의 고장범위(fault coverage)를 산출하는 고장범위산출수단을 포함한다.In order to achieve the above object of the present invention, a semiconductor memory device having a built-in self test (BIST) function, at least one having a plurality of data stores, each data store has a unique address Read / write memory; In response to a test enable signal from an external source, test data is generated, stored and retrieved in the data storages of the read / write memory, and the recovered data is tested by comparing the recovered data with the generated test data. A BIST unit generating an error signal indicating that the data does not match; And fault range calculation means for calculating a fault coverage of the read / write memory based on the error signal output from the BIST unit.

이하 첨부된 도면들을 참조하여 본 발명을 구현한 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1에 보여진 본 발명의 실시예에 따른 반도체 메모리 장치(100)는, BIST부(10), 고장범위산출부(20), 및 제1 내지 제3메모리들(31, 33, 35)을 구비한다. 이 장치(100)는 외부로부터 비스트모드신호(BIST_MODE), 메모리선택신호 (MEM_SEL), 및 정규입력신호를 수신할 수 있으며, 메모리들(31, 33, 35)에 저장된 데이터를 외부로 출력할 수 있게 구성된다. 여기서, 비스트모드신호(BIST_MODE)는 정규모드(normal mode) 또는 시험모드(test mode)를 선택하기 위해 사용된다. 정규모드는 메모리들(31, 33, 35)에 대한 일반적인 데이터 쓰기/읽기를 위한 것이고, 시험모드는 메모리(들)에 결함이 있는지를 시험하기 위한 것이다. 정규입력신호는 메모리들(31, 33, 35)에 대한 데이터의 쓰기/읽기 등을 위한 메모리제어신호, 번지신호 및 데이터 등으로 구성된다. 메모리들(31, 33, 35)은 자신들에 저장된 데이터를 출력데이터(DOUT1-DOUT3)로서 BIST부(10) 및 외부로 출력하도록 연결된다.The semiconductor memory device 100 according to the embodiment of the present invention shown in FIG. 1 includes a BIST unit 10, a fault range calculation unit 20, and first to third memories 31, 33, and 35. do. The apparatus 100 may receive a beast mode signal BIST_MODE, a memory selection signal MEM_SEL, and a regular input signal from an external source, and output data stored in the memories 31, 33, and 35 to the outside. It is configured to be. Here, the Beast mode signal BIST_MODE is used to select a normal mode or a test mode. The normal mode is for general data write / read to the memories 31, 33, 35, and the test mode is for testing if the memory (s) are defective. The regular input signal is composed of a memory control signal, a address signal, data, and the like for writing / reading data into the memories 31, 33, and 35. The memories 31, 33, 35 are connected to output the data stored therein to the BIST unit 10 and the outside as output data DOUT1-DOUT3.

비스트모드신호(BIST_MODE)에 의해 정규모드로 설정되는 경우, BIST부(10)는 메모리들을 시험하는 동작을 하지 않는 반면, 반도체 메모리 장치(100)는 정규입력신호에 따라 메모리들(31, 33, 35)에 대한 통상의 데이터 쓰기 또는 읽기 동작을 수행한다.In the case where the BIST unit 10 is set to the normal mode by the Beast mode signal BIST_MODE, the BIST unit 10 does not perform an operation for testing the memories, whereas the semiconductor memory device 100 performs the memories 31, 33, Perform a normal data write or read operation for 35).

비스트모드신호(BIST_MODE)에 의해 반도체 메모리 장치(100)가 시험모드가 되는 경우, BIST부(10)는 외부로부터 인가되는 비스트모드신호(BIST_MODE)에 응답하여, 반도체 메모리 장치(100)에 내장된 제1 내지 제3메모리들(31, 33, 35)에 결함이 있는 지를 시험한다. 이러한 시험은, 외부로부터 인가되는 메모리선택신호 (MEM_SEL)에 따라, 특정한 메모리에 대하여 또는 순차적으로 모든 메모리들에 대하여 행할 수 있다.When the semiconductor memory device 100 enters the test mode due to the Beast mode signal BIST_MODE, the BIST unit 10 is built in the semiconductor memory device 100 in response to the Beast mode signal BIST_MODE applied from the outside. The first to third memories 31, 33, and 35 are tested for defects. Such a test can be performed for a specific memory or for all memories sequentially according to a memory selection signal MEM_SEL applied from the outside.

BIST부(10)가 비스트모드신호(BIST_MODE)에 의해 시험모드가 선택된 즉, 시험허가(test enable)된 상태에서, 메모리선택신호(MEM_SEL)에 의해 특정 메모리, 예를 들어 제1메모리(31)가 선택되는 경우, BIST부(10)는 제1메모리(31)에 결함이 있는지를 시험한다. 이를 위해, BIST부(10)는 쓰기인에이블신호(tWEN), 번지신호(tA), 및 시험데이터(tDI)를 발생하여, 제1메모리(31)로 공급한다. 일반적으로, BIST부(10)는 시험패턴을 내장하고 내장된 시험패턴을 이용하여 시험데이터를 발생한다. 시험데이터(tDI)는 번지신호(tA)에 의해 지정되는 메모리(31) 내의 개별 저장소에 쓰여진다. 이러한 시험데이터(tDI)의 저장동작은 메모리(31)내의 모든 번지들에 대하여 수행된다.In the state in which the test mode is selected by the BIST mode signal BIST_MODE, that is, the test enable is enabled, the specific memory, for example, the first memory 31, is selected by the memory selection signal MEM_SEL. Is selected, the BIST unit 10 tests whether the first memory 31 is defective. To this end, the BIST unit 10 generates the write enable signal tWEN, the address signal tA, and the test data tDI, and supplies them to the first memory 31. In general, the BIST unit 10 embeds a test pattern and generates test data using the built-in test pattern. The test data tDI is written to a separate storage in the memory 31 designated by the address signal tA. This storage operation of the test data tDI is performed for all addresses in the memory 31.

제1메모리(31)에 시험데이터의 저장 동작이 완료되면, BIST부(10)는 제1메모리(31)에 쓰여진 시험데이터를 회수하며 회수된 데이터를 시험데이터 또는 기대(expected)데이터와 비교한다. 기대데이터는 메모리들의 기록재생특성을 고려하여 시험데이터로부터 만들어질 수 있다. 비교에 사용되는 시험데이터는 BIST부(10)가 시험패턴을 이용하여 필요할 때마다 발생할 수 있다. 다르게는, 시험데이터를 BIST부 자신의 내부에 저장할 수 도 있다. 비교를 위해 기대데이터를 사용하는 경우에도 전술한 바와 마찬가지로 할 수 있다.When the storing operation of the test data in the first memory 31 is completed, the BIST unit 10 recovers the test data written in the first memory 31 and compares the collected data with the test data or the expected data. . Expected data can be made from the test data taking into account the recording and reproducing characteristics of the memories. The test data used for the comparison may occur whenever the BIST unit 10 needs the test pattern. Alternatively, test data may be stored within the BIST section itself. In the case of using the expected data for comparison, the same can be done as described above.

데이터 비교를 행하는 동안, BIST부(10)는 제1메모리(31)로부터 회수된 데이터가 시험데이터(또는 기대데이터)와 일치하지 않으면, 도 2에 보여진 바와 같이 상태 '0'을 갖는 에러신호(/ERROR)를 클럭신호(BCLK)에 동기되는 방식으로 발생한다. 에러신호(/ERROR)는 고장범위산출부(20) 내의 카운터(21)로 공급된다. 카운터(21)는 클럭신호(BCLK)에 따라 동작하는 업카운터(up counter)로서, 상태 '0'의 에러신호(/ERROR)에 응답하여 업카운트를 행한다. 도 2에 보여진 카운트신호(COUNT)는 제1메모리(31)가 두 개의 번지에 대응하는 저장소들에 결함이 있음을 보여준다. BIST부(10)는 제1메모리(31)에 대한 시험동작이 완료되면 시험동작이 완료됨을 나타내는 신호(DONE)를 발생한다.During the data comparison, the BIST unit 10, if the data retrieved from the first memory 31 does not match the test data (or expected data), as shown in FIG. / ERROR) is generated in a manner synchronized with the clock signal BCLK. The error signal / ERROR is supplied to the counter 21 in the fault range calculation unit 20. The counter 21 is an up counter operating according to the clock signal BCLK, and performs an up count in response to the error signal / ERROR of the state '0'. The count signal COUNT shown in FIG. 2 shows that the first memory 31 is defective in the storages corresponding to the two addresses. When the test operation on the first memory 31 is completed, the BIST unit 10 generates a signal DONE indicating that the test operation is completed.

완료신호(DONE)에 응답하는 제산기(23)는 카운터(21)로부터의 카운트신호 (COUNT)의 값을 외부로부터 인가되는 번지사이클데이터(CYCLE)의 값으로 나누어, 그 결과를 제1메모리(31)에서 발생된 고장범위의 값으로서 출력한다. 여기서, 번지사이클데이터(CYCLE)는 제1메모리(31)에 접근(access)하기 위해 사용되는 번지들의 총 수를 나타낸다. 제산기(23)로부터 출력되는 고장범위데이터는 레지스터부(25)에 공급된다. 레지스터부(25)는 반도체 메모리 장치(100)에 내장된 메모리들의 수에 해당하는 수만큼의 레지스터들(미도시)을 구비하며, 개개의 레지스터는 대응하는 하나의 메모리에 관련한 고장범위값을 저장하는데 사용된다. 레지스터부(25)는 입력되는 고장범위데이터를 메모리선택신호(MEM_SEL)에 따라 제1메모리(31)에 대응하는 레지스터에 저장시킨다.The divider 23 responding to the completion signal DONE divides the value of the count signal COUNT from the counter 21 by the value of the address cycle data CYCLE applied from the outside, and divides the result into the first memory ( Outputs the value of the fault range generated in 31). Here, the address cycle data CYCLE represents the total number of addresses used to access the first memory 31. The failure range data output from the divider 23 is supplied to the register section 25. The register unit 25 includes as many registers (not shown) corresponding to the number of memories embedded in the semiconductor memory device 100, and each register stores a fault range value associated with one corresponding memory. It is used to The register section 25 stores the input fault range data in a register corresponding to the first memory 31 in accordance with the memory selection signal MEM_SEL.

제1메모리(31)에 관련하여 설명된 고장범위값의 산출 및 저장은 제2 및 제3메모리들(33 및 35)에 대해서도 동일한 절차를 통해 행해진다. 도 2에 보여진 카운트신호(COUNT)는 제1메모리(31) 및 제2메모리(33)가 차례로 그 결함이 시험되는 경우의 파형을 보여준다.Calculation and storage of the fault range value described in relation to the first memory 31 are performed through the same procedure for the second and third memories 33 and 35. The count signal COUNT shown in FIG. 2 shows waveforms when the first memory 31 and the second memory 33 are tested for their defects in turn.

도 2에 보여진 읽기신호(/RD)는 외부에서 반도체 메모리 장치(100)에 저장된 고장범위데이터를 읽어내기 위해 사용된다. 읽기신호(/RD)가 인가되면, 레지스터부 (25)는 메모리선택신호(MEM_SEL)에 의해 선택되는 레지스터에 저장된 데이터를 출력한다. 그러므로, 제1메모리(31)에 대응하는 레지스터가 선택되는 경우, 레지스터부(25)로부터 출력되는 데이터(BUS_OUT)의 값(DATA1)이 제1메모리(31)의 고장범위의 값이다.The read signal / RD shown in FIG. 2 is used to read fault range data stored in the semiconductor memory device 100 from the outside. When the read signal / RD is applied, the register section 25 outputs the data stored in the register selected by the memory selection signal MEM_SEL. Therefore, when a register corresponding to the first memory 31 is selected, the value DATA1 of the data BUS_OUT output from the register section 25 is the value of the failure range of the first memory 31.

이상에서와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로보터 다양한 변형 및 균등한 다른 실시예들이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, the present invention has been described with reference to one embodiment shown in the drawings, but this is merely exemplary, and various modifications and equivalent other embodiments of the robot are possible to those skilled in the art. I will understand the point. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이, 본 발명에 따른 반도체 메모리 장치는 메모리시험의 결과로 BIST부에서 발생되는 에러신호를 이용하여 내장 메모리들에 대한 고장범위들을 계산함으로써, 개개의 메모리들에 대한 고장범위들을 정량적으로 저장하고 또는 그것들을 외부에 공급할 수 있다.As described above, the semiconductor memory device according to the present invention quantitatively calculates fault ranges for individual memories by calculating fault ranges for internal memories using an error signal generated in a BIST unit as a result of a memory test. Can be stored or supplied externally.

Claims (3)

내부조립형 자가시험(built in self test, BIST)기능을 갖는 반도체 메모리 장치에 있어서,In a semiconductor memory device having a built-in self test (BIST) function, 각 데이터저장소가 유일 번지를 갖는, 복수개의 데이터저장소들을 갖는 적어도 하나의 읽기/쓰기메모리;At least one read / write memory having a plurality of data stores, each data store having a unique address; 외부로부터의 시험인에이블신호에 응답하며, 시험데이터를 발생하여 상기 읽기/쓰기메모리의 데이터저장소들에 저장 및 회수(retrieve)하고, 회수된 데이터를 발생된 시험데이터와 비교하여 회수된 데이터가 시험데이터와 일치하지 않음을 나타내는 에러신호를 발생하는 BIST부; 및In response to a test enable signal from an external source, test data is generated, stored and retrieved in the data storages of the read / write memory, and the recovered data is tested by comparing the recovered data with the generated test data. A BIST unit generating an error signal indicating that the data does not match; And 상기 BIST부로부터 출력하는 에러신호에 근거하여, 상기 읽기/쓰기메모리의 고장범위(fault coverage)를 산출하는 고장범위산출수단을 포함하는 반도체 메모리 장치.And fault range calculating means for calculating a fault coverage of the read / write memory based on the error signal output from the BIST unit. 제1항에 있어서, 상기 고장범위산출수단은The method of claim 1, wherein the fault range calculating means 상기 BIST부로부터 출력되는 에러신호를 카운트하는 카운터;A counter for counting an error signal output from the BIST unit; 상기 카운터로부터의 카운트데이터를 상기 읽기/쓰기메모리의 전체 번지수로 나누어 그 결과를 고장범위의 값으로 출력하는 제산기; 및A divider for dividing the count data from the counter by the total address of the read / write memory and outputting the result as a value of a fault range; And 상기 제산기로부터의 고장범위값을 저장하는 레지스터부를 포함하는 반도체 메모리 장치.And a register unit for storing a fault range value from the divider. 제1항 또는 제2항에 있어서, 상기 고장범위산출수단은 복수개의 메모리들에 개별적으로 대응하는 고장범위값들을 서로 구별되게 저장하는 반도체 메모리 장치.3. The semiconductor memory device according to claim 1 or 2, wherein the fault range calculating means stores fault range values corresponding to a plurality of memories individually.