KR20010046383A - Lead on chip type lead frame comprising dummy leads - Google Patents
Lead on chip type lead frame comprising dummy leads Download PDFInfo
- Publication number
- KR20010046383A KR20010046383A KR1019990050136A KR19990050136A KR20010046383A KR 20010046383 A KR20010046383 A KR 20010046383A KR 1019990050136 A KR1019990050136 A KR 1019990050136A KR 19990050136 A KR19990050136 A KR 19990050136A KR 20010046383 A KR20010046383 A KR 20010046383A
- Authority
- KR
- South Korea
- Prior art keywords
- leads
- lead
- lead frame
- chip
- inner leads
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
본 발명은 리드 온 칩형 리드 프레임(Lead on chip type lead frame)에 관한 것이며, 더욱 구체적으로는 내부리드(Inner lead)들이 다이 본딩(Die bonding), 와이어 본딩(Wire bonding) 및 성형(Molding) 공정 등을 거치는 동안 열과 스트레스 등을 받아 변형되는 것을 방지하기 위하여 반도체 칩의 상면을 가로질러 형성되고 서로 연결되는 적어도 한쌍의 더미리드(Dummy lead)들을 포함하는 것을 특징으로 하는 리드 온 칩형 리드 프레임 구조의 개선에 관한 것이다.The present invention relates to a lead on chip type lead frame, and more particularly, inner leads are die bonding, wire bonding, and molding processes. The lead-on chip lead frame structure, characterized in that it comprises at least a pair of dummy leads formed across the upper surface of the semiconductor chip and connected to each other in order to prevent deformation under heat and stress, etc. It's about improvement.
기존의 플라스틱 패키지 형태는 다이패드와 내부리드들과 외부리드들 및 타이바(Tie bar) 등을 포함하는 리드 프레임을 이용하였으며, 이때 반도체 칩이 실장되는 다이패드는 타이바를 통하여 고정된 것을 특징으로 하였다.The conventional plastic package form uses a lead frame including a die pad, inner leads, outer leads, tie bars, and the like, wherein the die pad on which the semiconductor chip is mounted is fixed through the tie bar. It was.
위와 같은 기존의 리드 프레임에 비하여, 소위 리드 온 칩(LOC ; Lead On Chip) 구조의 리드 프레임은 반도체 칩이 직접 내부리드를 통해 실장되기 때문에 다이패드와 타이바 등이 없는 것을 특징으로 한다. 도 1에는 종래의 리드 온 칩형 리드 프레임(40)의 평면도가 개략적으로 도시되어 있으며, 도 2는 도 1의 리드 프레임(40)을 이용한 반도체 패키지(100)의 단면이 도시되어 있다.Compared to the conventional lead frame as described above, the lead frame of a so-called lead on chip (LOC) structure has no die pad and tie bar since the semiconductor chip is directly mounted through the inner lead. 1 is a schematic plan view of a conventional lead-on-chip lead frame 40, and FIG. 2 is a cross-sectional view of the semiconductor package 100 using the lead frame 40 of FIG. 1.
도 1 및 도 2를 참고로 하여, 종래의 리드 온 칩형 리드 프레임(40)의 구조 및 이를 이용한 리드 온 칩형 반도체 패키지(100)의 제조방법을 설명하면 다음과 같다.Referring to FIGS. 1 and 2, a structure of a conventional lead-on-chip lead frame 40 and a method of manufacturing the lead-on-chip semiconductor package 100 using the same will be described below.
종래의 리드 온 칩형 리드 프레임(40)은 반도체 칩(도 2의 60)의 상면에 대응하여 양쪽으로 배열된 내부리드(10)들과 각 내부리드(10)와 일체로 형성된 외부리드(20)들 및 외부리드(20)들이 사이드 바(32)를 통하여 고정된 한 쌍의 사이드 레일(30)을 포함한다. 각 사이드 레일에는 스프로켓 홀(34 ; Sprocket hole) 등이 형성되어 리드 프레임의 운반 및 이송에 사용된다.The conventional lead-on chip type lead frame 40 has inner leads 10 arranged on both sides corresponding to the upper surface of the semiconductor chip 60 of FIG. 2 and an outer lead 20 integrally formed with each inner lead 10. And outer leads 20 comprise a pair of side rails 30 fixed through side bars 32. Sprocket holes 34 and the like are formed in each side rail to be used for carrying and conveying the lead frame.
이와 같은 리드 프레임을 이용하여 제조되는 리드 온 칩형 반도체 패키지의 단면을 참고로 하여 각 제조방법을 설명하면 다음과 같다.Each manufacturing method will be described below with reference to the cross-section of a lead-on-chip semiconductor package manufactured using such a lead frame.
먼저, 리드 프레임의 내부리드들 위로 폴리이미드 테이프(Polyimide tape)와 같은 양면 접착 테이프(70 ; Adhesive tape)를 부착한 후, 내부리드가 부착된 반대편의 접착 테이프(70)에 반도체 칩(60)의 상면을 부착하여 반도체 칩(60)을 내부리드(10)들에 직접 실장한다.First, a double-sided adhesive tape 70 such as a polyimide tape is attached onto the inner leads of the lead frame, and then the semiconductor chip 60 is attached to the opposite side of the adhesive tape 70 to which the inner leads are attached. The semiconductor chip 60 is directly mounted on the inner leads 10 by attaching the upper surface of the semiconductor chip 60.
내부리드(10)들에 반도체 칩(60)이 실장된 상태에서, 반도체 칩의 각 본딩패드(62)와 본딩패드에 대응하는 내부리드(10)를 금(Au)과 같은 재질의 본딩 와이어(80 ; Bonding wire)로 연결한다.In the state in which the semiconductor chip 60 is mounted on the inner leads 10, the bonding wires 62 of the semiconductor chip and the inner leads 10 corresponding to the bonding pads may be bonded to wires made of gold (Au). 80; use bonding wires.
이후, 에폭시 몰딩 컴파운드(EMC ; Epoxy Molding Compound)와 같은 성형수지를 이용하여 패키지 몸체(90)를 형성하고, 패키지 몸체(90) 외부로 돌출된 외부리드(20)들을 각각 절단/절곡(Trimming/Forming) 공정을 통하여 기판(Substrate)에 실장할 수 있는 형태로 가공함으로써 반도체 패키지(100)를 완성한다.Subsequently, the package body 90 is formed by using a molding resin such as an epoxy molding compound (EMC), and each of the outer leads 20 protruding out of the package body 90 is cut / bended. The semiconductor package 100 is completed by processing into a form that can be mounted on a substrate through a forming process.
위에서 설명한 바와 같이, 리드 온 칩형 리드 프레임을 이용한 반도체 패키지의 구조는 기존의 다이패드를 이용한 경우에 비하여 그 크기가 소형화되고 신호처리 속도가 향상되는 등의 장점을 갖는다.As described above, the structure of the semiconductor package using the lead-on chip type lead frame has advantages such as the size thereof is smaller and the signal processing speed is improved as compared with the case of the conventional die pad.
하지만, 다른 한편으로는 내부리드들이 직접 반도체 칩의 상면 위로 접착되고(Die bonding) 또한 내부리드들 위로 와이어 본딩되는(Wire bonding) 과정에서 열에 의한 열팽창이 발생하고 이에 따라 내부리드에 응력이 발생하여 변형이 발생할 수 있다. 이와 같은 응력은, 내부리드들과 반도체 칩 또는 접착 테이프 사이의 열팽창 계수(CTE ; Coefficient Thermal Expansion)가 서로 다름에 따라 발생된다.On the other hand, thermal expansion due to heat occurs during internal bonding of the inner leads directly onto the top surface of the semiconductor chip (Die bonding) and wire bonding on the inner leads, thereby generating stresses on the inner leads. Deformation may occur. This stress is generated as the coefficient of thermal expansion (CTE) between the inner leads and the semiconductor chip or adhesive tape is different.
내부리드들이 응력으로 인하여 변형되는 경우, 결국 내부리드와 일체로 형성된 외부리드의 변형을 가져올 수 있으며, 변형되는 정도가 심한 경우에는 도 2에 도시된 것처럼 외부리드와 기판 사이에 간격(도 2의 A)이 형성되어 접촉되지 않는 등의 불량을 가져올 수 있다.When the inner leads are deformed due to stress, the inner leads may be deformed eventually formed integrally with the inner leads, and in the case of severe deformation, the gap between the outer leads and the substrate as shown in FIG. A) may be formed, resulting in failure such as no contact.
종래의 리드 온 칩형 리드 프레임을 이용하여 제조된 반도체 패키지를 정밀 조사한 결과 최대로 약 3 mil의 간격이 발생됨을 알 수 있었다. 또한, 다이패드가 구비된 기존의 리드 프레임과 비교하여 볼 때, 종래의 리드 온 칩형 리드 프레임을 이용한 경우에 위와 같은 변형이 발생하는 빈도가 커져 수율의 저하됨을 알 수 있었다.As a result of closely examining a semiconductor package manufactured using a conventional lead-on chip type lead frame, it was found that a gap of about 3 mil was generated at the maximum. In addition, when compared with the conventional lead frame provided with a die pad, it can be seen that when the conventional lead-on-chip type lead frame is used, the frequency of the above deformation occurs and the yield is lowered.
이와 같이, 종래의 리드 온 칩형 리드 프레임은 내부리드들이 열팽창에 따른 응력 등으로 인해 변형되고, 각 내부리드에 연결된 외부리드들이 변형됨으로써 반도체 패키지가 기판에 실장될 때 외부리드와 기판 사이에서 접촉 불량이 발생하는 등 반도체 패키지 제조의 수율 저하를 가져올 수 있다.As described above, in the conventional lead-on-chip lead frame, the inner leads are deformed due to stress due to thermal expansion, and the outer leads connected to each inner lead are deformed, so that the contact between the outer leads and the substrate is poor when the semiconductor package is mounted on the substrate. This may result in lowered yield of semiconductor package manufacturing.
본 발명의 목적은 열팽창 계수의 상이함에 따라 내부리드가 변형되는 것을 방지할 수 있는 리드 온 칩형 리드 프레임의 구조를 제공하는 것이다.It is an object of the present invention to provide a structure of a lead-on-chip type lead frame which can prevent the inner lead from being deformed as the thermal expansion coefficient is different.
도 1은 종래의 리드 온 칩형 리드 프레임을 도시한 평면도,1 is a plan view showing a conventional lead-on-chip lead frame,
도 2는 도 1의 리드 프레임을 이용한 리드 온 칩 패키지의 단면도,2 is a cross-sectional view of a lead-on chip package using the lead frame of FIG.
도 3은 본 발명의 일 실시예에 따른 리드 온 칩형 리드 프레임을 도시한 평면도,3 is a plan view illustrating a lead-on-chip lead frame according to an embodiment of the present invention;
도 4는 도 3의 리드 프레임을 이용한 리드 온 칩 패키지의 단면도이다.4 is a cross-sectional view of a lead-on chip package using the lead frame of FIG. 3.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10, 110 : 내부리드 20, 120 : 외부리드10, 110: inner lead 20, 120: outer lead
30, 130 : 사이드 레일 32, 132 : 사이드 바30, 130: side rail 32, 132: side bar
34, 134 : 스프로켓 홀(Sprocket hole)34, 134: Sprocket hole
40, 140 : 리드 프레임(Lead frame)40, 140: Lead frame
60, 160 : 반도체 칩 62, 162 : 본딩패드60, 160: semiconductor chip 62, 162: bonding pad
70, 170 : 접착 테이프(Adhesive tape)70, 170: adhesive tape
80, 180 : 본딩 와이어80, 180: bonding wire
90, 190 : 패키지 몸체90, 190: Package Body
100, 200 : 반도체 패키지(Semiconductor package)100, 200: Semiconductor package
150 : 더미리드(Dummy lead)150 dummy dummy lead
이러한 목적을 달성하기 위하여 본 발명은 반도체 칩의 상면에 부착되며, 본딩패드들에 각각 연결되는 내부리드들과; 각 내부리드와 일체로 형성된 외부리드들; 및 외부리드들이 고정되는 사이드 레일;을 포함하는 리드 온 칩형 리드 프레임에 있어서, 반도체 칩의 상면 위에서 상면을 가로질러 형성되고 서로 연결되는 적어도 한쌍의 더미리드들을 더 포함하며, 더미리드들의 연결을 통하여 내부리드들의 변형이 감소되는 것을 특징으로 하는 더미리드들을 포함하는 리드 온 칩형 리드 프레임을 제공한다.In order to achieve the above object, the present invention is attached to the upper surface of the semiconductor chip, and each of the inner leads connected to the bonding pads; Outer leads formed integrally with each inner lead; And a side rail having external leads fixed thereto, the lead-on chip type lead frame comprising: at least one pair of dummy leads formed across the top surface of the semiconductor chip and connected to each other; A lead-on chip type lead frame including dummy leads is characterized in that the deformation of the inner leads is reduced.
이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 3에는 본 발명의 일 실시예에 따른 리드 온 칩형 리드 프레임(140)의 평면도가 개략적으로 도시되어 있으며, 도 4는 도 3의 리드 프레임(140)을 이용한 반도체 패키지(200)의 단면이 도시되어 있다.3 is a schematic plan view of a lead-on-chip lead frame 140 according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view of the semiconductor package 200 using the lead frame 140 of FIG. 3. It is.
도 3 및 도 4를 참고로 하여, 본 발명의 일 실시예에 따른 리드 온 칩형 리드 프레임(140)의 구조 및 이를 이용한 리드 온 칩형 반도체 패키지(200)의 제조방법을 설명하면 다음과 같다.Referring to FIGS. 3 and 4, the structure of the lead-on chip type lead frame 140 and the manufacturing method of the lead-on chip type semiconductor package 200 using the same will be described below.
본 발명에 따른 리드 온 칩형 리드 프레임(140)은 반도체 칩(도 4의 160)의 상면에 대응하여 양쪽으로 배열된 내부리드(110)들과 각 내부리드(110)와 일체로 형성된 외부리드(120)들 및 외부리드(120)들이 사이드 바(132)를 통하여 고정된 한 쌍의 사이드 레일(130)을 포함한다. 각 사이드 레일에는 스프로켓 홀(134) 등이 형성되어 리드 프레임의 운반 및 이송에 사용된다.The lead-on chip type lead frame 140 according to the present invention has inner leads 110 arranged in both sides corresponding to the upper surface of the semiconductor chip 160 of FIG. 4, and outer leads formed integrally with each inner lead 110. 120 and outer leads 120 include a pair of side rails 130 fixed through side bars 132. Sprocket holes 134 and the like are formed in each side rail to be used for carrying and conveying the lead frame.
이에 더하여, 본 발명의 특징에 따라 양쪽의 내부리드들 사이에 형성되고 양쪽에서 가로질러 서로 연결되는 적어도 한 쌍의 더미리드들(150)이 형성된 것을 특징으로 한다. 더미리드들(150)은 추후 반도체 칩의 본딩패드와 전기적으로 연결되지 않고, 단지 양쪽으로 배열된 내부리드들을 서로 지지하여 고정시키는 역할만을 한다.In addition, at least one pair of dummy leads 150 formed between both inner leads and connected to each other across both sides is formed according to a feature of the present invention. The dummy leads 150 are not electrically connected to the bonding pads of the semiconductor chip afterwards, but only serve to fix and support the inner leads arranged in both sides.
즉, 기존의 리드 프레임에서 타이바가 다이패드를 지지하듯이, 본 발명에서는 서로 연결된 한 쌍의 더미리드들이 다른 내부리드들을 지지하는 역할을 할 수 있다.That is, as the tie bar supports the die pad in the conventional lead frame, in the present invention, a pair of dummy leads connected to each other may serve to support other internal leads.
이와 같은 더미리드들을 포함하는 리드 온 칩형 리드 프레임을 이용하여 제조되는 리드 온 칩형 반도체 패키지의 단면을 참고로 하여 각 제조방법을 설명하면 다음과 같다.Each manufacturing method will be described below with reference to a cross-section of a lead-on-chip semiconductor package manufactured using the lead-on-chip lead frame including the dummy leads.
먼저, 리드 프레임(140)의 내부리드(110)들 및 더미리드(150)들 위로 폴리이미드 테이프(Polyimide tape)와 같은 양면 접착 테이프(170)를 부착한 후, 내부리드가 부착된 반대편의 접착 테이프(170)에 반도체 칩(160)의 상면을 부착하여 반도체 칩(160)을 내부리드(110)들 및 더미리드(150)들에 직접 실장한다.First, a double-sided adhesive tape 170 such as polyimide tape is attached onto the inner leads 110 and the dummy leads 150 of the lead frame 140, and then the opposite side to which the inner leads are attached. The upper surface of the semiconductor chip 160 is attached to the tape 170 to directly mount the semiconductor chip 160 to the inner leads 110 and the dummy leads 150.
내부리드(110)들 및 더미리드(150)들에 반도체 칩(160)이 실장된 상태에서, 반도체 칩의 각 본딩패드(162)와 본딩패드에 대응하는 내부리드(110)를 금(Au)과 같은 재질의 본딩 와이어(180)로 연결한다.In the state in which the semiconductor chip 160 is mounted on the inner leads 110 and the dummy leads 150, each of the bonding pads 162 and the inner leads 110 corresponding to the bonding pads of the semiconductor chip is gold (Au). Connect with a bonding wire 180 of the same material.
이후, 에폭시 몰딩 컴파운드(EMC)와 같은 성형수지를 이용하여 패키지 몸체(190)를 형성하고, 패키지 몸체(190) 외부로 돌출된 외부리드(120)들을 각각 절단/절곡(Trimming/Forming) 공정을 통하여 기판(Substrate)에 실장할 수 있는 형태로 가공함으로써 반도체 패키지(200)를 완성한다.Thereafter, the package body 190 is formed using a molding resin such as an epoxy molding compound (EMC), and each of the outer leads 120 protruding out of the package body 190 is trimmed / formed. The semiconductor package 200 is completed by processing the substrate into a form that can be mounted on a substrate.
위에서 설명한 바와 같이, 리드 온 칩형 리드 프레임을 이용한 반도체 패키지의 구조는 기존의 다이패드를 이용한 경우에 비하여 그 크기가 소형화되고 신호처리 속도가 향상되는 등의 장점을 갖는다.As described above, the structure of the semiconductor package using the lead-on chip type lead frame has advantages such as the size thereof is smaller and the signal processing speed is improved as compared with the case of the conventional die pad.
또한, 종래와 마찬가지로 내부리드들이 직접 반도체 칩의 상면 위로 접착되고(Die bonding) 또한 내부리드들 위로 와이어 본딩되는(Wire bonding) 과정에서 열에 의한 열팽창이 발생하고 이에 따라 내부리드에 응력(Stress)이 발생하지만, 본 발명에 따른 리드 프레임의 경우에는 반도체 칩 위에서 서로 연결된 더미리드들이 양방향에 배열된 내부리드들을 지지함으로써 변형을 감소시킬 수 있다.In addition, as in the prior art, thermal expansion occurs due to heat in the process of bonding inner leads directly to the upper surface of the semiconductor chip (Die bonding) and wire bonding over the inner leads, thereby causing stress to the inner leads. However, in the case of the lead frame according to the present invention, the deformation of the dummy leads connected to each other on the semiconductor chip may be supported by supporting the inner leads arranged in both directions.
즉, 더미리드들이 내부리드들의 응력을 완충시키는 역할을 함으로써 내부리드들의 변형되는 정도를 크게 줄일 수 있다.That is, the dummy leads play a role of buffering the stresses of the inner leads, thereby greatly reducing the degree of deformation of the inner leads.
따라서, 내부리드들의 변형이 감소함에 따라 외부리드의 변형 또한 감소될 수 있으며, 이에 따라 외부리드와 기판 사이의 접촉 불량을 방지할 수 있다.Therefore, as the deformation of the inner leads is reduced, the deformation of the outer leads can also be reduced, thereby preventing a poor contact between the outer lead and the substrate.
이상에서 설명한 바와 같이, 본 발명은 리드 온 칩형 리드 프레임의 구조에 있어서, 내부리드들 사이에 양 방향에서 가로질러 서로 연결되는 적어도 한쌍의 더미리드들을 더 포함하는 것을 특징으로 하며, 이러한 특징에 따라 더미리드들이 양 방향에 배열된 내부리드들을 지지함으로써 열팽창에 따른 응력을 완화시켜 내부리드들의 변형을 감소시킬 수 있다.As described above, the present invention is characterized in that the structure of the lead-on chip-shaped lead frame further comprises at least one pair of dummy leads connected to each other across the inner leads in both directions, according to this feature By supporting the inner leads arranged in both directions, the dummy leads can relieve stress due to thermal expansion, thereby reducing deformation of the inner leads.
본 발명에 따른 리드 온 칩형 리드 프레임은 양 방향에서 배열된 내부리드들 사이에 본딩패드와 연결되지 않는 더미리드들이 형성되고, 더미리드들이 양 방향에서 가로질러 서로 연결된 것을 특징으로 하며, 이러한 구조적 특징에 따라 리드 온 칩형 반도체 패키지가 제조되는 과정에서 다이 본딩, 와이어 본딩 및 성형 공정 중 내부리드가 열에 의한 응력을 받아 변형되는 것을 감소시킬 수 있으며, 결국 더미리드들을 포함하는 리드 온 칩형 리드 프레임을 이용한 반도체 패키지의 수율을 향상시킬 수 있다.The lead-on-chip lead frame according to the present invention is characterized in that the dummy leads are not connected to the bonding pads between the inner leads arranged in both directions, and the dummy leads are connected to each other across both directions. In this way, during the manufacture of the lead-on-chip semiconductor package, internal lead may be deformed due to thermal stress during die bonding, wire bonding, and forming, and eventually, the lead-on chip-type lead frame including dummy leads may be reduced. The yield of a semiconductor package can be improved.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990050136A KR100632256B1 (en) | 1999-11-12 | 1999-11-12 | Lead-on Chip Lead Frame with Dummy Leads |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990050136A KR100632256B1 (en) | 1999-11-12 | 1999-11-12 | Lead-on Chip Lead Frame with Dummy Leads |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010046383A true KR20010046383A (en) | 2001-06-15 |
| KR100632256B1 KR100632256B1 (en) | 2006-10-11 |
Family
ID=19619737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990050136A KR100632256B1 (en) | 1999-11-12 | 1999-11-12 | Lead-on Chip Lead Frame with Dummy Leads |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100632256B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9236534B2 (en) | 2013-11-27 | 2016-01-12 | Lg Display Co., Ltd. | Light emitting diode package, light source module and backlight unit including the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843782B1 (en) | 2007-06-04 | 2008-07-04 | 주식회사 에스제이이노테크 | Cleaner of stencil mask for screen printer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318654A (en) * | 1986-07-11 | 1988-01-26 | Hitachi Micro Comput Eng Ltd | Electronic device |
| JPS63211657A (en) * | 1987-02-27 | 1988-09-02 | Hitachi Ltd | Semiconductor device |
| JPH01173747A (en) * | 1987-12-28 | 1989-07-10 | Mitsubishi Electric Corp | Resin-sealed semiconductor device |
| JPH0864748A (en) * | 1994-08-25 | 1996-03-08 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
| JPH10112521A (en) * | 1996-10-04 | 1998-04-28 | Toshiba Corp | Manufacture of semiconductor device |
-
1999
- 1999-11-12 KR KR1019990050136A patent/KR100632256B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9236534B2 (en) | 2013-11-27 | 2016-01-12 | Lg Display Co., Ltd. | Light emitting diode package, light source module and backlight unit including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100632256B1 (en) | 2006-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100235308B1 (en) | A semiconductor chip package having twice bent tie bar and small die pad | |
| US5723899A (en) | Semiconductor lead frame having connection bar and guide rings | |
| JP2972096B2 (en) | Resin-sealed semiconductor device | |
| KR19990076527A (en) | Lead frame for semiconductor device and semiconductor device | |
| KR100674548B1 (en) | Semiconductor device | |
| US6064112A (en) | Resin-molded semiconductor device having a lead on chip structure | |
| KR100632256B1 (en) | Lead-on Chip Lead Frame with Dummy Leads | |
| US20030080405A1 (en) | Semiconductor device and method for producing the same | |
| JP2589520B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| KR940008340B1 (en) | Leadframe for semiconductor device | |
| JPS63293963A (en) | Resin-sealed semiconductor device | |
| KR0152913B1 (en) | Bottom lead package lead frame | |
| KR0152902B1 (en) | Structure of bottom lead package and method for manufacturing the same | |
| KR950000101Y1 (en) | Semiconductor package lead frame | |
| KR100244254B1 (en) | Lead frame and semiconductor package with such lead frame | |
| KR100355639B1 (en) | Resin-sealed type semiconductor element and manufacturing method of semiconductor device using the same | |
| KR0119651B1 (en) | Structure of lead frame loading board of semiconductor | |
| KR100384079B1 (en) | Semiconductor package | |
| KR200224097Y1 (en) | Molding die | |
| KR200286323Y1 (en) | Semiconductor package | |
| JP3574718B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100460072B1 (en) | Semiconductor Package | |
| KR970013137A (en) | Manufacturing method of a multichip package having a chip cavity | |
| KR19980020297A (en) | Lead frame and semiconductor package using same | |
| JPH0737921A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090914 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |