KR20010035456A - 반도체 발광 소자 패키지 및 그 제작 방법 - Google Patents

반도체 발광 소자 패키지 및 그 제작 방법 Download PDF

Info

Publication number
KR20010035456A
KR20010035456A KR1020010007481A KR20010007481A KR20010035456A KR 20010035456 A KR20010035456 A KR 20010035456A KR 1020010007481 A KR1020010007481 A KR 1020010007481A KR 20010007481 A KR20010007481 A KR 20010007481A KR 20010035456 A KR20010035456 A KR 20010035456A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
electrode
conductive wire
wire
Prior art date
Application number
KR1020010007481A
Other languages
English (en)
Inventor
김진환
Original Assignee
최성규
럭스피아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최성규, 럭스피아 주식회사 filed Critical 최성규
Priority to KR1020010007481A priority Critical patent/KR20010035456A/ko
Publication of KR20010035456A publication Critical patent/KR20010035456A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 반도체 발광 소자의 와이어 본딩에 있어서, 종래의 패키지보다 와이어 루프의 높이 및 길이가 줄어든 새로운 구조의 발광 소자 패키지 및 그 제작 방법을 제공하는 것을 목적으로 한다. 본 발명 발광 소자 패키지는, 제1 전극, 활성층 및 제2 전극을 순차적으로 포함하면서 소정 높이를 갖는 발광 소자 칩과, 상기 발광 소자 칩의 하부면인 제1 전극면과 연결되면서 상기 제1 전극에 전류를 공급하는 제1 도선과, 상기 발광 소자 칩의 제2 전극면인 상부면보다 낮게 배치되면서 상기 제2 전극에 전류를 공급하는 제2 도선과, 상기 제2 도선상에 제1 단부가 고정 접촉되고 상기 발광 소자의 상부면인 제2 전극면에 제2 단부가 고정 접촉되면서 ″ㄱ″ 자 형태로 상기 제2 도선과 상기 발광 소자의 제2 전극면을 전기적으로 연결하는 도전성 와이어와, 상기 발광 소자 칩 및 상기 도전성 와이어를 보호하기 위해 상기 발광 소자 칩 및 상기 도전성 와이어를 봉지하는 비전도성 고형물을 포함하는 것을 특징으로 한다.

Description

반도체 발광 소자 패키지 및 그 제작 방법{SEMICONDUCTOR LIGHT EMITTING PACKAGE AND THE METHODS THEREOF}
본 발명은 반도체 발광 소자의 제작 방법에 관한 것으로, 좀 더 상세하게는발광 다이오드(LED)나 레이저 다이오드(이하 '발광 소자'라 통칭한다)에 신규한 와이어 본딩 기술을 적용한 패키지 구조 및 그 제작 방법에 관한 것이다.
종래의 반도체 발광 소자 칩은 기판위에 활성층(active layer)를 포함한 각 층을 순차적으로 성장시키고, 애노드(anode) 전극 및 캐소드(cathode) 전극을 형성한 다음, 이 전극들에 와이어 본딩(wire bonding)을 한 후, 패키지를 제작하였다.
와이어 본딩은 일반적으로 금속계 리드 프레임이나 기타 전도성 물질로 구현된 기구물 등을 기판으로 사용하고 그 위에 발광 소자 칩을 접착한 다음, 전류를 공급하는 도선에 칩 상부면을 연결할 때 Au 와이어를 사용하여 연결하는 공법을 말한다.
도 1 내지 도 6은 기존의 와이어 본딩 공법을 단계적으로 나타내는 공정도이다. 먼저 캐소드 리드 프레임인 기판(110)위에 발광 소자 칩(112)을 전도성 접착제(113)로 접착한다. 이 칩의 최하부에는 캐소드 전극이 존재하여 캐소드 리드 프레임으로부터 전류를 공급받고, 또한 칩 상부에는 애노드 전극이 존재한다. 그 다음, Au 와이어(115)를 연결시키는 캐필러리(Capillary, 114)가 Au 와이어 단부에 볼(116)을 형성한 상태로 칩의 상부에 위치한다(도 1). 캐필러리가 하강하여 볼을 칩 상부 애노드 전극에 접촉시킨 후 압착하면 볼은 캐필러리와 칩 상부면 사이에서 눌려져 납작하게 되고, 여기에 열 및 초음파 등을 가하면 볼은 애노드 전극에 접착된다(도 2). 볼이 압착된 상태로 애노드 전극에 접착되면, 캐필러리는 다시 상승하면서 일정 길이만큼 수직으로 Au 와이어를 인발하게 되는데, 이는 볼 넥이 구부러져 약한 하중에도 와이어가 부러지거나 하지 않도록 하기 위해서이다(도 3). 그 다음 캐필러리는 애노드 리드 프레임 쪽(111)으로 수평 이동하여 애노드 리드 프레임의 도선 상부에 위치하게 된다(도 4). 그 동안 Au 와이어는 캐필러리 끝단에서 계속 인출되어 도 4와 같이 ″ㅅ″자 형태의 루프를 형성하게 된다. 애노드 리드 프레임 상부에서 캐필러리는 다시 하강하여 애노드 리드 프레임 도선 상에 와이어를 누르면서 압착하여 웨지 형태(wedge-shaped)의 스티치(stitch, 117)를 형성하고 와이어를 절단시킨다(도 5). 그 후, 캐필러리가 상승하면, 와이어가 끊어지면서 칩 상부의 애노드 전극에 전류를 공급하도록 도선과 전극이 Au와이어로 연결되고 본딩 작업이 완료된다(도 6).
상기의 와이어 본딩 공정이 완료된 발광 소자의 패키지 형태가 도 7 및 도 8에 각각 사시도와 단면도로 나타나 있다. 와이어 루프가 급격한 각도로 꺾이면 아무리 연성이 좋은 Au 와이어라도 충격에 의해 끊어지거나 할 수 있으므로, 도시된 바와 같이 루프는 일정 높이 및 거리를 가져야 한다. 즉, 루프 높이(h1)는 볼 목(ball neck) 부위(120)가 부러지거나 강도(强度)에 문제가 발생토록 하지 않기 위해서 필요한 것으로, 발광 소자의 경우 통상 0.2~0.3mm 이상의 높이를 가지며 이는 패키지 전체 두께의 25~30%를 차지한다. 또한 와이어가 ″ㅅ″ 형태임으로 인해서 급격하게 꺾여서 강도에 문제가 생기지 않도록 충분한 와이어 루프 거리(L1)를 두고 애노드 리드 프레임에 스티치를 해야 한다. 따라서 종래 공정에 의해 제작되는 와이어 루프는 형태상 상당한 두께와 거리(또는 폭)를 가질 수 밖에 없다.
휴대형 전화기나 LCD 패널들은 기기들의 소형화, 박형화가 가속되고 있으므로 여기에 백라이트로 사용되는 발광 다이오드 패키지는 될수록 그 두께가 얇은 것이 좋다. 하지만, 전술한 공법으로 제작된 와이어 루프는 그 구조적인 형상으로 인하여 두께(h1)와 거리(L1)를 줄이는데 한계가 있으므로, 소자의 최소화에 걸림돌로 작용한다. 전술한 종래의 공정하에서는 기술적으로 더 이상 와이어 루프의 형태를 바꿀 수 있는 자유도를 가질 수 없기 때문에, 많은 엔지니어들이 패키지 두께를 얇게 하기 위해서 루프 자체의 형상을 바꾸기 보다는 칩 자체의 두께를 얇게 하는 방법에 주력하고 있다. 그러나 약 10% 정도의 두께를 줄이는데도 칩 제조 원가가 50%이상 상승하는 부작용이 있어서, 이 방법은 실용성에 의문을 던지고 있다.
L1이 길어지면 소형화 외에 또 다른 문제가 발생한다. 도 9는 전술한 종래 구조의 루프를 가진 패키지 구조를 투명 에폭시(121)로 몰딩한 경우이다. 이 때 L1이 길어짐으로 인해서 패키지 전체의 중심인 ″C″가 칩의 중심과는 일치하지 않게 된다. 즉, 발광의 중심인 칩이 한 쪽으로 치우쳐지게 되는데, 이렇게 되면 발광소자로서 아주 중요한 특성인 광 지향 특성이 도 10에서와 같이 좌우 비대칭의 모습이 된다. 도 10은 발광 소자 패키지의 중심 ″C″를 반원형의 중심(122)에 두고 밝기를 측정한 것으로, 일정 밝기를 나타내는 선(123)이 한 쪽으로 치우쳐진 모습을 나타내고 있다. 따라서 패키지 중심을 기준으로 배치를 해야 하는 여러가지 제품에 있어서 한 쪽으로 치우친 발광 형태는 발광 효율등에 있어서 여러가지 불리한 점을 갖게 된다.
전술한 문제점들을 해결하기 위해서는 h1 및 L1을 단축시킬 필요가 있다. 그러나 현재까지 개발된 신뢰성 있는 기술로는 Au 와이어를 사용한 루프에 대해 높이 0.2mm, 거리 0.6mm 보다 작은 패키지는 만들 수 없다. 이는 최소형으로 상품화되어 있는 1608(16mm x 08mm)발광 다이오드 패키지에서도 구현될수 있는 한계점으로 인식되어 왔으며, 설계 및 생산자들에게 광효율을 높이기 위한 어떠한 변형도 불가능하게 만들고 있다.
본 발명은 반도체 발광 소자의 와이어 본딩에 있어서, 종래의 패키지보다 와이어 루프의 높이 및 길이가 줄어든 새로운 구조의 발광 소자 패키지 및 그 제작 방법을 제공하는 것을 목적으로 한다.
본 발명은 상기와 같은 새로운 구조의 발광 소자 패키지를 표면 실장형 패키지로 제공하여 종전의 제품보다 더 얇은 두께의 제품을 제공하는 것을 또 다른 목적으로 한다.
본 발명은 짧은 와이어 루프를 가짐으로써 칩이 패키지 중심에 배치된 새로운 구조의 발광 소자 패키지 및 그 제작 방법을 제공하는 것을 또 다른 목적으로 한다.
상기와 같은 패키지를 통해 종래의 패키지에 비해 광 지향 특성 및 발광 효율이 향상된 구조의 발광 소자 패키지를 제작할 수 있다.
도 1 내지 도 6은 종래의 발광 소자 패키지를 제작하는 방법을 나타내는 공정도.
도 7은 종래의 방법으로 제작된 발광 소자 패키지의 사시도.
도 8은 종래의 방법으로 제작된 발광 소자 패키지의 단면도.
도 9는 종래의 방법으로 제작된 발광 소자 패키지에서 발광 소자 칩이 패키지 중심을 벗어난 것을 보여주는 단면도.
도 10은 종래의 방법으로 제작된 발광 소자 패키지의 광 지향 특성도.
도 11 내지 도 15는 본 발명 패키지를 제작하는 방법을 나타내는 공정도.
도 16은 본 발명의 방법으로 제작된 발광 소자 패키지의 사시도.
도 17은 본 발명의 방법으로 제작된 발광 소자 패키지의 단면도.
도 18은 본 발명의 방법으로 제작된 발광 소자 패키지에서 발광 소자 칩이 패키지 중심에 위치하는 것을 보여주는 단면도.
도 19는 본 발명의 방법으로 제작된 발광 소자 패키지의 광 지향 특성도.
〈도면의 주요 부분에 대한 설명〉
110: 캐소드 리드 프레임 111: 애노드 리드 프레임
112: 발광 소자 칩 113: 전도성 접착제
114: 캐필러리 130: 볼
131: 스티치 132: 전도성 와이어
상기와 같은 목적을 달성하기 위한 본 발명 발광 소자 패키지의 제작 방법은, 제1 전극, 활성층 및 제2 전극을 순차적으로 포함하면서 소정 높이를 갖는 발광 소자 칩의 하부면인 제1 전극면을 상기 제1 전극에 전류를 공급하는 제1 도선상에 연결하는 단계와, 상기 발광 소자 칩의 제2 전극면인 상부면보다 낮게 배치되면서 상기 제2 전극에 전류를 공급하는 제2 도선상에 도전성 와이어의 제1 단부를 고정 접촉시키는 단계와, 상기 도전성 와이어의 제2 단부를 상기 고정 접촉한 점에서 소정 높이만큼 상승시키는 단계와, 상기 상승된 도전성 와이어의 제2 단부를 상기 소정 높이에서 행으로 이동시켜 상기 발광 소자 칩의 제2 전극면인 상부면에 고정 접촉시키는 단계를 포함하는 것을 특징으로 한다. 또한, 상기와 같은 목적을 달성하기 위한 본 발명 발광 소자 패키지는, 제1 전극, 활성층 및 제2 전극을 순차적으로 포함하면서 소정 높이를 갖는 발광 소자 칩과, 상기 발광 소자 칩의 하부면인 제1 전극면과 접착되면서 상기 제1 전극에 전류를 공급하는 제1 도선과, 상기 발광 소자 칩의 제2 전극면인 상부면보다 낮게 배치되면서 상기 제2 전극에 전류를 공급하는 제2 도선과, 상기 제2 도선상에 제1 단부가 고정 접촉되고 상기 발광 소자의 상부면인 제2 전극면에 제2 단부가 고정 접촉되면서 ″ㄱ″ 자 형태로 상기 제2 도선과 상기 발광 소자의 제2 전극면을 전기적으로 연결하는 도전성 와이어와, 상기 발광 소자 칩 및 상기 도전성 와이어를 보호하기 위해 상기 발광 소자 칩 및 상기 도전성 와이어를 봉지하는 비전도성 고형물을 포함하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명을 상세하게 설명한다.
도 11 내지 도 15는 본 발명인 발광 소자 패키지를 만드는 공정의 한 실시례를 나타낸 것이다. 이해를 돕기 위해서 종래의 기술에 포함된 것과 동일한 구성 요소에 대해서는 동일한 번호로 표기하였다. 먼저, 캐소드 리드 프레임(110) 상에 전도성 접착제(113)를 사용하여 발광 소자(112)를 접착한다. 이는 캐소드 전극을 통해 발광에 필요한 전류를 공급하기 위해서이다. 반드시 캐소드 리드 프레임 상부에 발광 소자 칩이 접착될 필요는 없으며 단지 전기적으로 연결되면 족하지만, 캐소드 리드 프레임 상부에 칩이 배치되는 것이 구조상 간단하다. 종래의 표면 실장형 발광 소자 칩을 접착할 때는, 전술한 바와 같이 와이어 루프 높이 및 거리, 또는 폭의 한계로 인하여 칩을 패키지 중심에서 어느 한 측면으로 일정 거리 만큼 비켜나게 접착했으나, 본 발명의 적용시에는 칩을 패키지 중심(C)에 위치하도록 접착한다.
그 다음, 단부에 볼이 형성된 Au 와이어(132)를 지지하는 캐필러리(114)가, 종래의 방법과는 달리 먼저 애노드 리드 프레임(111) 상에서 볼 본딩을 행한다(도 11). Au 와이어의 볼(130)이 납작하게 애노드 리드 프레임 상에 접착된 후, 캐필러리는 상승 운동을 하면서 와이어를 인발하고(도 12), 수평 이동하여 캐소드 리드 프레임 쪽의 칩 상부로 이동한다(도 13). 칩 상부 캐소드 전극 위에서 수평 이동을 멈춰선 캐필러리는 다시 약간의 하강 운동을 하면서 칩 상부에 스티치(131)를 형성하게 된다(도 14). 그 다음, 캐필러리가 상승하면(도 15), 본 발명의 바람직한 와이어 본딩 형태를 가진 패키지가 완성된다.
도 16 및 도 17은 본 발명의 와이어 본딩을 적용한 발광 소자 패키지의 사시도 및 단면도이다. 도시된 바와 같이, 칩(112) 높이 만큼 캐소드 리드 프레임 상의 스티치(131)가 애노드 리드 프레임 상의 볼(13)보다 높으므로, 볼 형성 후 볼 목부위의 Au 와이어를 수직으로 인발할 때 루프를 칩 높이 정도에서 부드럽게 ″ㄱ″자로 꺾어 캐소드 전극에 연결할 수 있다. 즉, 루프 높이(h2)를 칩 높이보다 같거나 작게 만들 수 있으므로 종래 기술의 패키지보다 적어도 20~30% 낮은 높이의 패키지를 만들 수 있다. 또한 와이어 루프 길이(L2)면을 살펴볼 때, 와이어가 ″ㄱ″자 형태이므로 급속한 꺾어짐이 없이 ″ㅅ″자 형상이던 종래의 것보다 짧은 길이를 가진 형태로 제작할 수 있다.
도 18은 본 발명으로 만들어진 발광 소자 패키지를 에폭시 몰딩(Epoxy molding)하여 최종 완성품으로 만든 것이다. 에폭시는 비전도성 고형물로서 발광 소자 및 와이어등을 외부의 충격이나 오염원으로부터 보호하기 위해 이것들을 봉지하는 기능을 한다. 또한 발광된 빛을 통과시켜야 하므로 될수록 투명한 성질의 에폭시가 사용되어야 한다.
종래 기술인 도 9의 패키지에 비해서, 본 발명으로 만들어진 패키지는 그 높이 및 폭이 축소된 것을 볼 수 있다. 패키지 높이 0.55mm는 한 실시예로서, 종래 높이인 0.8mm(도 9)에 비해 약 30% 이상의 높이가 낮아진 것이다. 또한, 패키지 길이인 L2가 짧으므로, 패키지 한 가운데인 ″C″ 선에 실질적으로 일치되도록 칩을 배치할 수 있다. 따라서 본 발명으로 만들어진 패키지는, 패키지 중심을 기준으로 대칭적인 광 지향 특성을 가질 수 있다. 도 19는 본 발명 발광 소자 패키지의 광 지향 특성을 나타낸 것으로서, 좌우에 걸쳐 균형잡힌 발광 특성을 보여주고 있다.
상기에서 캐소드 및 애노드로 설명한 부분은 이해를 돕기 위해 예를 들어 사용한 것이다. 따라서, 만약 칩 구조에 있어서 애노드 전극이 하부에 배치되는 구조라면, 칩은 애노드 리드 프레임 상에 접착되며, 볼 본딩은 캐소드 리드 프레임상에 먼저 압착되고, 그 다음 칩 상부의 캐소드 전극에 스티치를 형성하는 방식으로 본 발명의 또 다른 실시예를 구현할 수 있다.
이상에서 상술한 바와 같이, 본 발명은 발광 소자 제작 공정 중 와이어 본딩방법에 있어서, 볼을 리드 프레임쪽에 먼저 본딩하고 발광 소자의 칩에 스티치 본딩하는 기술적인 개선을 통해 와이어 루프의 높이를 단축시킴으로써, 종래의 표면 실장형 발광 소자에 비하여 두께가 훨씬 얇은 박형의 소자를 제작할 수 있다. 따라서 본 발명은 칩 자체를 얇게 하는 방법으로 패키지 전체 높이를 낮추는 방식에 비해 생산 단가면에서 절대적으로 유리하고, 또한 훨씬 간단한 공정을 통해 구현이 가능하다. 또한 루프의 길이를 단축하여 발광 소자 칩이 패키지 중앙에 놓여지도록 함으로써, 한쪽으로 치우쳤던 종래 제품의 광특성과는 다르게, 좌우 대칭의 고른 광 지향특성을 갖는 발광 소자를 제작할 수 있다.
본 발명의 발광 소자는 레이저 다이오드나 LED를 모두 포함하는 것이며, 또한 적색, 녹색 및 청자색과 자외선 발광 소자를 모두 포함하는 개념이다.
또한 와이어 재료로 Au를 사용할 수 있으나, 가공성, 전도성 및 가격면을 모두 고려하여 Au보다 더 유리한 재료를 사용한 와이어도 본 발명에 적용할 수 있음은 당연하다.
본 발명의 발광 소자 패키지는 발광 소자가 필요한 모든 제품에 사용 가능하나, 특히 얇은 패키지를 필요로 하는 표면 실장용에 사용 가능하며, 구체적으로는 핸드폰이나 LCD 모니터등의 백라이트 패널등에 사용할 수 있다.

Claims (7)

  1. 반도체 발광 소자의 와이어 본딩 방법에 있어서,
    제1 전극, 활성층 및 제2 전극을 순차적으로 포함하면서 소정 높이를 갖는 발광 소자 칩의 하부면인 제1 전극면을 제1 도선상에 연결하는 단계와,
    상기 발광 소자 칩의 제2 전극면인 상부면보다 낮게 배치되면서 상기 제2 전극에 전류를 공급하는 제2 도선상에 도전성 와이어의 제1 단부를 고정 접촉시키는 단계와,
    상기 도전성 와이어의 제2 단부를 상기 고정 접촉한 점에서 소정 높이만큼 상승시키는 단계와,
    상기 상승된 도전성 와이어의 제2 단부를 상기 소정 높이에서 행으로 이동시켜 상기 발광 소자 칩의 제2 전극면인 상부면에 고정 접촉시키는 단계
    를 포함하는 것을 특징으로 하는 반도체 발광 소자의 와이어 본딩 방법.
  2. 제1항에 있어서, 상기 발광 소자 칩은 반도체 레이저 다이오드, 발광 다이오드 소자 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 반도체 발광 소자의 와이어 본딩 방법.
  3. 제1항에 있어서, 상기 제2 도선상에 도전성 와이어의 제1 단부를 고정 접촉시키는 단계는 볼 본딩 공정인 것을 특징으로 하는 반도체 발광 소자의 와이어 본딩 방법.
  4. 제1항에 있어서, 상기 발광 소자의 제1 전극은 캐소드 전극이며, 상기 제2 전극은 애노드 전극인 것을 특징으로 하는 반도체 발광 소자의 와이어 본딩 방법.
  5. 반도체 발광 소자 패키지에 있어서,
    제1 전극, 활성층 및 제2 전극을 순차적으로 포함하면서 소정 높이를 갖는 발광 소자 칩과,
    상기 발광 소자 칩의 하부면인 제1 전극면과 연결되면서 상기 제1 전극에 전류를 공급하는 제1 도선과,
    상기 발광 소자 칩의 제2 전극면인 상부면보다 낮게 배치되면서 상기 제2 전극에 전류를 공급하는 제2 도선과,
    상기 제2 도선상에 제1 단부가 고정 접촉되고 상기 발광 소자의 상부면인 제2 전극면에 제2 단부가 고정 접촉되면서 ″ㄱ″ 자 형태로 상기 제2 도선과 상기 발광 소자의 제2 전극면을 전기적으로 연결하는 도전성 와이어와,
    상기 발광 소자 칩 및 상기 도전성 와이어를 보호하기 위해 상기 발광 소자 칩 및 상기 도전성 와이어를 봉지하는 비전도성 고형물
    을 포함하는 것을 특징으로 하는 반도체 발광 소자 패키지.
  6. 제5항에 있어서, 상기 발광 소자 칩은 반도체 레이저 다이오드, 발광 다이오드 소자 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 반도체 발광 소자 패키지.
  7. 백라이트용 패널에 있어서,
    제1 전극, 활성층 및 제2 전극을 순차적으로 포함하면서 소정 높이를 갖는 발광 소자 칩과,
    상기 발광 소자 칩의 하부면인 제1 전극면과 연결되면서 상기 제1 전극에 전류를 공급하는 제1 도선과,
    상기 발광 소자 칩의 제2 전극면인 상부면보다 낮게 배치되면서 상기 제2 전극에 전류를 공급하는 제2 도선과,
    상기 제2 도선상에 제1 단부가 고정 접촉되고 상기 발광 소자의 상부면인 제2 전극면에 제2 단부가 고정 접촉되면서 ″ㄱ″ 자 형태로 상기 제2 도선과 상기 발광 소자의 제2 전극면을 전기적으로 연결하는 도전성 와이어와,
    상기 발광 소자 칩 및 상기 도전성 와이어를 보호하기 위해 상기 발광 소자 칩 및 상기 도전성 와이어를 봉지하는 비전도성 고형물을 포함하는 반도체 발광 소자 패키지를 포함하여 구성되는 백라이트 패널.
KR1020010007481A 2001-02-15 2001-02-15 반도체 발광 소자 패키지 및 그 제작 방법 KR20010035456A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010007481A KR20010035456A (ko) 2001-02-15 2001-02-15 반도체 발광 소자 패키지 및 그 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010007481A KR20010035456A (ko) 2001-02-15 2001-02-15 반도체 발광 소자 패키지 및 그 제작 방법

Publications (1)

Publication Number Publication Date
KR20010035456A true KR20010035456A (ko) 2001-05-07

Family

ID=19705786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010007481A KR20010035456A (ko) 2001-02-15 2001-02-15 반도체 발광 소자 패키지 및 그 제작 방법

Country Status (1)

Country Link
KR (1) KR20010035456A (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022328A (ja) * 1983-07-18 1985-02-04 Yamagata Nippon Denki Kk 半導体装置の製造方法
JPH03272164A (ja) * 1990-03-22 1991-12-03 Sumitomo Electric Ind Ltd リードフレーム及び電子回路装置の製造方法
KR940016441A (ko) * 1992-12-31 1994-07-23 김광호 반도체 패키지 및 그 제조방법
JPH08340018A (ja) * 1995-04-10 1996-12-24 Fujitsu Ltd ワイヤボンディング方法及び半導体装置及びワイヤボンディング用キャピラリー及びボールバンプの形成方法
KR980005922A (ko) * 1995-06-28 1998-03-30 윌리엄 이. 힐러 낮은 루프 와이어 본딩
KR20020016083A (ko) * 2000-08-24 2002-03-04 박덕흥 반도체 패키지의 와이어 본딩방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022328A (ja) * 1983-07-18 1985-02-04 Yamagata Nippon Denki Kk 半導体装置の製造方法
JPH03272164A (ja) * 1990-03-22 1991-12-03 Sumitomo Electric Ind Ltd リードフレーム及び電子回路装置の製造方法
KR940016441A (ko) * 1992-12-31 1994-07-23 김광호 반도체 패키지 및 그 제조방법
JPH08340018A (ja) * 1995-04-10 1996-12-24 Fujitsu Ltd ワイヤボンディング方法及び半導体装置及びワイヤボンディング用キャピラリー及びボールバンプの形成方法
KR980005922A (ko) * 1995-06-28 1998-03-30 윌리엄 이. 힐러 낮은 루프 와이어 본딩
KR20020016083A (ko) * 2000-08-24 2002-03-04 박덕흥 반도체 패키지의 와이어 본딩방법

Similar Documents

Publication Publication Date Title
US6597018B2 (en) Semiconductor light emitter and flat panel display lighting system
US8168453B2 (en) Light emitting diode package and fabrication method thereof
CN100590779C (zh) 表面贴装多通道光耦合器
US7595551B2 (en) Semiconductor package for a large die
EP1089335A1 (en) Semiconductor device
US20060163703A1 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
JP2012134531A (ja) 発光装置
JP2001111119A (ja) 発光装置及びその製造方法
US9281457B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US8431949B2 (en) Semiconductor light emitting device and method for manufacturing the same
CN100379036C (zh) 表面安装型发光二极管
US20170250333A1 (en) Substrate for Optical Device
CN100552992C (zh) 高功率发光元件封装的工艺
CN110429080B (zh) 一种Mini LED的封装方法和Mini LED
US6861675B2 (en) Optically coupled semiconductor device and method for manufacturing the same
KR20010035456A (ko) 반도체 발광 소자 패키지 및 그 제작 방법
JP2001077424A (ja) 光半導体装置およびその製造方法
CN210429881U (zh) 一种led支架封装结构
CN217086563U (zh) Led灯珠、led显示模组及led显示屏
CN1489224A (zh) 高亮度超薄光半导体器件
KR100754884B1 (ko) 발광소자 및 이의 제조 방법
KR20010035153A (ko) GaN 발광 소자 및 그 패키지
CN110335863B (zh) 一种led支架封装结构及封装工艺
CN210092124U (zh) 一种陶瓷封装支架、灯珠单元和Mini LED
US20240194660A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application