KR20010034214A - Semiconductor device, method for manufacturing the same, and mounting structure of the same - Google Patents

Semiconductor device, method for manufacturing the same, and mounting structure of the same Download PDF

Info

Publication number
KR20010034214A
KR20010034214A KR1020007007869A KR20007007869A KR20010034214A KR 20010034214 A KR20010034214 A KR 20010034214A KR 1020007007869 A KR1020007007869 A KR 1020007007869A KR 20007007869 A KR20007007869 A KR 20007007869A KR 20010034214 A KR20010034214 A KR 20010034214A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
wiring board
semiconductor device
reinforcing member
Prior art date
Application number
KR1020007007869A
Other languages
Korean (ko)
Inventor
노리유키 타카하시
세이이치 이치하라
츄이치 미야자키
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
스즈키 진이치로
가부시키가이샤 히타치초에루. 에스. 아이. 시스테무즈
호리무키 히토시
히타치 요네자와 덴시 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼, 스즈키 진이치로, 가부시키가이샤 히타치초에루. 에스. 아이. 시스테무즈, 호리무키 히토시, 히타치 요네자와 덴시 가부시키가이샤 filed Critical 가나이 쓰토무
Publication of KR20010034214A publication Critical patent/KR20010034214A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩과, 이 반도체 칩을 둘러싸도록 설치된 배선기판과, 이 배선기판에서 돌출하여 상기 반도체 칩에 접속된 리드와, 상기 배선기판의 일주면에 설치되어 상기 반도체 칩을 둘러싼 보강부재와, 상기 배선기판의 상기 보강부재가 설치되는 일주면과 반대의 다른 주면에 상기 배선기판의 가장자리를 따라 설치된 복수의 범프와, 상기 반도체 칩과 리드를 덮는 수지로 이루어지는 반도체장치로서, 상기 반도체 칩에 접속된 리드는 상기 배선기판의 보강부재가 설치된 측 또는 복수의 범프가 설치된 측에 구부림 가공되고, 상기 반도체 칩의 상기 리드와 접속된 면과는 반대의 면이 상기 리드가 구부림 가공된 측과는 반대측에 위치하도록 상기 리드와 상기 반도체 칩이 접속되어 있다.A semiconductor chip, a wiring board provided to surround the semiconductor chip, a lead protruding from the wiring board and connected to the semiconductor chip, a reinforcing member provided on one peripheral surface of the wiring board and surrounding the semiconductor chip, and the wiring A semiconductor device comprising a plurality of bumps provided along an edge of the wiring board on another main surface opposite the one main surface on which the reinforcing member of the substrate is provided, and a resin covering the semiconductor chip and the lead, the lead connected to the semiconductor chip. Is bent on the side on which the reinforcing member of the wiring board is installed or on the side on which the plurality of bumps are installed, and the surface opposite to the surface connected to the lead of the semiconductor chip is located on the side opposite to the side on which the lead is bent. The lead and the semiconductor chip are connected to each other.

Description

반도체장치와 그 제조방법 및 반도체장치의 실장구조{SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING THE SAME, AND MOUNTING STRUCTURE OF THE SAME}Semiconductor device, manufacturing method thereof, and mounting structure of semiconductor device {SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING THE SAME, AND MOUNTING STRUCTURE OF THE SAME}

최근의 로직 디바이스(logic device)에는 동작 주파수의 고주파수화, 신호의 다비트화에 의해 고속화 및 다기능화가 요구되고 있다. 그러나, 고속화 및 다기능화에 의해 단자수가 증가하면 기존의 패키지, 예컨대, 리드 프레임을 사용하는 패키지에서는 리드 프레임 가공의 한계에 의해 제약을 받아서 패키지의 사이즈가 커지게 된다. 그렇게 하면, 패키지를 실장기판에 실장할 때, 실장기판에 대하여 패키지가 차지하는 면적의 비율이 증가한다. 그러나, 근래에 통신기기, 노트북 컴퓨터, 카메라 일체형 VTR, 디지탈 카메라 등 많은 멀티미디어기기는 다기능이면서 소형, 경량화를 추구한 기기가 압도적으로 많다.In recent logic devices, high speed and multifunction are required by high frequency of operation frequency and multi-bit of signal. However, as the number of terminals increases due to high speed and multifunctionality, in a conventional package, for example, a package using a lead frame, the size of the package is increased due to the limitation of the lead frame processing. This increases the ratio of the area of the package to the mounting substrate when the package is mounted on the mounting substrate. However, in recent years, many multimedia devices such as communication devices, notebook computers, camera-integrated VTRs, and digital cameras have overwhelmingly many devices that are multifunctional, small, and lightweight.

이러한 시대적 필요에 의해, LSI 실장기술의 향상, 즉, 다(多)핀화에 대응하여, 더욱 소형화된 패키지의 개발이 중요한 기술 과제로 되고 있다. 상기 과제에서 특히 평면치수의 소형화에 대처할 수 있는 기술로서, 패키지 이면(裏面)에서 외부 접속용 단자인 볼 형상의 땜납이 격자 형상으로 정렬되어 있는 BGA형 패키지 기술이 제안되어 오고 있고, 그 제1 기술로서 일본 특개평 8-88245호 공보에 개시된 기술이 있다. 이 기술은 도 36에 도시한 바와 같이 스루홀(through hole)(45)이 형성된 베이스 필름(base film)(46)과, 그 위에 형성되어 있는 투공(透孔)(44)이 형성된 동박배선(銅箔配線)(48)과, 이 동박배선(48)에 이어져 있는 인너 리드(47)와, 인너 리드에 본딩된 반도체 칩과, 반도체 칩을 밀봉하는 밀봉 수지와, 상기 투공(44)의 부분에 형성된 땜납 볼을 구비하는 것을 특징으로 하는 TAB방식의 BGA이다. 또, 제2 기술로서는 일본 특개평 8-88243호 공보에 개시된 기술이 있다. 이 기술은 도 37에 도시된 바와 같이 바이아홀(via hole)이 형성된 절연 필름(52)의 편면에 상기 바이아홀을 덮는 배선 패턴(53)이 형성되고, 그 배선 패턴(53)의 인너 리드에 반도체 칩이 접속된 TAB 테이프에서, 상기 배선 패턴측과 반대측으로부터 상기 홀(50)내에 상기 배선 패턴(53)과 접속되는 금속 볼(51)을 설치하는 것을 특징으로 하는 BGA형 반도체장치이다. 또한, 제3 기술로서는 일본 특개평 8-111433호 공보에 개시된 기술이 있다. 이 기술은 도 38에 도시된 바와 같이 반도체 칩을 내측에서 지지하는 베이스 필름 부재에 관통구멍을 설치하고, 이 관통구멍의 위치에 베이스 필름상의 리드와 전기적으로 접속된 외부 접속용 전극 부재(54)를 베이스 필름의 표면 및 이면으로부터 상하로 돌출되도록 설치한다. 이 상부의 외부 접속용 전극 부재(54)상에 금속판(55)을 설치하여, 하부의 외부 접속용 전극 부재를 실장기판과의 접속용으로 하는 것을 특징으로 하는 반도체장치이다.In response to the needs of the times, the development of smaller packages in response to the improvement of LSI mounting technology, that is, multiple pinning, has become an important technical problem. In the above problem, a BGA type package technology in which ball-shaped solders, which are terminals for external connection, is arranged in a lattice shape on the back surface of a package, has been proposed as a technique capable of dealing with the miniaturization of planar dimensions. As a technique, there is a technique disclosed in Japanese Patent Laid-Open No. 8-88245. As shown in FIG. 36, this technique uses a base film 46 having a through hole 45 formed therein and a copper foil wiring having a through hole 44 formed thereon. 48, an inner lead 47 connected to the copper foil wiring 48, a semiconductor chip bonded to the inner lead, a sealing resin for sealing the semiconductor chip, and a portion of the through hole 44 It is a TAB type BGA characterized by including the solder ball formed in the. Moreover, as a 2nd technique, the technique disclosed by Unexamined-Japanese-Patent No. 8-88243 is mentioned. In this technique, as shown in FIG. 37, a wiring pattern 53 covering the via hole is formed on one side of an insulating film 52 having via holes, and the inner lead of the wiring pattern 53 is formed on the inner lead. A BGA type semiconductor device comprising a metal ball 51 connected to the wiring pattern 53 in the hole 50 from a side opposite to the wiring pattern side in a TAB tape to which a semiconductor chip is connected. Further, there is a technique disclosed in Japanese Patent Laid-Open No. 8-111433 as the third technique. In this technique, as shown in Fig. 38, a through hole is provided in a base film member for supporting a semiconductor chip from the inside, and the external connection electrode member 54 electrically connected to a lead on the base film at the position of the through hole. Is installed so as to project up and down from the front and rear surfaces of the base film. The semiconductor device is characterized in that a metal plate 55 is provided on the upper external electrode member 54 to connect the lower external electrode member to the mounting substrate.

이들 제1 기술 내지 제3 기술에 따르면, 패키지의 평면치수는 소형화되지만 패키지 두께치수의 박형화는 달성되지 않는다.According to these first to third techniques, the planar dimension of the package is downsized, but the thickness of the package thickness dimension is not achieved.

즉, 반도체 칩의 단자수가 증가하면 패키지의 평면치수가 커지게 된다. 따라서, 단자수가 증가해도 패키지의 평면치수가 커지지 않도록 하기 위해서는 패키지의 이면에 격자 형상으로 외부 단자를 설치하는 것이 유효한 수단이다. 그러나, 패키지의 이면에 다수의 외부 단자를 설치하는 것만으로는, 패키지의 평면치수는 소형화되지만 박형화는 향상되지 않는다. 즉, 상기 제1 기술 내지 제3 기술에 나타난 BGA형 패키지에서는 패키지의 박형화의 향상에 있어서는 불충분하다는 것이 본 발명자에의해 지적되었다.In other words, as the number of terminals of the semiconductor chip increases, the planar dimension of the package increases. Therefore, in order to prevent the planar dimension of the package from increasing even if the number of terminals increases, it is an effective means to provide external terminals in a lattice shape on the back surface of the package. However, only by providing a plurality of external terminals on the back side of the package, the planar dimension of the package can be reduced in size, but the thickness is not improved. In other words, it has been pointed out by the present inventors that the BGA type packages shown in the first to third techniques are insufficient in improving the thickness of the package.

본 발명의 목적은, 박형이면서 다핀화에 대응하는 패키지구조를 가진 반도체장치 및 그 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device having a thin structure and corresponding package structure for multipinning, and a manufacturing method thereof.

본 발명의 다른 목적은, 박형이면서 방열 특성이 좋고 다핀화에 대응하는 패키지구조를 가진 반도체장치 및 그 제조방법을 제공하는 것에 있다.Another object of the present invention is to provide a semiconductor device having a thin, good heat dissipation characteristic and having a package structure corresponding to polyfinization, and a manufacturing method thereof.

본 발명의 또 다른 목적은, 소형화, 경량화할 수 있는 반도체장치의 실장구조를 제공하는 데 있다.Another object of the present invention is to provide a mounting structure of a semiconductor device which can be miniaturized and reduced in weight.

또한, 본 발명의 상기 및 그 외의 목적과 신규한 특징은 본 명세서의 기술 및 첨부 도면으로부터 명확해 질 것이다.In addition, the above and other objects and novel features of the present invention will become apparent from the description of the specification and the accompanying drawings.

본 발명은 반도체장치와 그 제조방법 및 반도체장치의 실장구조에 관한 것으로, 테이프 기술을 이용한 BGA(Ball Grid Array)형 반도체장치와 그 제조방법 및 반도체장치의 실장구조에 적용하여 유효한 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method for manufacturing the same, and a mounting structure of the semiconductor device. The present invention relates to a ball grid array (BGA) type semiconductor device using a tape technology, a method for manufacturing the same, and a technology for mounting the semiconductor device. .

도 1은 본 발명의 실시 형태 1에 있어서 반도체장치의 평면도(표면측),1 is a plan view (surface side) of a semiconductor device according to Embodiment 1 of the present invention;

도 2는 도1의 반도체장치의 A-A' 절단선에 의한 단면도,2 is a cross-sectional view taken along line AA ′ of the semiconductor device of FIG. 1;

도 3은 본 발명의 실시 형태 1의 반도체장치에 사용되는 배선기판을 도시한 평면도,3 is a plan view showing a wiring board used in the semiconductor device according to the first embodiment of the present invention;

도 4는 도 3의 배선기판의 'a'부분의 확대도,4 is an enlarged view of a portion 'a' of the wiring board of FIG. 3;

도 5는 도 4의 배선기판의 B-B' 절단선에 의한 단면도,5 is a cross-sectional view taken along line B-B 'of the wiring board of FIG. 4;

도 6은 도 2의 요부 확대 단면도,6 is an enlarged cross-sectional view of the main part of FIG. 2;

도 7은 도 1의 반도체장치의 제1의 다른 예를 도시한 요부 확대 단면도,7 is an enlarged cross-sectional view of a main portion showing another first example of the semiconductor device of FIG. 1;

도 8은 도 1의 반도체장치의 제2의 다른 예를 도시한 요부 확대 단면도,8 is an enlarged cross-sectional view showing a main part of a second example of the semiconductor device of FIG. 1;

도 9는 본 발명의 실시 형태 1에서의 반도체장치의 평면도(이면측),9 is a plan view (back side) of the semiconductor device according to the first embodiment of the present invention;

도 10은 도 9 의 반도체장치의 'b'부분의 확대도,10 is an enlarged view of a portion 'b' of the semiconductor device of FIG. 9;

도 11은 도 10 의 C-C' 절단선에 의한 단면도,FIG. 11 is a cross-sectional view taken along the line CC ′ in FIG. 10;

도 12는 본 발명의 실시 형태 1에서의 반도체장치의 제조방법의 일례를 도시한 단면 흐름도,12 is a cross-sectional flowchart showing an example of a method of manufacturing a semiconductor device in Embodiment 1 of the present invention;

도 13은 본 발명의 실시 형태 1에서의 반도체장치의 제조방법에 사용된 테이프의 일례를 도시한 평면도,13 is a plan view showing an example of a tape used in the method of manufacturing a semiconductor device of Embodiment 1 of the present invention;

도 14는 도 13의 테이프의 평면도이고, (a)는 요부 확대 평면도, (b)는 (a)의 D-D' 절단선에 의한 단면도,FIG. 14 is a plan view of the tape of FIG. 13, (a) is a planar enlarged plan view, (b) is a sectional view taken along the line D-D 'of (a),

도 15는 본 발명의 실시 형태 1에서의 반도체장치의 제조방법에 사용된 테이프의 제1의 다른 예를 도시한 부분 확대도,FIG. 15 is a partially enlarged view showing a first another example of the tape used in the method of manufacturing a semiconductor device in Embodiment 1 of the present invention; FIG.

도 16은 본 발명의 실시 형태 1에서의 반도체장치의 제조방법에 사용된 테이프의 제2의 다른 예를 도시한 부분 확대도,16 is a partially enlarged view showing a second example of the tape used in the method of manufacturing a semiconductor device according to the first embodiment of the present invention;

도 17(a), (b)는 오프셋(offset) 가공의 일례를 도시한 부분 단면도,17 (a) and 17 (b) are partial sectional views showing an example of offset processing;

도 18(a), (b)는 리드 본딩(lead bonding) 방법의 일례를 도시한 부분 단면도,18 (a) and 18 (b) are partial sectional views showing an example of a lead bonding method;

도 19는 포팅(potting) 방법의 일례를 도시한 개념도,19 is a conceptual diagram illustrating an example of a potting method;

도 20은 밀봉 가공(sealing process)이 종료된 상태의 테이프를 도시한 평면도,20 is a plan view showing the tape in a state where the sealing process is finished;

도 21(a), (b)는 실시 형태 1의 반도체장치를 메모리 카드용dml 프린트 실장기판에 실장한 일례를 도시한 평면도이고, (a)는 일면측의 평면도 (b)는 그것과 반대되는 다른 일면측의 평면도,21 (a) and 21 (b) are plan views showing an example in which the semiconductor device of Embodiment 1 is mounted on a dml print mounting substrate for a memory card, and (a) is a plan view on one side thereof, and (b) is the opposite thereof. Plan view of the other side,

도 22는 도 21의 메모리 카드용의 프린트 기판을 케이스에 수용한 메모리 카드를 도시한 부분 투과 평면도,Fig. 22 is a partially transmissive plan view showing a memory card accommodating a printed board for the memory card of Fig. 21 in a case;

도 23은 도 22의 메모리 카드의 E-E' 절단선에 의한 단면도,FIG. 23 is a cross-sectional view taken along line E-E 'of the memory card of FIG. 22;

도 24는 도 22 의 메모리 카드의 F-F' 절단선에 의한 단면도,24 is a cross-sectional view taken along line F-F 'of the memory card of FIG. 22;

도 25는 실시 형태 1의 반도체장치를 멀티미디어기기용의 프린트 기판에 실장한 일례를 도시한 평면도,25 is a plan view showing an example in which the semiconductor device of Embodiment 1 is mounted on a printed circuit board for multimedia equipment;

도 26은 본 발명의 실시 형태 2의 반도체장치를 도시한 평면도,26 is a plan view showing a semiconductor device of Embodiment 2 of the present invention;

도 27은 도 26의 반도체장치의 G-G' 절단선에 의한 단면도,27 is a cross-sectional view taken along the line G-G 'of the semiconductor device of FIG.

도 28은 도 27의 요부 확대 단면도,28 is an enlarged cross-sectional view of the main portion of FIG. 27;

도 29는 실시 형태 2의 반도체장치를 다른 반도체장치와 함께 프린트 기판에 실장한 일례를 도시한 단면도,29 is a sectional view showing an example in which the semiconductor device of Embodiment 2 is mounted on a printed board together with another semiconductor device;

도 30은 실시 형태 2에서의 반도체장치의 제조방법의 일례를 도시한 단면 흐름도,30 is a cross-sectional flowchart showing an example of a method of manufacturing a semiconductor device in Embodiment 2;

도 31은 본 발명의 실시 형태 3에서의 반도체장치를 도시한 평면도,31 is a plan view showing a semiconductor device according to Embodiment 3 of the present invention;

도 32는 도 31의 반도체장치의 H-H' 절단선에 의한 단면도,32 is a cross-sectional view taken along the line H-H 'of the semiconductor device of FIG. 31;

도 33은 도 32의 요부 확대 단면도,33 is an enlarged cross-sectional view of the main portion of FIG. 32;

도 34는 실시 형태 3의 반도체장치의 방열판에 방열핀(radiation fin)을 탑재한 일례를 도시한 단면도,34 is a cross-sectional view showing an example in which a radiation fin is mounted on a heat sink of a semiconductor device of Embodiment 3;

도 35는 실시 형태 3의 반도체장치의 제조방법의 일례를 도시한 단면 흐름도,35 is a sectional flowchart showing an example of the method of manufacturing the semiconductor device of Embodiment 3;

도 36은 제1 종래기술을 도시한 단면도,36 is a sectional view showing a first prior art;

도 37은 제2 종래기술을 도시한 단면도,37 is a sectional view of a second prior art;

도 38은 제3 종래기술의 조립 공정을 도시한 흐름도이다.38 is a flow chart showing an assembly process of the third prior art.

본 출원에 의해 개시된 발명에서 대표적인 것의 개요를 간단히 설명하면 아래와 같다.Brief description of the representative ones in the invention disclosed by the present application is as follows.

반도체 칩과, 이 반도체 칩을 둘러싸도록 설치된 배선기판과, 이 배선기판에서 돌출하여 상기 반도체 칩에 접속된 리드와, 상기 배선기판의 일주면(一主面)에 설치되어 상기 반도체 칩을 둘러싸는 보강부재와, 상기 배선기판의 상기 보강부재가 설치된 일주면과 반대의 다른 주면에 상기 배선기판의 가장자리를 따라 설치된 복수의 범프(bump)와, 상기 반도체 칩과 리드를 덮는 수지로 이루어진 반도체장치에 있어서, 상기 반도체 칩에 접속된 리드는 상기 배선기판의 보강부재가 설치된 측 또는 복수의 범프가 설치된 측에 구부림 가공(bend processed)되고, 상기 반도체 칩의 상기 리드와 접속된 면과는 반대 면이 상기 리드가 구부림 가공된 측의 반대 측에 위치하도록 상기 리드와 상기 반도체 칩이 접속되어 있는 것을 특징으로 하는 반도체장치.A semiconductor chip, a wiring board provided to surround the semiconductor chip, a lead protruding from the wiring board and connected to the semiconductor chip, and a peripheral surface of the wiring board to surround the semiconductor chip. A semiconductor device comprising a reinforcing member, a plurality of bumps provided along an edge of the wiring board on another main surface opposite to the one main surface on which the reinforcing member of the wiring board is provided, and a resin covering the semiconductor chip and the lead. The lead connected to the semiconductor chip is bent processed on the side on which the reinforcing member of the wiring board is provided or on the side on which the plurality of bumps are provided, and the surface opposite to the surface connected to the lead of the semiconductor chip is The semiconductor device is characterized in that the lead and the semiconductor chip are connected such that the lead is located on the side opposite to the bent side.

반도체 칩과, 이 반도체 칩을 둘러싸도록 설치된 배선기판과, 이 배선기판에서 돌출하여 상기 반도체 칩에 접속된 리드와, 상기 배선기판의 일주면에 설치되어 상기 반도체 칩을 둘러싸는 보강부재와, 상기 배선기판의 상기 보강부재가 설치된 일주면과 반대의 다른 주면에 상기 배선기판의 가장자리를 따라 설치된 복수의 범프와, 상기 반도체 칩과 리드를 덮는 수지로 이루어진 반도체장치에 있어서, 상기 배선기판과 보강부재와 복수의 범프를 합한 총두께 안에 상기 반도체 칩과 그것에 접속된 리드가 포함되도록 구성된 것을 특징으로 하는 반도체장치.A semiconductor chip, a wiring board arranged to surround the semiconductor chip, a lead protruding from the wiring board and connected to the semiconductor chip, a reinforcing member provided on one circumferential surface of the wiring board and surrounding the semiconductor chip; A semiconductor device comprising a plurality of bumps provided along an edge of the wiring board on another main surface opposite the one main surface on which the reinforcing member of the wiring board is provided, and a resin covering the semiconductor chip and the lead, wherein the wiring board and the reinforcing member are formed. And the semiconductor chip and a lead connected thereto in a total thickness of the sum of the plurality of bumps.

반도체 칩과, 이 반도체 칩을 둘러싸도록 설치된 배선기판과, 상기 배선기판의 일주면에 설치되어 상기 반도체 칩을 둘러싸는 보강부재와, 상기 배선기판의 상기 보강부재가 설치된 일주면과 반대의 다른 주면에 상기 배선기판의 가장자리를 따라 설치된 복수의 범프와, 상기 배선기판에서 돌출하여 상기 반도체 칩에 접속된 리드와, 상기 반도체 칩과 리드를 덮는 수지로 이루어진 반도체장치에 있어서, 상기 리드는 상기 복수의 범프가 설치된 측에 구부림 가공되고, 상기 반도체 칩의 상기 리드와 접속된 면과는 반대의 다른 면이 상기 보강부재가 설치된 측에 위치하고, 상기 반도체 칩의 다른 면과 상기 보강부재의 표면에 방열판이 접속되어 있는 것을 특징으로 하는 반도체장치.A semiconductor chip, a wiring board provided to surround the semiconductor chip, a reinforcing member provided on one peripheral surface of the wiring board and surrounding the semiconductor chip, and another main surface opposite to the one peripheral surface on which the reinforcing member of the wiring board is provided. A semiconductor device comprising: a plurality of bumps disposed along edges of the wiring board, a lead protruding from the wiring board and connected to the semiconductor chip, and a resin covering the semiconductor chip and the lead. The other side of the semiconductor chip is bent on the side where the bump is installed, and the other side of the semiconductor chip opposite to the surface connected to the lead is located on the side where the reinforcing member is installed, and the heat sink is provided on the other side of the semiconductor chip and the surface of the reinforcing member. A semiconductor device, which is connected.

수지 기판과 이 기판에 설치된 디바이스홀(device hole)과 이 디바이스홀에 돌출하고 또 구부림 가공된 동박의 리드를 가진 띠 형상의 테이프와, 상기 디바이스홀을 둘러싸도록 상기 테이프의 일주면에 접속된 보강부재를 준비하는 공정과, 상기 테이프의 디바이스홀 내에 돌출하는 구부림 가공된 상기 리드를 반도체 칩의 일주면에 접속하는 공정과, 상기 반도체 칩 및 리드를 수지로 밀봉하는 공정과, 상기 테이프의 상기 보강부재가 접속된 일주면과 반대측 다른 일주면에 복수의 범프를 접속하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.A strip-shaped tape having a resin substrate, a device hole provided in the substrate, and a lead of copper foil protruding from the device hole and bent, and a reinforcement connected to the peripheral surface of the tape to surround the device hole. A step of preparing a member, a step of connecting the bent projecting lead projecting into the device hole of the tape to a peripheral surface of the semiconductor chip, a step of sealing the semiconductor chip and the lead with a resin, and the reinforcement of the tape A method of manufacturing a semiconductor device, comprising the step of connecting a plurality of bumps to another peripheral surface opposite to the peripheral surface to which the member is connected.

일주면 및 이 일주면에 대향하는 다른 주면을 가진 프린트 기판과, 이 프린트 기판의 일주면 및 다른 주면에 복수의 반도체장치를 실장하는 실장구조에 있어서, 상기 일주면에는, 반도체 칩과, 이 반도체 칩을 둘러싸도록 설치된 배선기판과, 상기 배선기판에서 돌출하여 상기 반도체 칩에 접속된 리드와, 상기 배선기판의 일주면에 설치되어 상기 반도체 칩을 둘러싸는 보강부재와, 상기 배선기판의 상기 보강부재가 설치된 일주면과 반대의 다른 주면에 상기 배선기판의 가장자리를 따라 설치된 복수의 범프와, 상기 반도체 칩과 리드를 덮는 수지로 이루어지는 반도체장치로서, 상기 배선기판과 보강부재와 복수의 범프를 합한 총두께 가운데 상기 반도체 칩과 수지가 포함되도록 구성된 반도체장치가 실장되어 있는 것을 특징으로 하는 실장구조.A printed circuit board having a circumferential surface and another circumferential surface opposite to the circumferential surface, and a mounting structure in which a plurality of semiconductor devices are mounted on the circumferential surface and the other main surface of the printed board, wherein the circumferential surface includes a semiconductor chip and the semiconductor. A wiring board arranged to enclose a chip, a lead protruding from the wiring board and connected to the semiconductor chip, a reinforcing member provided on one circumferential surface of the wiring board to surround the semiconductor chip, and the reinforcing member of the wiring board A semiconductor device comprising a plurality of bumps arranged along an edge of the wiring board on another main surface opposite to the one main surface on which is provided the resin, and a resin covering the semiconductor chip and the lead, wherein the total of the wiring board, the reinforcing member and the plurality of bumps is combined. And a semiconductor device configured to contain the semiconductor chip and the resin in the thickness thereof.

상기 반도체장치 및 그 제조방법에 의하면, 반도체장치를 측면 방향에서 본 경우의 반도체 칩의 위치를 가능한 한 반도체장치의 중앙부 측에 배치할 수 있어, 박형이면서도 다핀화에 대응하는 반도체장치를 얻을 수 있다.According to the semiconductor device and the manufacturing method thereof, the position of the semiconductor chip when the semiconductor device is viewed from the lateral direction can be arranged as close to the center part of the semiconductor device as possible, whereby a semiconductor device capable of being thin and multi-pinning can be obtained. .

또, 박형이면서 방열 특성이 좋고 다핀화에 대응하는 반도체장치도 얻을 수 있다.Further, a semiconductor device that is thin and has excellent heat dissipation characteristics and copes with multiple fining can also be obtained.

게다가, 상기 실장구조에 의하면, 소형화, 경량화, 박형화가 가능한 실장구조를 얻을 수 있다.Moreover, according to the said mounting structure, the mounting structure which can be reduced in size, light weight, and thin can be obtained.

이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described with reference to drawings.

본 발명의 실시 형태를 설명하기 위한 모든 도면에 있어서, 동일한 기능을 가지는 것은 동일한 부호를 붙이며, 그에 관한 반복 설명은 생략한다.In all the drawings for describing an embodiment of the present invention, those having the same function are denoted by the same reference numerals, and repetitive description thereof will be omitted.

본 발명에 관한 반도체장치는, 반도체장치의 외부 단자로서 반도체장치의 일주면(이하, 이면(裏面)이라 칭한다)에 정열된 복수의 볼 형상의 땜납 범프를 구비하고 있으며, 반도체 칩의 패드와 상기 외부 단자와의 접속에 테이프 기술을 이용한 BGA형 반도체장치이다.The semiconductor device according to the present invention includes a plurality of ball-shaped solder bumps arranged on one circumferential surface (hereinafter referred to as a back surface) of the semiconductor device as an external terminal of the semiconductor device. BGA type semiconductor device using tape technology for connection to external terminals.

(실시 형태 1)(Embodiment 1)

먼저, 도 1~도 11을 참조하여 본 발명에 의한 실시 형태 1의 반도체장치의 구조를 설명한다.First, with reference to FIGS. 1-11, the structure of the semiconductor device of Embodiment 1 by this invention is demonstrated.

본 실시 형태 1의 반도체장치(1)는 도 1, 도 2, 도 9에 도시한 바와 같이 실장기판(도시하지 않음)에의 접속용 외부 단자로서 복수의 정열된 볼 형상의 땜납 범프(9)를 구비하고 있다. 이 볼 형상의 땜납 범프(9)는 폴리이미드(polyimide)계 수지로 이루어지는 기재(基材)(10)과 그 위에 형성된 동박배선인 리드(7)를 가지는 프레임 형상의 배선기판(4)에 형성되어 있다. 상기 기재(10)의 재료로서는 폴리이미드계 수지나, 글래스 에폭시(glass epoxy), BT(Bismaleimide-Triazine) 수지 또는 PET(Polyethylene terphthalate) 등이 사용된다.1, 2, and 9, the semiconductor device 1 of the first embodiment uses a plurality of aligned ball-shaped solder bumps 9 as external terminals for connection to a mounting substrate (not shown). Equipped. This ball-shaped solder bump 9 is formed on a frame-shaped wiring board 4 having a substrate 10 made of polyimide resin and a lead 7 which is copper foil wiring formed thereon. It is. As the material of the substrate 10, a polyimide resin, glass epoxy, BT (Bismaleimide-Triazine) resin, polyethylene terphthalate (PET), or the like is used.

그리고, 이 배선기판(4)의 상기 기재(10)의 리드(7)가 형성된 면과는 반대측의 다른 면에는, 반도체장치(1)의 기계적 강도를 향상시키기 위해 평면내에서 반도체 칩을 수용할 수 있는 홀을 가진 두께 200㎛정도의 프레임 형상의 보강부재(이하, 보강재(stiffener)(3)라 칭한다)가 배선기판(4)의 가장자리부를 따라 에폭시 수지로 이루어지는 두께 50㎛정도의 접착제(11)에 의해 접속되어 있다. 이 접착제(11)로 에폭시 수지외에 폴리이미드계 수지를 사용하는 것도 좋다.On the other side of the wiring board 4 opposite to the surface on which the lid 7 of the base material 10 is formed, the semiconductor chip can be accommodated in a plane to improve the mechanical strength of the semiconductor device 1. Frame-shaped reinforcing member (hereinafter, referred to as stiffener 3) having a thickness of about 200 μm with a hole capable of forming an adhesive resin having a thickness of about 50 μm made of epoxy resin along the edge of the wiring board 4. ) Is connected. As this adhesive 11, polyimide resin may be used besides an epoxy resin.

보강재(3)의 재료는 반도체장치(1)가 실장된 실장기판에 가까운 열팽창계수를 가진 것이 바람직하며, 예를 들면, Cu나 Cu를 주성분으로 하는 Cu합금 또는, Al나 Al합금, 또는 철계 합금이나 세라믹 등이 좋다. 그 형상은 한정된 것이 아니며, 도1 에 도시된 바와 같이 반도체 칩(2)의 주위를 둘러싸는 것이 가능한 것이면 좋다.The material of the reinforcing material 3 preferably has a coefficient of thermal expansion close to that of the mounting substrate on which the semiconductor device 1 is mounted. For example, a Cu alloy mainly containing Cu or Cu, or an Al or Al alloy or an iron alloy. Or ceramic is good. The shape is not limited, and as long as it can surround the semiconductor chip 2 as shown in FIG.

반도체 칩(2)은, 예컨대 두께 400~550㎛정도의 실리콘 등의 반도체 기판의 일주면에 마이크로컴퓨터, ASIC 등 소정의 집적 회로 및 이들 회로의 외부 접속용 단자로 되는 Al 등의 재료로 된 패드(도시하지 않음)가 설치되고, 또한 상기 집적 회로 형성면의 최상층에는 상기 집적 회로를 보호하기 위한 패시베이션(passivation)막이 형성되어 있다. 상기 패시베이션막은 예컨대 두께 2~10㎛정도의 폴리이미드 수지로 이루어진다.The semiconductor chip 2 is, for example, a pad made of a material such as Al, which is a predetermined integrated circuit such as a microcomputer or an ASIC, and a terminal for external connection of these circuits, on one surface of a semiconductor substrate such as silicon having a thickness of about 400 to 550 μm. (Not shown) is provided, and a passivation film for protecting the integrated circuit is formed on the uppermost layer of the integrated circuit forming surface. The passivation film is made of, for example, a polyimide resin having a thickness of about 2 to 10 µm.

상기 패시베이션막에는 개구부가 형성되고, 이 개구부에 상기 패드와 접속된 Au 범프(8)가 형성되어 있다. Au 범프(8)의 직경은 14~35㎛정도이다. 이 Au 범프(8)는 도금 범프 또는 와이어 범프에 의해 형성된다. 또한, 이 Au 범프(8)는 배선기판(4)의 리드(7)측에 형성되어도 좋다.An opening is formed in the passivation film, and an Au bump 8 connected to the pad is formed in this opening. The diameter of the Au bump 8 is about 14-35 micrometers. The Au bumps 8 are formed by plating bumps or wire bumps. The Au bumps 8 may be formed on the lead 7 side of the wiring board 4.

이와 같은 반도체 칩(2)은, 도 2에 도시한 바와 같이 집적 회로 및 Au 범프(8)가 형성된 주면을 반도체장치(1)의 이면측, 즉 땜납 범프(9)가 형성된 측을 향한 상태로 배치되고, 배선기판(4)에서 돌출하여 반도체장치(1)의 이면측, 즉 땜납 범프(9)가 형성된 측에 미리 구부림 가공(오프셋 가공)되어 있는 리드(7)와 접속되어 있다. 그리고, 상기 반도체 칩(2)의 집적 회로가 형성된 주면, 측면 및 리드(7)는 반도체장치(1)의 보호, 내습성의 향상, 리드(7)와 반도체 칩(2)과의 접합부의 신뢰성의 향상을 목적으로 밀봉용의 수지(5)에 의해 밀봉되어 있다. 이 수지(5)는 실리콘 수지, 에폭시 수지 등이 사용된다.As shown in FIG. 2, the semiconductor chip 2 has the main surface on which the integrated circuit and the Au bumps 8 are formed on the rear surface side of the semiconductor device 1, that is, the side where the solder bumps 9 are formed. It is arrange | positioned, and it protrudes from the wiring board 4, and is connected with the lead 7 previously bent (offset-processing) in the back surface side of the semiconductor device 1, ie, the side in which the solder bump 9 was formed. In addition, the main surface, the side surface, and the lid 7 on which the integrated circuit of the semiconductor chip 2 is formed protect the semiconductor device 1, improve moisture resistance, and reliability of the junction portion between the lead 7 and the semiconductor chip 2. It is sealed by the resin 5 for sealing for the purpose of the improvement. Silicone resin, epoxy resin, etc. are used for this resin (5).

이와 같은 반도체장치(1)는 도 2에 도시한 바와 같이, 땜납 범프(9), 배선기판(4), 보강재(3)의 합계 두께(t1)가 반도체 칩(2)과 밀봉용 수지(5)의 합계 두께(t2)보다도 두껍게 되도록(t1＞t2) 구성되어 있다. 바꿔 말하면, 땜납 범프(9), 배선기판(4), 보강재(3)의 합계 두께(t1) 중에 반도체 칩(2)과 밀봉용 수지(5)의 합계 두께(t2)가 포함되는 두께관계가 된다.As shown in FIG. 2, the total thickness t1 of the solder bumps 9, the wiring board 4, and the reinforcing material 3 is equal to that of the semiconductor device 1 and the sealing resin 5. It is comprised so that it may become thicker than the total thickness t2 of (t1> t2). In other words, in the total thickness t1 of the solder bump 9, the wiring board 4, and the reinforcing material 3, the thickness relationship including the total thickness t2 of the semiconductor chip 2 and the sealing resin 5 is included. do.

다음으로, 상기한 반도체장치(1)에 관한 상세한 설명은 도 3~도 11을 바탕으로 설명한다.Next, a detailed description of the semiconductor device 1 will be described with reference to FIGS. 3 to 11.

상기 배선기판(4)은, 반도체 칩(2)의 Au 범프(8)와 땜납 범프(9)를 전기적으로 접속하기 위한 부재이고, 도 3의 평면도에 도시한 바와 같이 중앙부에 배선기판(4)을 관통하는 디바이스 홀(14)이 설치되며, 이 디바이스 홀(14) 내에 반도체 칩(2)이 수용가능한 구조로 되어 있는 것이 사용된다. 이 배선기판(4)은 두께 50~125㎛정도, 바람직하게는 75±8㎛의 기재(10)와, 이 기재(10)의 일주면에 두께 12~30㎛정도, 바람직하게는 18±2㎛의 동박으로 형성된 임의의 배선 패턴의 리드(7)와 평면형상이 원형인 범프랜드부(bump lands)(12)가 설치되어 있으며, 이들 리드(7) 및 범프랜드부(12)는 두께 12±4㎛정도의 접착제(도시되지 않음)에 의해 상기 기재(10)에 접착되어 있다. 또, 이들 리드(7) 및 범프랜드부(12)는 솔더레지스트(solder-resist) 등과 같은 감광성 절연막(6)에 의해 피복되어 있다. 이 감광성 절연막(6)은, 예컨대, 두께 5~30㎛정도, 바람직하게는 20㎛의 절연막이고, 멜라민, 아크릴, 폴리스티롤, 폴리이미드, 폴리우레탄, 실리콘 등의 재료로 이루어지고, 납땜 온도에 견디는 내열성이 있고, 땜납에 흡수되지 않는 성질를 가지며, 또 습기나 오염에 의한 배선기판의 열화(劣化)를 방지할 수 있으며, 더욱이 플럭스(flux)나 세정액에 노출되는 것에 견디는 성질을 가지는 것이 좋다.The wiring board 4 is a member for electrically connecting the Au bumps 8 and the solder bumps 9 of the semiconductor chip 2, and as shown in the plan view of FIG. The device hole 14 which penetrates through is provided, and what has the structure which can accommodate the semiconductor chip 2 in this device hole 14 is used. The wiring board 4 has a thickness of about 50 to 125 mu m, preferably 75 ± 8 mu m, and a thickness of about 12 to 30 mu m, preferably 18 ± 2 on one circumferential surface of the base 10. Leads 7 of arbitrary wiring patterns formed of a copper foil of [mu] m and bump lands 12 of circular planar shape are provided, and these leads 7 and bump lands 12 have a thickness of 12; It is adhere | attached on the said base material 10 by the adhesive agent (not shown) of about +/- 4micrometer. In addition, these leads 7 and bump land portions 12 are covered with a photosensitive insulating film 6 such as solder-resist or the like. The photosensitive insulating film 6 is, for example, an insulating film having a thickness of about 5 to 30 µm, preferably 20 µm, and is made of a material such as melamine, acrylic, polystyrene, polyimide, polyurethane, silicon, and the like. It is preferable to have heat resistance, a property of not being absorbed by the solder, to prevent deterioration of the wiring board due to moisture and contamination, and to have a property of resisting exposure to flux or cleaning liquid.

상기 범프랜드부(12)는 배선기판(4)의 바깥 가장자리를 따라 규칙적으로 배치된다. 예를 들면, 본 실시 형태 1에서는 직경이 310㎛의 범프랜드부를 500㎛피치(간격)로, 배선기판(4)의 가장자리를 따라, 가장자리측의 열 및 그 내측 열의 2열에 걸쳐 배치된다. 그러나, 범프랜드부의 직경, 피치 및 배치는 제품에 따라 다르고, 반드시 그것에 한정된 것은 아니며, 예컨대 직경 300~500㎛, 피치 500~800㎛, 배치 패턴은 규칙적으로 2열 배치나 3열 배치, 또는 불규칙적으로 배치하여도 좋다. 또, 도4, 도5 에 도시한 바와 같이, 범프랜드부(12)의 일부는 감광성 절연막(6)에 포토리소그라피(photolithography) 기술에 의해 형성된 개구부(13)을 통해 노출되고, 그 노출된 범프랜드부(12)에 땜납 범프가 접속된다. 이와 같은 포토리소그라피 기술에 의해 개구부를 형성하는 경우에는 미세 가공이 가능하고, 작은 개구부의 형성이 가능게 되어,땜납 범프의 작은 홀화(miniaturization)에 대응하는 것이 가능하다.The bump land portions 12 are regularly arranged along the outer edge of the wiring board 4. For example, in the first embodiment, bump land portions having a diameter of 310 mu m are arranged at 500 mu m pitch (spacing) along the edge of the wiring board 4, over the two rows of the row on the edge side and the inner row thereof. However, the diameter, pitch, and arrangement of the bump land portions vary depending on the product, and are not necessarily limited thereto. For example, a diameter of 300 to 500 탆, a pitch of 500 to 800 탆, and the arrangement pattern is regularly arranged in two or three rows, or irregularly. It may be arranged. 4 and 5, a part of the bump land portion 12 is exposed through the opening 13 formed in the photosensitive insulating film 6 by photolithography technique, and the exposed bumps. Solder bumps are connected to the land portions 12. When the openings are formed by such a photolithography technique, microfabrication is possible, and small openings can be formed, and it is possible to cope with small miniaturization of the solder bumps.

상기 기재(10)상의 감광성 절연막(6)에의 개구부 형성은 펀칭 등과 같은 기계적 가공 방법으로 형성하여도 좋고, 단, 이 경우는 개구부의 직경에 제한이 있으므로 미세 가공에는 부적합하다.The openings formed on the photosensitive insulating film 6 on the substrate 10 may be formed by a mechanical processing method such as punching or the like. However, in this case, since the diameters of the openings are limited, they are not suitable for fine processing.

도 3에 있어서, 편의상 감광성 절연막은 생략한다.3, the photosensitive insulating film is omitted for convenience.

배선기판(4)의 디바이스 홀(14)에는 동박으로 형성된 배선 패턴인 리드(7)의 일부가 돌출되어 있다. 배선기판(4)을 측면 방향에서 본 경우에, 상기 돌출한 각 리드의 위치는 거의 동일 평면 내에 있고, 이 평면을 리드 돌출 평면이라고 칭한다.A part of the lead 7, which is a wiring pattern formed of copper foil, protrudes from the device hole 14 of the wiring board 4. When the wiring board 4 is seen in the lateral direction, the positions of the protruding leads are almost in the same plane, and this plane is called a lead protruding plane.

반도체 칩(2)은 집적 회로 및 Au 범프(8)가 형성된 주면을 반도체장치(1)의 이면측, 즉 땜납 범프(9)가 형성된 측으로 향한 상태(이하, 페이스다운(face down)이라 칭한다)로 디바이스 홀(14) 내에 배치되고, 상기 디바이스 홀(14) 내에 돌출된 리드(7)와 Au 범프(8)가 전기적으로 접속되어 있다.The semiconductor chip 2 is a state in which the main surface on which the integrated circuit and the Au bumps 8 are formed is directed toward the rear surface side of the semiconductor device 1, that is, the side where the solder bumps 9 are formed (hereinafter referred to as face down). The lead 7 and the Au bump 8 which are arrange | positioned in the furnace device hole 14 and protruded in the said device hole 14 are electrically connected.

도 6은 도 2의 요부 확대 단면도이고, 도 6에 도시한 바와 같이, 상기 디바이스 홀(14) 내에 돌출된 각 리드(7)는 반도체장치(1)의 이면측, 즉 땜납 범프(9)가 형성된 측 또는 반도체 칩(2)의 리드(7)와 접속된 측에서 멀어지는 방향으로 구부림 가공한 제1 절곡부(bend portion)(15)와, 제1 절곡부(15)에서 리드 선단측으로 반도체 칩(2)의 소자 형성면과 평행하게 되는 영역을 설치하도록 구부림 가공한 제2 절곡부(16)를 가지고 있다. 이와 같은 구부림 가공된 리드 구조를 오프셋 구조라 칭하고, 그 오프셋 양(제1 절곡부(15)와 제2 절곡부(16)와의 거리, 다시 말하면, 기재(10)상의 리드(7)의 위치와 제1 절곡부(15)에 의해 변위된 리드(7)의 위치와의 거리)을 T라 한다.FIG. 6 is an enlarged cross-sectional view of the main part of FIG. 2, and as shown in FIG. 6, each lead 7 protruding in the device hole 14 has a back surface side of the semiconductor device 1, that is, a solder bump 9. The first bent portion 15 bent in a direction away from the formed side or the side connected to the lead 7 of the semiconductor chip 2 and the semiconductor chip from the first bent portion 15 to the lead tip side. It has the 2nd bending part 16 bent so that the area | region parallel to the element formation surface of (2) may be provided. Such a bent lead structure is called an offset structure, and the offset amount (the distance between the first bent portion 15 and the second bent portion 16, that is, the position and position of the lead 7 on the base material 10 The distance from the position of the lead 7 displaced by the one bent part 15) is referred to as T.

상기 각 리드(7)와 Au 범프(8)와의 접속은 상기 제2 절곡부(16)에서 리드(7)의 선단에 걸친 영역에서 행해진다.The respective leads 7 and the Au bumps 8 are connected in the region extending from the second bent portion 16 to the tips of the leads 7.

실시 형태 1에서는 반도체 칩의 두께 및 땜납 범프의 직경을 고려하여 반도체장치(1)가 가장 박형 구조로 되도록 상기 오프셋 구조 및 오프셋 양(T)을 125㎛로 했다. 그러나, 이 오프셋 양(T) 및 오프셋 구조는 반도체 칩의 두께, 땜납 홀의 직경 등에 의존하는 것이고, 제품에 따라 다르므로 반드시 이것에 한정되는 것은 아니다.In Embodiment 1, in consideration of the thickness of the semiconductor chip and the diameter of the solder bumps, the offset structure and the offset amount T were set to 125 µm so that the semiconductor device 1 became the thinnest structure. However, the offset amount T and the offset structure depend on the thickness of the semiconductor chip, the diameter of the solder hole, and the like, and vary depending on the product, and are not necessarily limited thereto.

예를 들면, 도7 에 도시한 바와 같이, 제2 절곡부(16)에서 리드 선단에 걸쳐 천천히 반도체 칩의 소자 형성면에 근접시키도록, 다시 말하면 Au 범프(8)와의 접속부에서 제2 절곡부(16)를 향하여 반도체 칩의 소자 형성면에서 천천히 멀어지는 경사(K)를 가지도록 구성하는 것도 좋다. 이와 같이 하는 것에 의해, 패시베이션 막이 쉽게 도포되지 않는 반도체 칩의 소자 형성면의 가장자리부와 리드의 접촉(이하, 에지쇼트(edge short)라 칭한다)를 방지할 수 있다. 또, 도8 에 도시한 바와 같이, 배선기판 근방을 리드 돌출방향에서 반도체장치의 이면측으로 구부림 가공한 제1 절곡부(15)와, 제1 절곡부(15)에서 리드 선단측에 반도체 칩의 소자 형성면과 평행하게 되는 제1 영역을 가지도록 구부림 가공한 제2 절곡부(16)와, 제2 절곡부(16)에서 리드 선단측으로, 상기 제1 영역에서 반도체 칩(2)측에 있어서, 반도체 칩의 소자 형성면과 평행하게 되는 제2 영역이 형성되도록 구부림 가공한 제3 절곡부(17) 및 제4 절곡부(18)를 가지도록 구성하는 것도 좋다. 이와 같이 함으로써, 반도체 칩의 소자 형성면의 가장자리부와 리드와의 에지쇼트 및 반도체 칩의 소자 형성면과 리드 선단부와의 접촉을 방지할 수 있다. 단, 상기 도 7 및 도 8의 구조 모두 상기 오프셋 양이 확보되도록, 기재(10)상의 리드(7)의 위치에 닿지 않는 범위에서 제2, 제3, 제4 절곡부가 형성된다.For example, as shown in FIG. 7, the second bent portion at the connecting portion with the Au bumps 8, that is, the second bent portion 16 is slowly approached to the element formation surface of the semiconductor chip over the lead tip. It may also be configured to have an inclination K slowly moving away from the element formation surface of the semiconductor chip toward (16). By doing in this way, contact of the edge of the element formation surface of a semiconductor chip with which a passivation film | membrane is not easily apply | coated with a lead (henceforth an edge short) can be prevented. As shown in Fig. 8, the first bent portion 15 bent in the vicinity of the wiring substrate toward the back surface side of the semiconductor device in the lead protruding direction, and the semiconductor chip is placed on the lead end side of the first bent portion 15. The second bent portion 16 bent to have a first region parallel to the element formation surface, the second bent portion 16 to the lead tip side, and the first region to the semiconductor chip 2 side. The third bent portion 17 and the fourth bent portion 18 may be configured to be bent to form a second region parallel to the element formation surface of the semiconductor chip. By doing in this way, the edge shot of the edge part of a element formation surface of a semiconductor chip and a lead, and the contact of the element formation surface of a semiconductor chip and a lead tip part can be prevented. However, in the structures of FIGS. 7 and 8, the second, third, and fourth bent portions are formed in a range that does not reach the position of the lead 7 on the substrate 10 so that the offset amount is secured.

이와 같은 반도체장치는 실장기판과의 접속용 단자로서 도 9~도 11에 도시한 바와 같이 배선기판(4)의 솔더레지스트에 형성된 개구부를 통해 노출되어 있는 범프랜드부(12)에 땜납 범프(9)가 접속되어 있다. 이 땜납 범프(9)는 Pb-Sn, Pb-Sn 등을 주성분으로 한 합금 등의 재료로 구성된 직경이 300㎛정도인 볼 형상의 범프이고, 범프랜드부(12)와 대응하는 위치에 500㎛ 피치로 배선기판(4)의 가장자리를 따라 가장자리측의 열 및 그 내측열의 2열에 걸쳐 배치된다. 전술한 바와 같이, 솔더레지스트의 개구부를 작게 형성하는 것이 가능하고, 땜납 범프(9)의 작은 홀화가 가능하게 되므로, 반도체장치를 박형화할 수 있다. 그러나, 땜납 범프의 재료, 직경 및 피치, 배치 패턴은 제품에 따라 다르고, 반드시 이것에 한정되는 것은 아니며, 예컨대, 직경은 300~500㎛, 피치는 500~800㎛, 배치 패턴은 규칙적으로 2열 배치나 3열 배치, 또한 불규칙적으로 배치하여도 좋다.Such a semiconductor device is a solder bump 9 to the bump land portion 12 exposed through an opening formed in the solder resist of the wiring board 4 as a terminal for connecting to the mounting substrate as shown in FIGS. 9 to 11. ) Is connected. The solder bump 9 is a ball-shaped bump having a diameter of about 300 µm composed of an alloy such as Pb-Sn, Pb-Sn, etc. as a main component, and 500 µm at a position corresponding to the bump land portion 12. The pitch is arranged along the edge of the wiring board 4 over two rows of the row on the edge side and the inner row thereof. As described above, since the opening of the solder resist can be made small and the hole of the solder bump 9 can be made small, the semiconductor device can be made thin. However, the material, diameter, pitch, and placement pattern of the solder bumps vary depending on the product, and are not necessarily limited thereto. For example, the diameter is 300 to 500 µm, the pitch is 500 to 800 µm, and the arrangement pattern is regularly arranged in two rows. Arrangement, three rows arrangement, or irregular arrangement may be sufficient.

다음으로, 도 12의 단면 흐름도 및 도 13 ~ 도 20을 이용하여 본 실시형태 1의 반도체장치의 제조방법의 일례를 설명한다.Next, an example of the manufacturing method of the semiconductor device of the first embodiment will be described using the cross-sectional flowchart of FIG. 12 and FIGS. 13 to 20.

반도체장치의 제조에 앞서, 도 13에 도시한 바와 같은, 예컨대 폴리이미드계 수지로 이루어진 기재(10)와 그 기재(10)의 일주면에 동박으로 형성된 임의의 배선 패턴의 리드(7)와, 그 배선을 피복한 감광성 절연막(6)과 기재(10)를 관통하는 복수의 디바이스 홀(14)과 디바이스 홀(14)에 돌출한 리드(7)를 갖는 띠 형상의 테이프(19)(이 테이프(19)를 가공하여 각 조각으로 절단한 것을 배선기판(4)이라 한다)와, 평면내에 반도체 칩이 수용가능한 홀을 가지는 보강재(3)와, 일주면에 집적 회로와 패드가 형성된 반도체 칩(2)과, 밀봉용 수지와, 플럭스, 땜납 볼 등의 반도체장치를 구성하는 각 부재를 준비한다.Prior to the manufacture of the semiconductor device, as shown in FIG. 13, for example, a base 10 made of polyimide-based resin and a lead 7 of an arbitrary wiring pattern formed of copper foil on one peripheral surface of the base 10, A strip-shaped tape 19 having a photosensitive insulating film 6 covering the wiring, a plurality of device holes 14 penetrating the substrate 10, and a lead 7 protruding from the device holes 14 (this tape) (19) is cut and cut into pieces, referred to as wiring board (4), reinforcing material (3) having holes in which semiconductor chips can be accommodated in a plane, and semiconductor chips having integrated circuits and pads formed on one surface thereof ( 2), sealing resin, and each member which comprises semiconductor devices, such as a flux and a solder ball, are prepared.

도 14(a)는 도 13의 요부 확대 평면도이고, 도 14(b)는 (a)의 D-D' 절단선에 의한 단면도이다. 이들 도면에서 알 수 있는 바와 같이, 가공 전의 리드는 기재(10)상의 배선과 동일 평면에 그 선단부가 일체적으로 연결되어 형성되어 있다.Fig. 14A is an enlarged plan view of the main portion of Fig. 13, and Fig. 14B is a sectional view taken along the line D-D 'of (a). As can be seen from these figures, the lead before processing is formed by integrally connecting the leading end thereof on the same plane as the wiring on the base material 10.

우선, 도 12(a)에 도시한 바와 같이, 테이프(19)의 기재(10)에서 디바이스 홀(14)로 돌출한 리드(7)를 테이프(19)의 땜납 범프(9)가 형성된 측에 구부림 가공한다. 앞에서 상술한 바와 같이, 가공 전의 리드(7)는 기재(10)상의 배선과 동일 평면에 그 선단부가 일체적으로 연결되어 형성되어 있다. 이것에 의해 리드 선단의 변형을 억제할 수 있다. 도 15에 도시한 바와 같이, 그 일체적으로 형성된 리드의 선단을 테이프 등의 고정부재(21)로 보강하여도 좋다. 또, 도 16에 도시한 바와 같이, 돌출한 리드 선단 부근까지 기재(10)가 연장되고, 그 연장된 기재(10)에 리드의 구부림 가공이 가능하게 되도록 4개의 노치(notch)(22)를 설치한 형상으로 하여도 좋다.First, as shown in FIG. 12A, the lead 7 protruding from the base 10 of the tape 19 into the device hole 14 is placed on the side where the solder bumps 9 of the tape 19 are formed. Bending process. As described above, the lead 7 before the processing is formed by integrally connecting the tip portion thereof on the same plane as the wiring on the base material 10. As a result, deformation of the lead tip can be suppressed. As shown in Fig. 15, the tip of the lead formed integrally may be reinforced with a fixing member 21 such as a tape. In addition, as shown in FIG. 16, four notches 22 are provided to extend the substrate 10 to the vicinity of the protruding lead tip, and to allow bending of the lead to the extended substrate 10. The shape may be provided.

가공 전의 리드는 외형 치수가 다른 반도체 칩을 접속할 수 있도록, 리드의 길이를 길게 형성하고 있다. 이와 같이 하는 것에 의해, 반도체 칩의 외형 치수에 맞추어 리드의 선단 위치를 변경할 필요가 있는 경우에도 충분히 대응할 수 있으므로, 반도체 칩의 외형 치수가 변경될 때마다 다른 테이프를 준비할 필요가 없다.The lead before processing is formed with the lead length long so that the semiconductor chip from which an external dimension may differ can be connected. By doing in this way, even if it is necessary to change the tip position of a lead according to the external dimension of a semiconductor chip, since it can fully respond, it is not necessary to prepare another tape every time the external dimension of a semiconductor chip changes.

이 리드의 가공은 다음과 같이 행한다. 우선, 도 17(a)에 도시한 바와 같이, 리드 성형 지그인 다이(24)와 펀치(23)와의 사이에 평면적인 위치맞춘을 한 상태로 삽입한다. 그 후, 도 17(b)에 도시한 바와 같이, 그 위치맞춘을 한 상태를 유지한채로 다이(24)와 펀치(23)를 리드(7)에 대해 수직으로 내려쳐서 소정의 형상으로 압압(押壓)성형함과 동시에, 리드(7)의 선단부를 절단 펀치(25)에 의해 반도체 칩에 적합한 길이로 절단한다. 또, 이어져 있던 리드의 선단부는 각각으로 분할된다. 이하, 이 가공을 오프셋 가공, 이 공정을 리드 오프셋 공정이라 칭한다. 또한, 반도체장치의 구성부재를 준비하는 공정에서 미리 리드가 오프셋 가공된 테이프를 준비하는 것도 좋다(공정a).This lead is processed as follows. First, as shown in Fig. 17A, a flat alignment is inserted between the die 24 that is the lead molding jig and the punch 23. After that, as shown in Fig. 17B, the die 24 and the punch 23 are vertically lowered with respect to the lid 7 while maintaining the alignment thereof, and pressed in a predetermined shape. Iii) At the same time, the tip portion of the lid 7 is cut into a length suitable for the semiconductor chip by the cutting punch 25. In addition, the leading end portions of the leads are divided into respective ones. Hereinafter, this process is called an offset process and this process is called a lead offset process. In addition, in the step of preparing the constituent members of the semiconductor device, a tape in which the lead is offset in advance may be prepared (step a).

다음으로, 도 12(b)에 도시한 바와 같이, 리드 오프셋 공정에서 가공된 띠형태의 테이프(19)의 기재(10)상의 디바이스 홀 주변을 따라 보강재(3)를 에폭시 수지 등의 접착제(11)를 통해 열압착한다. 이하, 이 공정을 보강재 접착공정이라 칭한다(공정b).Next, as shown in FIG. 12 (b), the reinforcing material 3 is attached to the adhesive 11 such as an epoxy resin along the periphery of the device hole on the base 10 of the strip-shaped tape 19 processed in the lead offset process. Thermo-compression through). Hereinafter, this process is called a reinforcing material bonding process (step b).

다음으로, 도 12(c)에 도시한 바와 같이, 반도체 칩(2)의 일주면에 형성된 패드상에, 예컨대 볼 본딩법으로 Au 범프(8)를 형성한다. 범프의 형성 방법은 도금법으로 하여도 상관없다. 이하, 이 공정을 Au 범프 형성공정이라 칭한다(공정c).Next, as shown in Fig. 12 (c), Au bumps 8 are formed on a pad formed on one main surface of the semiconductor chip 2 by, for example, ball bonding. The bump formation method may be a plating method. This process is hereinafter referred to as Au bump forming process (step c).

다음으로, 도 12(d)에 도시한 바와 같이, 반도체 칩(2)상의 Au 범프(8)와 리드(7)를 전기적으로 접속한다. 이 공정은 도 18(a)에 도시한 바와 같이, 본딩 스테이지(27) 위에 반도체 칩(2)의 Au 범프(8)가 형성된 면이 위로 되도록 탑재한다. 그리고, 테이프(19)의 기재(10)에서 돌출한 리드(7)와 반도체 칩(2)의 Au 범프(8)가 대향하도록 상기 반도체 칩(2)상에 테이프(19)를 위치시키고, 반도체 칩(2)의 Au 범프(8)와 테이프(19)의 리드(7) 선단 근방의 접속부와의 위치가 일치하도록, 반도체 칩(2)과 테이프(19)와의 위치를 맞춘다. 이 때, 각 리드(7)와 Au 범프(8)와의 간격은 가능한 한 접근시켜두는 것이 좋다. 또, 테이프(19)는 보강재(3)가 형성된 면이 반도체 칩(2)측이 되도록 위치를 맞춘다.Next, as shown in FIG. 12 (d), the Au bumps 8 and the leads 7 on the semiconductor chip 2 are electrically connected. In this step, as shown in Fig. 18A, the surface on which the Au bump 8 of the semiconductor chip 2 is formed is mounted on the bonding stage 27 to face upward. Then, the tape 19 is placed on the semiconductor chip 2 so that the lead 7 protruding from the base 10 of the tape 19 and the Au bump 8 of the semiconductor chip 2 face each other. The position of the semiconductor chip 2 and the tape 19 is matched so that the position of the Au bump 8 of the chip 2 and the connection part near the tip of the lead 7 of the tape 19 may be coincident. At this time, it is better to keep the distance between each lead 7 and the Au bumps 8 as close as possible. The tape 19 is positioned so that the surface on which the reinforcing material 3 is formed is on the semiconductor chip 2 side.

그 후, 도 18(b)에 도시한 바와 같이, 상기 위치 관계를 확보한 그대로, 테이프(19)를 테이프 가이드(도시하지 않음)에 의해 움직이지 않도록 고정한 상태에서 본딩 툴(26)을 반도체 칩(2)의 주면측에 수직으로 내리침으로써, 리드(7)와 Au 범프(8)를 압접한다(이하, 일괄 본딩법이라 칭한다). 이 때, 테이프(19)와의 위치 관계가 변하지 않도록 접합하는 것이 중요하게 된다. 예컨대 툴에 의한 압압의 양을 Au 범프의 직경이하로 하는 것이 좋다. 이 일괄 본딩법은 핀수가 많아도 1회로 본딩이 행해지므로, 본딩에 요구되는 시간은 핀수에 의존하지 않고 단시간에 완료된다. 이 본딩에서 중요한 것은 리드(7)와 Au 범프(8)가 균일하게 가열가압되는 것이다. 그러기 위해서는, 리드(7)의 평탄성을 확보하지 않으면 안된다. 본 실시 형태 1에서는 전술한 바와 같이, 각 리드(7)의 선단을 일체적으로 형성하여 두고 리드 오프셋 공정과 함께 리드마다 분할하는 것으로 각 리드의 편차를 억제하여 평탄성을 유지하는 것이 가능하게 된다. 이하, 이 공정을 리드 본딩공정이라 칭한다(공정d).Thereafter, as shown in Fig. 18B, the bonding tool 26 is a semiconductor chip in a state where the tape 19 is fixed so as not to move by a tape guide (not shown) as the positional relationship is secured. The lead 7 and the Au bump 8 are press-contacted by lowering them perpendicularly to the main surface side of (2) (hereinafter referred to as collective bonding method). At this time, it is important to join so that the positional relationship with the tape 19 does not change. For example, it is good to make the amount of the pressure with a tool below the diameter of Au bumps. Since this batch bonding method performs bonding once even if there are many pins, the time required for bonding is completed in a short time without depending on the number of pins. What is important in this bonding is that the leads 7 and the Au bumps 8 are uniformly heated and pressed. For this purpose, the flatness of the lid 7 must be secured. In the first embodiment, as described above, the tip of each lead 7 is integrally formed and divided by the lead together with the lead offset process to suppress the variation of each lead to maintain flatness. Hereinafter, this step is referred to as a lead bonding step (step d).

다음으로, 도 12(e)에 도시한 바와 같이, 반도체 칩(2)의 집적 회로가 형성된 주면, 측면 및 리드(7)를 본딩법에 의해 액상의 수지(5)로 밀봉한다. 도 19에 도시한 바와 같이 반도체 칩(2)의 집적 회로가 형성된 면을 위로 향하도록 한 상태에서, 반도체 칩(2)의 주면, 리드(7)상에, 도 19에서 루프로 표시된 바와 같이 이동 가능한 디스펜서(dispenser)(28)에 의해 밀봉용 수지(5)를 적하시키고, 반도체 칩(2)의 주면, 측면 및 리드(7)을 밀봉한다. 이 때, 리드(7)의 극간 및 반도체 칩(2)의 측면은 수지의 표면 장력에 의해 충전된다. 이하, 이 공정은 밀봉공정이라 칭한다(공정e).Next, as shown in Fig. 12E, the main surface, the side surface, and the lead 7 on which the integrated circuit of the semiconductor chip 2 is formed are sealed with the liquid resin 5 by the bonding method. As shown in FIG. 19, the state in which the integrated circuit of the semiconductor chip 2 is faced up, moves on the main surface of the semiconductor chip 2, on the lid 7, as indicated by a loop in FIG. The sealing resin 5 is dripped by the possible dispenser 28, and the main surface, the side surface, and the lid 7 of the semiconductor chip 2 are sealed. At this time, the gap between the lead 7 and the side surface of the semiconductor chip 2 are filled by the surface tension of the resin. Hereinafter, this process is called a sealing process (step e).

다음으로, 도 12(f)에 도시한 바와 같이, 테이프(19)의 감광성 절연막에 형성된 개구부를 통해 노출되어 있는 범프랜드부에, Pb-Sn 등의 재료로 구성된 볼 형상의 땜납 범프(9)를 접속한다. 우선, 땜납 범프를 범프랜드부와의 평면적인 위치 맞춤을 하여 탑재 지그(도시하지 않음)로 흡착하고, 그 후, 탑재 지그에 흡착된 상태의 땜납 범프에 플럭스를 도포하고, 탑재 지그에 의해 플럭스를 도포한 땜납 범프(9)를 반도체장치의 범프랜드부에 일괄하여 접속한다. 이하, 이 공정을 땜납 범프 탑재공정이라 칭한다(공정f).Next, as shown in FIG. 12 (f), the ball-shaped solder bumps 9 made of a material such as Pb-Sn is formed in the bump land portions exposed through the openings formed in the photosensitive insulating film of the tape 19. Connect First, the solder bumps are placed in a flat jig with the bump land portion and adsorbed with a mounting jig (not shown). Then, the flux is applied to the solder bumps adsorbed on the mounting jig, and the flux is applied by the mounting jig. The solder bumps 9 coated with these are collectively connected to the bump land portions of the semiconductor device. Hereafter, this process is called a solder bump mounting process (step f).

다음으로, 도 12(g)에 도시한 바와 같이, 땜납 범프 탑재공정이 완료된 도 20에 도시한 띠 형상의 테이프(19)를 각 보강재(3)의 주위로부터 약간 외측의 위치에서 절단하는 것에 의해 반도체장치가 하나씩 잘려나온다. 이하, 이 공정을 절단공정이라 칭한다(공정g).Next, as shown in Fig. 12 (g), the band-shaped tape 19 shown in Fig. 20, in which the solder bump mounting step is completed, is cut at a position slightly outside from the periphery of each reinforcing material 3. The semiconductor devices are cut out one by one. Hereinafter, this process is called a cutting process (step g).

그 후, 이 반도체장치에 대하여 소정의 검사를 행하여 불량여부를 판정한다. 이것에 의해, 반도체장치의 제조 공정이 완료한다.Thereafter, a predetermined inspection is performed on this semiconductor device to determine whether there is any defect. This completes the manufacturing process of the semiconductor device.

또한, 리드 본딩공정(공정d)에서의 리드(7)와 Au 범프(8)와의 접속 방법은 일괄 본딩법에 한정시키는 것은 아니며, 예컨대 히터로 가열한 본딩 스테이지상에서 반도체 칩을 가열하고, 본딩 툴에 초음파를 적용하고 이를 가압하여, 리드와 반도체 칩의 Au 범프를 1점씩 접속하는 방법(이하, 싱글 포인트 본딩법)으로 하여도 좋다. 일괄 본딩법은 반도체 칩의 종류마다 본딩 툴이 달라서 품종 교환을 빈번하게 해야할 필요가 있는 경우 작업 효율이 나쁘다. 그러나, 싱글포인트 본딩법은 본딩 툴의 교환이 필요하지 않고 품종 교환이 용이하여 ASIC와 같은 소량 다품종 제품에의 적용이 적합하다.In addition, the connection method of the lead 7 and the Au bump 8 in a lead bonding process (process d) is not limited to the lump bonding method, For example, a semiconductor chip is heated on the bonding stage heated by the heater, and a bonding tool is carried out. An ultrasonic wave may be applied to and pressurized to connect the lead and the Au bumps of the semiconductor chip one by one (hereinafter, referred to as a single point bonding method). The batch bonding method is poor in work efficiency when it is necessary to change the varieties frequently because the bonding tools are different for each type of semiconductor chip. However, the single point bonding method does not require replacement of the bonding tool and is easy to change the varieties, so it is suitable to be applied to a small quantity product such as ASIC.

또, 밀봉공정(공정e)의 밀봉방법은 본딩법에 한정되지 않고 트랜스퍼 몰딩(transfer molding)으로 행하여도 좋다. 트랜스퍼 몰딩법은 먼저 오프셋 가공된 리드에 반도체 칩을 접속한 상태의 테이프를 성형용 제1 금형과 제2 금형과의 사이에 반도체 칩이 각 금형 표면에 형성되어 있는 캐비티(cavity)에 수납되도록 탑재하고, 그 후, 제1 금형 및 제2 금형을 닫고, 캐비티 내에 게이트를 통해 밀봉용 수지를 주입하여 반도체 칩 및 리드를 밀봉하는 방법이다. 이와 같은 트랜스퍼 몰딩법의 경우, 수지가 반도체장치의 보강 부재인 보강재의 역할을 행하므로, 보강재는 필요없다. 따라서, 반도체장치의 제조 비용이 절감된다.The sealing method of the sealing step (step e) is not limited to the bonding method but may be performed by transfer molding. The transfer molding method first mounts a tape in which a semiconductor chip is connected to an offset-processed lead so as to be accommodated in a cavity in which a semiconductor chip is formed on the surface of each mold between the molding first mold and the second mold. Then, after that, a 1st metal mold | die and a 2nd metal mold | die are closed, and sealing resin is inject | poured through a gate in a cavity, and it is a method of sealing a semiconductor chip and a lead. In such a transfer molding method, since the resin plays the role of a reinforcing member which is a reinforcing member of the semiconductor device, the reinforcing material is not necessary. Therefore, the manufacturing cost of the semiconductor device is reduced.

다음으로, 본 실시 형태 1의 반도체장치(1)를 실장기판에 실장한 예를 설명한다.Next, an example in which the semiconductor device 1 of the first embodiment is mounted on a mounting substrate will be described.

우선, 도 21~도 24를 이용하여 본 발명의 실시 형태 1의 반도체장치(1)를 소형의 메모리 카드에 적용한 예를 설명한다.First, an example in which the semiconductor device 1 of Embodiment 1 of the present invention is applied to a small memory card will be described with reference to FIGS. 21 to 24.

도 21은 실시 형태 1의 반도체장치(1)를 소형의 메모리 카드용의 프린트 기판(29)에 실장한 경우의 평면도이고, 같은 도면의 (a)는 일면측의 평면도이고, (b)는 그것과 반대측의 다른 일면측의 평면도이다.FIG. 21 is a plan view when the semiconductor device 1 of Embodiment 1 is mounted on a printed circuit board 29 for a small memory card, (a) of the same drawing is a plan view of one surface side, and (b) thereof. It is a top view of the other surface side on the opposite side.

같은 도면의 (a)에 도시한 바와 같이, 프린트 기판(29)의 일면에는 본 발명의 실시 형태 1의 반도체장치(1) 및 TCP(Tape Carrier Package)나 TSOP(Thin Small Out-line Package) 등의 박형 패키지를 사용한 메모리(30)가 실장된다. 또, 같은 도면의 (b)에 도시한 바와 같이, 프린트 기판(29)의 다른 일면에도 상기와 같은 모양의 박형 패키지를 사용한 복수의 메모리(30)가 실장된다. 게다가, 프린트 기판(29)의 다른 일면에는 수정발진자(33)나 칩 콘덴서(chip condenser) 및 칩 저항 등의 복수의 칩 부품(32)도 실장된다.As shown in (a) of the same drawing, the semiconductor device 1 of the first embodiment of the present invention, a tape carrier package (TCP), a thin small out-line package (TSOP), or the like, is formed on one surface of the printed circuit board 29. The memory 30 using the thin package of is mounted. As shown in (b) of the same drawing, a plurality of memories 30 using the thin package having the above-described shape are also mounted on the other surface of the printed board 29. In addition, a plurality of chip components 32, such as a crystal oscillator 33, a chip condenser, and a chip resistor, are also mounted on the other surface of the printed board 29.

그리고, 이 프린트 실장기판(29)은 도 22에 도시한 바와 같이, 외부 단자(31)를 통해 프린트(34)에 접속하고, 프린트 기판용 소켓(34)과 프린트 기판(29)이 케이스(35)에 수용되어 소형의 메모리 카드(36)를 구성하는 것이다.As shown in FIG. 22, the printed board 29 is connected to the print 34 via an external terminal 31, and the socket 34 for the printed board and the printed board 29 are connected to the case 35. As shown in FIG. Is housed in a small memory card 36.

도23 은 도22 의 메모리 카드(36)의 E-E' 절단선에 의한 단면도이고, 도24는 도22 의 메모리 카드(36)의 F-F' 절단선에 의한 단면도이다.FIG. 23 is a cross sectional view taken along the line E-E 'of the memory card 36 of FIG. 22, and FIG. 24 is a cross sectional view taken along the line F-F' of the memory card 36 of FIG.

이 소형의 메모리 카드(36)에 사용되는 실시 형태 1의 반도체장치(1)는 상기 메모리(30)의 제어나 호스트 마이크로컴퓨터와 메모리(30)와의 데이터 전송의 제어 등을 하기 위한 집적 회로(마이크로컴퓨터 및 게이트어레이(gate array) 등의 기능을 가진 집적 회로)가 형성되어 있다.The semiconductor device 1 according to the first embodiment used for the compact memory card 36 includes an integrated circuit (microcontroller) for controlling the memory 30 and controlling data transfer between the host microcomputer and the memory 30. Integrated circuits having functions such as computers and gate arrays are formed.

또, 프린트 기판(29)의 일면 및 다른 일면에 형성된 메모리(30)는 데이터를 반영구적으로 보존하는 불휘발성 메모리나 메모리 카드의 제어용 프로그램의 저장 등에 사용되는 휘발성 메모리이다. 상기 불휘발성 메모리로서는 플래쉬메모리, EEPROM(Electrically Erasable and Programmable Read Only Memory), EPROM(Erasable and Programmable Read Only Memory), maskROM 등이 사용된다. 또, 상기 휘발성 메모리로서는 DRAM이나 SRAM 등이 사용된다.The memory 30 formed on one surface and the other surface of the printed board 29 is a nonvolatile memory for semi-permanently storing data or a volatile memory used for storing a control program for a memory card. Flash memory, EEPROM (Electrically Erasable and Programmable Read Only Memory), EPROM (Erasable and Programmable Read Only Memory), maskROM and the like are used as the nonvolatile memory. Moreover, DRAM, SRAM, etc. are used as said volatile memory.

실시 형태 1의 반도체장치(1)의 이면의 땜납 범프(9)는 프린트 기판(29)상의 배선(도시하지 않음)과 전기적으로 접속되어 있다. 또한, TCP나 TSOP형 메모리(30)의 리드부가 프린트 기판(29)상의 배선과 전기적으로 접속되어 있다.The solder bumps 9 on the back surface of the semiconductor device 1 of Embodiment 1 are electrically connected to wirings (not shown) on the printed board 29. The lead portion of the TCP or TSOP type memory 30 is electrically connected to the wiring on the printed board 29.

또한, 실시 형태 1의 반도체장치(1)를 두개 사용하여, 한개는 마이크로컴퓨터의 기능을 가지는 것으로 하고, 다른 한개는 게이트어레이의 기능을 가지는 것으로 하여, 프린트 기판(29)의 일면에 실시 형태 1의 반도체장치(1)를 두개 실장하는 것도 좋다. 이 경우, 프린트 기판(29)의 다른 일면에 실장된 복수의 메모리(30)는 한개가 불휘발성 메모리이고 다른 한개는 휘발성 메모리로 된다.Further, using two semiconductor devices 1 of the first embodiment, one having the function of a microcomputer, and the other having the function of a gate array, the first embodiment is provided on one surface of the printed board 29. Two semiconductor devices 1 may be mounted. In this case, one of the plurality of memories 30 mounted on the other surface of the printed board 29 is a nonvolatile memory and the other is a volatile memory.

이와 같은 메모리 카드(36)에서는 종래 박형화가 곤란한 고성능 및 다핀의 반도체장치인 제어계의 반도체장치(마이크로컴퓨터나 게이트어레이 또는 이들 양자의 기능을 가지는 것)로서 실시 형태 1과 같은 박형의 반도체장치(1)를 이용한 것으로, 메모리 카드(36)의 소형, 경량화에 덧붙여 대폭 박형화가 가능하게 된다. 또한, 실시 형태 1의 반도체장치(1)는 표면 실장형이므로, TCP형, TSOP형, UTSOP형 등의 다른 표면 실장형의 반도체장치와 같이 동일한 실장기판에 탑재하여 일괄적으로 리플로우(reflow)하는 것이 가능하여 실장이 용이하다.In such a memory card 36, a semiconductor device of a control system (a microcomputer, a gate array, or both of these functions), which is a high-performance and multi-pin semiconductor device, which is difficult to thin conventionally, has a thin semiconductor device 1 similar to that of the first embodiment (1). In addition to the small size and light weight of the memory card 36, it is possible to significantly reduce the thickness. Further, since the semiconductor device 1 of Embodiment 1 is a surface mount type, it is mounted on the same mounting substrate as other surface mount type semiconductor devices such as TCP type, TSOP type, and UTSOP type, and reflows in a batch. It is possible to easily mount.

이와 같은 소형의 메모리 카드(36)는, 예컨대 디지탈 카메라 등에 이용되는 콤팩트 메모리 카드로서 이용되어질 때 매우 유용하다.Such a small memory card 36 is very useful when used as a compact memory card used for, for example, a digital camera.

다음으로, 도 25를 이용하여, 본 실시 형태 1의 반도체장치(1)를 멀티미디어기기용의 프린트 기판(39)에 적용한 예를 설명한다. 도 25는 실시 형태 1의 반도체장치(1)를 멀티미디어기기용의 프린트 기판(39)에 실장한 일례를 도시한 평면도이다.Next, an example in which the semiconductor device 1 of the first embodiment is applied to the printed circuit board 39 for multimedia devices will be described with reference to FIG. 25. FIG. 25 is a plan view showing an example in which the semiconductor device 1 of Embodiment 1 is mounted on a printed board 39 for multimedia equipment.

도 25에 도시한 바와 같이, 상기 프린트 기판(39)의 표면에는 복수의 실시 형태 1의 반도체장치(1)와 함께 복수의 QFP(Quad Flat Package)형 반도체장치(38)나, TCP형 또는 TSOP형 반도체장치(37)가 실장되어 있다. 실시 형태 1의 반도체장치(1)는 예컨대 마이크로컴퓨터나 게이트어레이 등의 집적 회로가 형성된 것이다.As shown in FIG. 25, a plurality of QFP (Quad Flat Package) semiconductor devices 38, TCP type, or TSOP, together with the semiconductor devices 1 of the first embodiment, are formed on the surface of the printed board 39. FIG. The semiconductor device 37 is mounted. In the semiconductor device 1 of the first embodiment, an integrated circuit such as a microcomputer or a gate array is formed.

실시 형태 1의 반도체장치의 이면의 땜납 범프(9)는 프린트 기판(38)상의 배선과 전기적으로 접속되어 있다. 또한, QFP, TCP형 또는 TSOP형 반도체장치(37)의 리드부는 프린트 기판(39)상의 배선과 전기적으로 접속되어 있다.The solder bumps 9 on the back surface of the semiconductor device of the first embodiment are electrically connected to the wirings on the printed board 38. The lead portion of the QFP, TCP or TSOP semiconductor device 37 is electrically connected to the wiring on the printed board 39.

이 프린트 기판(39)에서는, 실시 형태 1의 반도체장치(1)를 복수 채용한 것으로 실장 밀도가 향상되고, 프린트 기판(39)의 면적의 소형화, 경량화를 향상시킬 수 있다. 이와 같은 소형의 프린트 기판(39)은 카메라 일체형 VTR, 노트북형 PC 등의 기기에 조립되고, 제품의 고성능, 휴대성, 경량화에 크게 공헌한다. 또한, 실시 형태 1의 반도체장치(1)는 표면 실장형이므로, QFP, TCP형 또는 TSOP형 등의 다른 표면 실장형 반도체장치와 함께 실장기판에 탑재하여 일괄적으로 리플로우(reflow)하는 것이 가능하여 실장이 용이하다.In this printed board 39, by employing a plurality of semiconductor devices 1 of the first embodiment, the mounting density can be improved, and the area of the printed board 39 can be reduced in size and weight can be improved. Such a small printed board 39 is assembled in a device such as a camera-integrated VTR, a notebook PC, or the like, and greatly contributes to high performance, portability, and light weight of the product. In addition, since the semiconductor device 1 of Embodiment 1 is a surface mount type, it can be mounted on a mounting board with other surface mount type semiconductor devices, such as QFP, TCP type, or TSOP type, and can reflow collectively. Easy to mount

다음으로, 상술한 본 실시 형태 1의 효과에 대해 기술한다.Next, the effects of the first embodiment described above will be described.

상술한 본 실시 형태 1의 반도체장치(1)에 의하면, 다음과 같은 효과를 얻을 수 있다.According to the semiconductor device 1 of the first embodiment described above, the following effects can be obtained.

(1) 반도체장치(1)를 측면 방향에서 바라볼 때 반도체 칩의 위치를 가능한 한 반도체장치(1)의 중앙부측에 배치하는 것이 가능하다. 즉, 땜납 범프(9), 배선기판(4), 배선기판(4)상의 리드(7), 보강재(3), 접착제(11)를 합친 두께 가운데 반도체 칩(2)과 Au 범프(8) 및 Au 범프(8)에 접속된 리드(7)가 포함되도록 반도체장치(1)를 구성할 수 있어, 반도체장치(1)의 박형화를 달성할 수 있다.(1) When the semiconductor device 1 is viewed from the lateral direction, it is possible to arrange the position of the semiconductor chip on the center side of the semiconductor device 1 as much as possible. That is, the semiconductor chip 2 and the Au bump 8 and the solder bump 9, the wiring board 4, the lead 7 on the wiring board 4, the reinforcing material 3, and the adhesive 11 are combined. The semiconductor device 1 can be configured to include the leads 7 connected to the Au bumps 8, so that the semiconductor device 1 can be thinned.

예를 들면, 땜납 범프(9)의 직경=300㎛, 배선기판(4)=87㎛, 리드(7)의 두께=18㎛, 보강재(3)=200㎛, 접착제(11)=50㎛, 반도체 칩(2)의 두께=400㎛, Au 범프의 높이=35㎛인 반도체장치(1)의 두께는 655㎛가 된다.For example, the diameter of the solder bump 9 = 300 m, the wiring board 4 = 87 m, the thickness of the lid 7 = 18 m, the reinforcing material 3 = 200 m, the adhesive 11 = 50 m, The thickness of the semiconductor device 1 with the thickness of the semiconductor chip 2 = 400 mu m and the height of the Au bumps = 35 mu m is 655 mu m.

이상과 같이, 본 실시 형태 1의 반도체장치에 의하면, 리드를 오프셋 구조로 하는 것으로 반도체장치의 최종 구조의 두께를 극히 박형인 구조로 할 수 있으므로 박형이면서 다핀화에 대응하는 반도체장치를 얻을 수 있다.As described above, according to the semiconductor device of the first embodiment, the thickness of the final structure of the semiconductor device can be made extremely thin by using the lead as an offset structure, so that a semiconductor device capable of being thin and multi-pinning can be obtained.

(2) 반도체 칩(2)과의 접속 수단으로서 폴리이미드 수지 등의 기재(10)에 배선 패턴의 리드(7)를 형성한 테이프(19)를 이용하고 있으므로, 생산성이 높고 반도체장치의 조립비용을 절감할 수 있는 장점이 있다.(2) Since the tape 19 in which the lead 7 of the wiring pattern was formed on the base material 10, such as a polyimide resin, as a connection means with the semiconductor chip 2, productivity is high and assembly cost of a semiconductor device is high. There is an advantage to reduce the cost.

(3) 반도체장치(1)와 실장기판과의 접속용 땜납 범프(9)를 배선기판(4)의 리드(7) 형성면측에 접속하고 있으므로 스루홀이나 다층 배선을 형성할 필요가 없어 반도체장치의 제조비용을 절감할 수 있다.(3) Since the solder bump 9 for connecting the semiconductor device 1 and the mounting board is connected to the lead 7 forming surface side of the wiring board 4, there is no need to form a through hole or multilayer wiring. The manufacturing cost of the product can be reduced.

(4) 반도체장치(1)와 실장기판과의 접속용 땜납 범프(9)를 반도체장치(1)의 이면에 2차원적으로 정열하여 배치하는 구조이므로, 반도체장치의 면적을 크게 하지 않으면서 다핀화가 가능하게 된다.(4) Since the solder bumps 9 for connection between the semiconductor device 1 and the mounting substrate are arranged two-dimensionally on the rear surface of the semiconductor device 1, the pins are arranged without increasing the area of the semiconductor device. It becomes possible to paint.

(5) 리드(7)를 부재 상태에서 오프셋 가공하는 것으로써, 리드(7)가 정밀하게 오프셋 가공될 수 있다.(5) By offset-processing the lid 7 in a member state, the lid 7 can be precisely offset-processed.

(6) 배선기판(4)의 리드(7)의 길이를 길게 형성해두고, 반도체 칩(2)의 외형 치수에 맞게 선단을 절단하도록 하였으므로 다른 외형 치수의 반도체 칩에 대응 가능하게 되어, 반도체장치(1)의 제조비용이 절감된다.(6) Since the length of the lead 7 of the wiring board 4 was long, and the tip was cut to match the external dimension of the semiconductor chip 2, it was possible to cope with semiconductor chips of other external dimensions. The manufacturing cost of 1) is reduced.

(7) 표면 실장형 반도체장치(1)이므로, QFP, TSOP, UTSOP, TCP 형 등의 다른 표면 실장형의 반도체장치와 함께 동일 실장기판에 탑재하여 일괄하여 리플로우하는 것이 가능하므로 실장이 용이하게 된다.(7) Since it is a surface mount type semiconductor device 1, it can be mounted on the same mounting substrate together with other surface mount type semiconductor devices such as QFP, TSOP, UTSOP, TCP type, and can be reflowed in a batch so that mounting is easy. do.

(8) 반도체장치를 프린트 기판에 실장한 실장구조를 소형화, 경량화 및 박형화할 수 있다.(8) The mounting structure in which the semiconductor device is mounted on the printed board can be miniaturized, reduced in weight, and thinned.

(실시 형태 2)(Embodiment 2)

먼저, 도 26~도 28을 이용하여, 실시 형태 2의 반도체장치의 구조를 설명한다. 본 실시 형태 2의 반도체장치는 실시 형태 1과 마찬가지로, 배선기판(4)의 리드(7)를 오프셋 가공한 BGA형 반도체장치이지만, 실시 형태 1과의 차이점은 리드(7)의 오프셋 방향과 반도체 칩(2)의 소자 형성면의 방향이 다르다는 것이다. 도27 및 도28 에 도시한 바와 같이 실시 형태 2의 반도체 칩(2)은 반도체 칩(2)의 소자 형성면과 대향하는 반대 면(비소자 형성면)이 반도체장치(1)의 이면측, 말하자면 땜납 범프(9)측을 향한 상태(이하, 페이스 업(face up)이라 칭한다)로 반도체장치(1) 내에 조립된다.First, the structure of the semiconductor device of Embodiment 2 will be described with reference to FIGS. 26 to 28. The semiconductor device of the second embodiment is a BGA type semiconductor device in which the lead 7 of the wiring board 4 is offset, similarly to the first embodiment, but the difference from the first embodiment is that the offset direction of the lead 7 and the semiconductor are different. The direction of the element formation surface of the chip 2 is different. 27 and 28, in the semiconductor chip 2 of Embodiment 2, the opposite side (non-element forming surface) facing the element forming surface of the semiconductor chip 2 is the back side of the semiconductor device 1, That is, it is assembled in the semiconductor device 1 in the state toward the solder bump 9 side (henceforth a face up).

즉, 실시 형태 2의 반도체장치(1)는 배선기판(4)의 디바이스 홀에 돌출한 리드(7)에 반도체장치(1)의 표면측(배선 기판(4)의 보강재(3)가 형성된 측)으로 구부림 가공한 제1 절곡부(15)와, 제1 절곡부(15)에서 리드 선단측으로 반도체 칩(2)의 소자 형성면과 평행한 접속부가 형성되도록 구부림 가공한 제2 절곡부(16)를 설치하는 것으로써, 리드(7)와 반도체 칩(2)과의 접속면을 리드(7) 돌출 평면에서 반도체장치(1)의 표면측, 즉 보강재(3)가 형성된 측, 바꿔 말하면 반도체 칩과 리드와의 접속부에서 멀어지는 방향으로 위치시키고, 그 리드(7)에 반도체 칩(2)을 페이스 업으로 접속한 구조이다.That is, in the semiconductor device 1 of the second embodiment, the surface side of the semiconductor device 1 (the side on which the reinforcing material 3 of the wiring board 4 is formed) in the lead 7 protruding into the device hole of the wiring board 4. The first bent portion 15 bent to the second bent portion 16 and the second bent portion 16 bent to form a connection portion parallel to the element formation surface of the semiconductor chip 2 from the first bent portion 15 to the lead tip side. ), The connection surface between the lead 7 and the semiconductor chip 2 is changed from the surface side of the semiconductor device 1, that is, the side on which the reinforcing material 3 is formed, in other words, the semiconductor to the lead 7 projecting plane. The semiconductor chip 2 is face-up connected to the lead 7 in a direction away from the connection portion between the chip and the lead.

이 때, 리드(7)에 접속한 반도체 칩(2)의 비소자 형성면의 위치가 도 27에 도시한 바와 같이 땜납 범프(9)의 최하점보다 낮게 되지 않도록 리드(7)의 오프셋 양을 제어하여 구성하는 것이 중요하다.At this time, the amount of offset of the lead 7 is controlled so that the position of the non-element formation surface of the semiconductor chip 2 connected to the lead 7 is not lower than the lowest point of the solder bump 9 as shown in FIG. 27. It is important to configure.

다음으로, 본 실시 형태 2의 반도체장치(1)를 프린트 기판에 실장한 일례를 도 29에 도시한다. 프린트 기판(40)의 표면에 QFP형 반도체장치와 함께, 실시 형태 2의 반도체장치(1)가 실장된다.Next, FIG. 29 shows an example in which the semiconductor device 1 of the second embodiment is mounted on a printed board. The semiconductor device 1 of Embodiment 2 is mounted on the surface of the printed board 40 together with the QFP semiconductor device.

다음으로, 도 30의 플로우챠트에 따라서, 본 실시 형태 2에서의 반도체장치의 제조방법의 일례를 설명한다.Next, according to the flowchart of FIG. 30, an example of the manufacturing method of the semiconductor device in Embodiment 2 is demonstrated.

먼저, 반도체장치의 제조에 앞서, 실시 형태 1과 마찬가지로 테이프(19)와 보강재(3)와 반도체 칩(2)과, 밀봉 수지와, 플럭스, 땜납 범프 등을 준비한다.First, prior to manufacture of the semiconductor device, similarly to the first embodiment, the tape 19, the reinforcing material 3, the semiconductor chip 2, the sealing resin, the flux, the solder bumps, and the like are prepared.

다음으로, 리드 오프셋 공정에 있어서, 테이프(19)의 리드(7)를 실시 형태 1과 같은 모양으로 다이 및 펀치에 의해 소정의 형상으로 압압(押壓)성형함과 동시에, 절단 펀치에 의해 반도체 칩에 적합한 길이로 절단한다(공정a).Next, in the lead offset step, the lead 7 of the tape 19 is press-molded into a predetermined shape by a die and a punch in the same shape as in the first embodiment, and at the same time, the semiconductor is cut by a punch. Cut to a length suitable for the chip (step a).

다음으로, 보강재(3) 접착공정에 있어서, 리드 오프셋 공정에서 가공된 띠 형상의 테이프(19)의 기재(10)상의 디바이스 홀의 주변에 보강재(9)를 에폭시 수지 등의 접착제(11)를 통해 열압착한다(공정b).Next, in the bonding step of the reinforcing material 3, the reinforcing material 9 is attached to the periphery of the device hole on the base material 10 of the strip-shaped tape 19 processed in the lead offset step via the adhesive 11 such as epoxy resin. Thermocompression bonding (step b).

다음으로, Au 범프(8) 형성공정에 있어서, 반도체 칩(2)의 일주면에 형성된 패드상에, 예컨대 볼 본딩법 등의 방법으로 Au 범프(8)를 형성한다. 범프의 형성 방법은 도금법으로 행하여도 상관없다(공정c).Next, in the Au bump 8 forming process, the Au bump 8 is formed on a pad formed on one main surface of the semiconductor chip 2 by, for example, a ball bonding method. The bump formation method may be performed by the plating method (step c).

다음으로, 리드 본딩공정에 있어서, 본딩 스테이지상에, 반도체 칩(2)의 주면과 테이프(19)의 감광성 절연막측의 면을 대향시킨 상태로 탑재하고, 본딩 툴을 반도체 칩(2)의 주면측에 수직으로 내려침으로써, 반도체 칩(2)의 Au 범프(8)와 테이프(19)의 리드(7)를 가열가압하여 접합한다(공정d).Next, in the lead bonding step, the main surface of the semiconductor chip 2 and the surface of the photosensitive insulating film side of the tape 19 are mounted on the bonding stage in an opposing state, and the bonding tool is mounted on the main surface of the semiconductor chip 2. By lowering perpendicularly to the side, the Au bumps 8 of the semiconductor chip 2 and the leads 7 of the tape 19 are heated and pressed to join (step d).

다음으로, 수지 밀봉공정에 있어서, 반도체 칩(2)의 집적 회로가 형성된 주면, 측면 및 리드(7)를 밀봉용 수지(5)에 의해 밀봉한다(공정e).Next, in the resin sealing step, the main surface, the side surface, and the lid 7 on which the integrated circuit of the semiconductor chip 2 is formed are sealed by the resin 5 for sealing (step e).

다음으로, 땜납 범프 형성공정에 있어서, 범프(19)의 감광성 절연막에 형성된 개구부를 통해 노출되어 있는 범프랜드부에, Pb-Sn 등의 재료로 구성된 볼 형상의 범프를 접속하는 것으로 반도체장치의 외부 전극인 땜납 범프를 형성한다(공정f).Next, in the solder bump forming step, a ball-shaped bump made of a material such as Pb-Sn is connected to the bump land portion exposed through the opening formed in the photosensitive insulating film of the bump 19 to the outside of the semiconductor device. The solder bump which is an electrode is formed (step f).

다음으로, 절단공정에 있어서, 띠 형상의 테이프(19)를 보강재(3)의 주변으로부터 약간 외측의 위치에서 절단하는 것에 의해 반도체장치(1)가 각 편으로 절단된다(공정g).Next, in the cutting process, the semiconductor device 1 is cut into each piece by cutting the strip | belt-shaped tape 19 in the position slightly outside from the periphery of the reinforcing material 3 (process g).

그 후, 이 반도체장치(1)에 대하여 소정의 검사를 행하여 불량여부를 판정한다. 이와 같이 하여, 반도체장치(1)의 제조 공정이 완료한다.Thereafter, the semiconductor device 1 is subjected to a predetermined inspection to determine whether it is defective. In this way, the manufacturing process of the semiconductor device 1 is completed.

이와 같은 실시 형태 2에 의하면, 실시 형태 1에서 상술한 효과(1)과 같은 효과, 즉 반도체장치(1)를 측면 방향에서 바라본 경우에 반도체 칩(2)의 위치를 가능한 한 반도체장치(1)의 중앙부측에 배치하는 것이 가능하고, 땜납 범프(9), 배선기판(4), 배선기판(4)상의 리드(7), 보강재(3), 접착제(11)를 합한 두께 가운데 반도체 칩(2), Au 범프(8) 및 Au 범프(8)에 접속된 리드(7)가 포함된 구조의 반도체장치(1)를 구성할 수 있다. 따라서, 박형이면서 다핀화에 대응하는 반도체장치를 얻을 수 있다.According to the second embodiment, the same effect as the effect 1 described in the first embodiment, that is, the position of the semiconductor chip 2 in the case where the semiconductor device 1 is viewed from the lateral direction is as much as possible. Of the solder bumps 9, the wiring board 4, the leads 7 on the wiring board 4, the reinforcing material 3, and the adhesive 11, and the semiconductor chip 2 ), The Au bump 8 and the semiconductor device 1 of the structure including the lead 7 connected to the Au bump 8 can be comprised. Therefore, a semiconductor device that is thin and can cope with multiple pinning can be obtained.

실시 형태 1에서 상술한 효과(2)~(8)과 같은 효과도 얻을 수 있다.Effects similar to the effects (2) to (8) described in the first embodiment can also be obtained.

(실시 형태 3)(Embodiment 3)

도 31~도 35를 이용하여, 실시 형태 3의 반도체장치의 구조와 그 제조방법을 설명한다. 본 실시 형태 3의 반도체장치는 실시 형태 1 및 실시 형태 2와 같이, 테이프 배선기판(4)의 리드(7)를 오프셋 가공한 BGA형 반도체장치이고, 실시 형태 3의 특징은 반도체장치(1)에 열 특성 향상을 위해 방열판(41)을 탑재한 점이다.31 to 35, the structure of the semiconductor device of Embodiment 3 and the manufacturing method thereof will be described. The semiconductor device according to the third embodiment is a BGA type semiconductor device in which the lead 7 of the tape wiring board 4 is offset as in the first embodiment and the second embodiment, and the third embodiment is characterized by the semiconductor device 1. The heat sink 41 is mounted in order to improve thermal characteristics.

말하자면, 배선기판(4)은 실시 형태 1과 같은 것이고, 그 중앙부에는 배선기판(4)을 관통한 디바이스 홀이 형성되고, 그 디바이스 홀내에 반도체 칩이 수용 가능한 구조로 되어 있다. 또, 디바이스 홀에는 동박의 배선 리드(7)가 복수 돌출되고, 이 각각의 리드(7)는 반도체장치(1)의 이면측, 즉 땜납 범프(9) 형성측에 구부림 가공된 제1 절곡부(15)와 제1 절곡부(15)에서 리드의 선단측으로 반도체 칩(2)의 소자 형성면과 평행한 접속부가 형성되도록 구부림 가공된 제2 절곡부(16)를 가진다.In other words, the wiring board 4 is the same as that of the first embodiment, and a device hole penetrating the wiring board 4 is formed in the center portion thereof, and the semiconductor chip can be accommodated in the device hole. Moreover, the wiring lead 7 of copper foil protrudes in the device hole, and each said lead 7 is the 1st bending part bent to the back surface side of the semiconductor device 1, ie, the solder bump 9 formation side. And a second bent portion 16 which is bent to form a connection portion parallel to the element formation surface of the semiconductor chip 2 at the tip end side of the lead at the 15 and the first bent portion 15.

오프셋 가공된 각 리드(7)의 접속부에는 반도체 칩(2)이 페이스 다운(face down)으로 접속되어 있다.The semiconductor chip 2 is connected by face down to the connection part of each lead 7 offset-processed.

상기 배선기판(4)의 보강재(3) 상면 및 반도체 칩의 비소자 형성면에는 방열 특성을 향상시키기 위한 방열판(41)이 탑재되어 있다. 이와 같이, 방열판(41)을 탑재하기 위해서는 반도체 칩(2)의 비소자 형성면과 보강재(3)의 상면이 동일 평면내에 위치할 필요가 있다. 예를 들면, 실시 형태 3에서는 땜납 범프(9)의 직경을 고려하여, 반도체 칩(2)의 위치를 가능한 한 반도체장치(1)의 중앙부가 되도록 리드(7)의 오프셋 양을 125㎛로 하였다. 이와 같은 구조로 하는 것에 의해, 박형화의 달성과 함께 방열 특성의 향상도 도모할 수 있다. 이 오프셋 양은 반드시 이것에 한정되는 것은 아니며, 도 32, 도 33에 도시한 바와 같이 반도체 칩(2)의 비소자 형성면이 보강재(3)의 상면과 거의 동일 평면 내에 위치하도록 하는 오프셋 양이면 좋다.On the upper surface of the reinforcing material 3 of the wiring board 4 and the non-element forming surface of the semiconductor chip, a heat sink 41 for improving heat dissipation characteristics is mounted. As described above, in order to mount the heat sink 41, the non-element forming surface of the semiconductor chip 2 and the upper surface of the reinforcing material 3 need to be located in the same plane. For example, in Embodiment 3, in consideration of the diameter of the solder bump 9, the offset amount of the lead 7 was made 125 micrometers so that the position of the semiconductor chip 2 may be as center part of the semiconductor device 1 as possible. . By setting it as such a structure, the heat dissipation characteristic can be improved while achieving thickness reduction. This offset amount is not necessarily limited to this, as long as the non-element forming surface of the semiconductor chip 2 is located in substantially the same plane as the upper surface of the reinforcing material 3, as shown in FIGS. 32 and 33. .

상기 방열판은 반도체 칩(2)의 비소자 형성면과 보강재(3)의 상면에 에폭시계 수지의 접착제에 의해 접착된다. 또, 방열판의 재료는 반도체 칩(2)과 열팽창계수가 가까운 재료인 동 텅스텐(Cu-W)이 바람직하지만, 같은 조건을 만족하는 재료인 Fe계 합금, 물라이트(mullite), 질화 알루미늄, 탄소계 재료 예컨대 다이아몬드 등을 사용하여도 좋다.The heat sink is bonded to the non-element forming surface of the semiconductor chip 2 and the upper surface of the reinforcing material 3 by an adhesive of an epoxy resin. The material of the heat sink is preferably copper tungsten (Cu-W), which is a material having a thermal expansion coefficient close to that of the semiconductor chip 2, but Fe-based alloys, mullite, aluminum nitride, and carbon are materials that satisfy the same conditions. System materials such as diamond or the like may also be used.

상기 방열판(41)은 반도체 칩(2)에서 발생한 열을 고효율로 반도체장치의 외부로 방열시키는데 큰 공헌을 하여, 반도체장치(1)의 동작 신뢰성 및 수명을 향상시킬 수 있다.The heat sink 41 contributes to the heat dissipation of the heat generated from the semiconductor chip 2 to the outside of the semiconductor device with high efficiency, thereby improving the operation reliability and lifespan of the semiconductor device 1.

또한, 이 방열판(41)에는, 도34 에 도시한 바와 같이, 고열 발생 반도체장치에 대응하기 위한 방열용 핀(42)을 더 탑재할 수 있다. 방열핀(42)의 재료는 알루미늄, 형상은 표면적을 넓게하여 방열 특성을 향상한 형상이 바람직하다. 재료, 형상은 반드시 이것에 한정하는 것은 아니며, 반도체 칩의 최적화를 고려하여 선택하면 좋다.In addition, as shown in Fig. 34, the heat dissipation plate 41 may further include a heat dissipation fin 42 for supporting a high heat generating semiconductor device. The material of the heat dissipation fin 42 is preferably aluminum, and the shape of the heat dissipation fin 42 is preferably a shape in which the heat dissipation characteristics are increased by increasing the surface area. The material and the shape are not necessarily limited to this, but may be selected in consideration of the optimization of the semiconductor chip.

상기 반도체 칩의 집적 회로가 형성된 주면, 측면 및 리드는 보호 및 반도체장치의 내습성의 향상, 리드와 반도체 칩과의 접합부의 신뢰성의 향상을 목적으로 밀봉용 수지에 의해 밀봉 된다. 이 수지는 실리콘 수지, 에폭시 수지 등이 이용된다.The main surface, side surfaces, and leads on which the integrated circuit of the semiconductor chip is formed are sealed by a resin for sealing for the purpose of protecting and improving the moisture resistance of the semiconductor device and improving the reliability of the junction between the lead and the semiconductor chip. Silicone resin, epoxy resin, etc. are used for this resin.

반도체장치(1)의 이면에는 실장기판과의 접속용 단자로서, 볼 형상의 땜납 범프(9)가 테이프 배선기판(4)의 가장자리를 따라 가장자리측 열 및 그 내측 열의 2열에 걸쳐 탑재된다.On the rear surface of the semiconductor device 1, a ball-shaped solder bump 9 is mounted as a terminal for connection with a mounting substrate over the edge of the tape wiring board 4 over two rows of the edge side row and the inner side row thereof.

이하, 도35 의 플로우챠트에 따라, 본 실시 형태 3의 반도체장치의 제조방법을 설명한다.35, the manufacturing method of the semiconductor device of the third embodiment will be described.

우선, 반도체장치의 제조에 앞서, 테이프와, 보강재와, 반도체 칩과, 밀봉 수지와, 플럭스와, 땜납 볼과, 방열판 등을 준비한다.First, prior to manufacturing the semiconductor device, a tape, a reinforcing material, a semiconductor chip, a sealing resin, a flux, a solder ball, a heat sink and the like are prepared.

다음으로, 리드 오프셋 공정에 있어서, 테이프(19)의 리드를 실시 형태 1과 마찬가지로 다이 및 펀치에 의해 소정의 형상으로 압압성형함과 동시에 절단 펀치에 의해 반도체 칩의 외형에 적합한 길이로 절단한다(공정a).Next, in the lead offset step, similarly to the first embodiment, the lead of the tape 19 is press-molded into a predetermined shape by a die and a punch, and simultaneously cut into a length suitable for the external shape of the semiconductor chip by a cutting punch ( Process a).

다음으로, 보강재 접착공정에 있어서, 리드 오프셋 공정에서 가공된 띠 형상의 테이프(19)의 기재(10)상의 디바이스 홀의 주변에 보강재(3)를 에폭시 수지 등의 접착제(11)를 통해 열압착한다(공정b).Next, in the reinforcing material bonding step, the reinforcing material 3 is thermally compressed through the adhesive 11 such as an epoxy resin around the device hole on the base material 10 of the strip-shaped tape 19 processed in the lead offset step. (Step b).

다음으로, Au 범프(8) 형성공정에 있어서, 반도체 칩의 일주면에 형성된 패드상에, 예컨대 볼 본딩법 등의 방법으로 Au 범프(8)를 형성한다. 범프의 형성 방법은 도금법으로 행하여도 상관없다(공정c).Next, in the Au bump 8 forming process, the Au bumps 8 are formed on a pad formed on one circumferential surface of the semiconductor chip by, for example, a ball bonding method. The bump formation method may be performed by the plating method (step c).

다음으로, 리드 본딩공정에 있어서, 본딩 스테이지상에, 반도체 칩 주면과 테이프(19)의 리드(7)를 대응시킨 상태로 탑재하고, 본딩 툴을 반도체 칩(2)의 주면측에 수직으로 내려침으로써, 반도체 칩의 Au 범프(8)과 테이프(19)의 리드(7)를 가열가압하여 접합한다(공정d).Next, in the lead bonding step, the semiconductor chip main surface and the lead 7 of the tape 19 are mounted on the bonding stage in a state in which they are aligned, and the bonding tool is lowered perpendicularly to the main surface side of the semiconductor chip 2. By soaking, the Au bumps 8 of the semiconductor chip and the leads 7 of the tape 19 are heated and pressed to be bonded (step d).

다음으로, 반도체 칩(2)의 비소자 형성면 및 보강재(3)의 상면에 에폭시계 수지 등의 접착제를 통해 방열판을 접착한다(공정e).Next, the heat sink is bonded to the non-element forming surface of the semiconductor chip 2 and the upper surface of the reinforcing material 3 through an adhesive such as an epoxy resin (step e).

다음으로, 수지 밀봉공정에 있어서, 반도체 칩의 집적 회로가 형성된 주면, 측면, 및 리드를 밀봉용 수지로 밀봉한다(공정f).Next, in the resin sealing step, the main surface, the side surface, and the lead on which the integrated circuit of the semiconductor chip is formed are sealed with the resin for sealing (step f).

다음으로, 땜납 범프 형성공정에 있어서, 테이프(19)의 솔더레지스트에 형성된 개구부를 통해 노출되어 있는 범프랜드부에, Pb-Sn 등의 재료로 구성된 구 형상의 범프를 접속하는 것으로 반도체장치의 외부 전극인 땜납 범프를 형성한다(공정g).Next, in the solder bump forming step, the spherical bumps made of a material such as Pb-Sn are connected to the bump land portions exposed through the openings formed in the solder resist of the tape 19 to the outside of the semiconductor device. The solder bump which is an electrode is formed (step g).

다음으로, 절단공정에 있어서, 띠 형상의 테이프(19)를 보강재(3)의 주변으로부터 약간 외측의 위치에서 절단하는 것에 의해 반도체장치(1)가 단체(單體)으로 절단된다(공정h).Next, in the cutting step, the semiconductor device 1 is cut into a single piece by cutting the strip-shaped tape 19 at a position slightly outside from the periphery of the reinforcing material 3 (step h). .

그 후, 이 반도체장치(1)에 대하여 소정의 검사를 행하여 불량여부를 판정한다. 이와 같이 하여, 반도체장치(1)의 조립 공정이 완료한다.Thereafter, the semiconductor device 1 is subjected to a predetermined inspection to determine whether it is defective. In this way, the assembling process of the semiconductor device 1 is completed.

이와 같은 실시 형태 3의 반도체장치에 의하면, 실시 형태 1에서 설명한 효과(1)~(7)과 같은 효과를 얻을 수 있다.According to the semiconductor device of the third embodiment, the same effects as those of the effects (1) to (7) described in the first embodiment can be obtained.

게다가, 효과(8)로서, 방열판이나 방열핀을 탑재하는 것에 의해, 그것을 탑재하지 않은 경우에 비해 열저항이 약 1/2로 되고, 반도체장치의 방열 특성을 대폭 향상시킬 수 있다.In addition, as the effect 8, by mounting the heat sink or the heat radiation fin, the heat resistance becomes about 1/2 as compared with the case where it is not mounted, and the heat dissipation characteristics of the semiconductor device can be significantly improved.

이상, 본 발명자에 의해 이루어진 발명을 실시 형태를 기초로 하여 설명하였지만, 본 발명은 상기 실시 형태에 한정되지는 않으며, 그 요지를 벗어나지 않는 범위에서 여러가지 변경 가능한 것은 말할 필요도 없다.As mentioned above, although the invention made by this inventor was demonstrated based on embodiment, this invention is not limited to the said embodiment, Needless to say that a various change is possible in the range which does not deviate from the summary.

이상과 같이, 본 발명에 관한 반도체장치는 BGA형 반도체장치에 적용하면 유익하고, 또, 이 BGA형 반도체장치를 이용한 소형 메모리 카드나 핸디 타입 PC(handy-type personal computer) 등의 휴대기기, 및 소형 정보 통신 기기 등에 적용하면 유용하다.As described above, the semiconductor device according to the present invention is advantageous when applied to a BGA type semiconductor device, and furthermore, a portable device such as a small memory card or a handy-type personal computer using the BGA type semiconductor device, and It is useful when applied to a small information communication device.

Claims (24)

반도체 칩과, 이 반도체 칩을 둘러싸도록 설치된 배선기판과, 상기 배선기판에서 돌출하여 상기 반도체 칩에 접속된 리드와, 상기 배선기판의 일주면에 설치되어 상기 반도체 칩을 둘러싼 보강부재와, 상기 배선기판의 상기 보강부재가 설치된 일주면과 반대의 다른 주면에 상기 배선기판의 가장자리를 따라 설치된 복수의 범프와, 상기 반도체 칩과 리드를 덮는 수지로 이루어지는 반도체장치로서,A semiconductor chip, a wiring board provided to surround the semiconductor chip, a lead protruding from the wiring board and connected to the semiconductor chip, a reinforcing member provided on one peripheral surface of the wiring board and surrounding the semiconductor chip, and the wiring A semiconductor device comprising a plurality of bumps provided along an edge of the wiring board on another main surface opposite the one main surface on which the reinforcing member of the substrate is provided, and a resin covering the semiconductor chip and the lead, 상기 반도체 칩에 접속된 리드는 상기 배선기판의 보강부재가 설치된 측 또는 복수의 범프가 설치된 측에 구부림 가공되고, 상기 반도체 칩의 상기 리드와 접속된 면과는 반대의 면이 상기 리드가 구부림 가공된 측과는 반대의 측에 위치하도록 상기 리드와 상기 반도체 칩이 접속되어 있는 것을 특징으로 하는 반도체장치.The lead connected to the semiconductor chip is bent on the side on which the reinforcing member of the wiring board is provided or on the side on which the plurality of bumps are installed, and the lead is bent on the surface opposite to the surface connected to the lead of the semiconductor chip. And said lead and said semiconductor chip are connected so as to be located on the opposite side to the side. 제1 항에 있어서,According to claim 1, 상기 리드는 상기 복수의 범프가 설치된 측에 구부림 가공되어 있는 것을 특징으로 하는 반도체장치.And said lead is bent on the side where said plurality of bumps are provided. 제1 항에 있어서,According to claim 1, 상기 리드는 상기 배선기판의 보강부재가 설치된 측에 구부림 가공되어 있는 것을 특징으로 하는 반도체장치.And the lead is bent to the side where the reinforcing member of the wiring board is installed. 제1 항 내지 제3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 리드의 구부림 가공은, 상기 반도체 칩의 리드와 접속된 면에서 멀어지는 방향으로 구부림 가공한 제1 구부림 가공부와, 이 제1 구부림 가공부로부터 리드 선단측에서 구부림 가공된 제2 구부림 가공부를 가지는 것을 특징으로 하는 반도체장치.The bending process of the lead includes a first bend processing part bent in a direction away from a surface connected with the lead of the semiconductor chip, and a second bend processing part bent from the first bend processing part at the lead end side. A semiconductor device, characterized in that. 제1 항 내지 제4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 배선기판의 복수의 범프가 설치된 측에는 감광성 절연막이 형성되어 있는 것을 특징으로 하는 반도체장치.And a photosensitive insulating film is formed on the side where the plurality of bumps of the wiring board are provided. 제1 항 내지 제5 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 복수의 범프는 복수열로 정렬되어 설치되어 있는 것을 특징으로 하는 반도체장치.And said plurality of bumps are arranged in a plurality of rows. 반도체 칩과, 이 반도체 칩을 둘러싸도록 설치된 배선기판과, 이 배선기판에서 돌출하여 상기 반도체 칩에 접속된 리드와, 상기 배선기판의 일주면에 설치되어 상기 반도체 칩을 둘러싼 보강부재와, 상기 배선기판의 상기 보강부재가 설치된 일주면과 반대의 다른 주면에 상기 배선기판의 가장자리를 따라 설치된 복수의 범프와, 상기 반도체 칩과 리드를 덮는 수지로 이루어진 반도체장치로서,A semiconductor chip, a wiring board provided to surround the semiconductor chip, a lead protruding from the wiring board and connected to the semiconductor chip, a reinforcing member provided on one peripheral surface of the wiring board and surrounding the semiconductor chip, and the wiring A semiconductor device comprising a plurality of bumps disposed along an edge of the wiring board on another main surface opposite to a main surface on which the reinforcing member of the substrate is provided, and a resin covering the semiconductor chip and the lead, 상기 배선기판과, 보강부재와, 복수의 범프를 합한 두께 가운데 상기 반도체 칩과 수지가 포함되도록 구성된 것을 특징으로 하는 반도체장치.And wherein the semiconductor chip and the resin are included in the thickness of the wiring board, the reinforcing member, and the plurality of bumps. 제7 항에 있어서,The method of claim 7, wherein 상기 반도체 칩의 상기 리드와 접속된 면이 상기 복수의 범프가 설치된 측으로 향하고 있는 것을 특징으로 하는 반도체장치.A surface connected with said lead of said semiconductor chip is directed toward the side in which said plurality of bumps are provided. 제7 항에 있어서,The method of claim 7, wherein 상기 반도체 칩의 상기 리드와 접속된 면이 상기 보강부재가 설치된 측으로 향하고 있는 것을 특징으로 반도체장치.And the surface of the semiconductor chip connected to the lead is directed toward the side where the reinforcing member is provided. 반도체 칩과, 이 반도체 칩을 둘러싸도록 설치된 배선기판과, 상기 배선기판의 일주면에 설치되어 상기 반도체 칩을 둘러싼 보강부재와, 상기 배선기판의 상기 보강부재가 설치된 일주면과 반대의 다른 주면에 상기 배선기판의 가장자리를 따라 설치된 복수의 범프와, 상기 배선기판에서 돌출하여 상기 반도체 칩에 접속된 리드와, 상기 반도체 칩과 리드를 덮는 수지로 이루어지는 반도체장치로서,A semiconductor chip, a wiring board provided to surround the semiconductor chip, a reinforcing member provided on one peripheral surface of the wiring board and surrounding the semiconductor chip, and on another main surface opposite to the one peripheral surface on which the reinforcing member of the wiring board is provided. A semiconductor device comprising a plurality of bumps provided along an edge of the wiring board, a lead projecting from the wiring board and connected to the semiconductor chip, and a resin covering the semiconductor chip and the lead. 상기 리드는 상기 복수의 범프가 설치된 측에 구부림 가공되고, 상기 반도체 칩의 상기 리드와 접속된 면과는 반대의 다른 면이 상기 보강부재가 설치된 측에 위치하며, 상기 반도체 칩의 다른 면과 상기 보강부재의 표면에 방열판이 접속되어 있는 것을 특징으로 하는 반도체장치.The lead is bent to the side where the plurality of bumps are installed, and a surface opposite to the surface connected to the lead of the semiconductor chip is located on the side where the reinforcing member is installed, and the other side of the semiconductor chip and the A heat sink is connected to the surface of the reinforcing member. 제10 항에 있어서,The method of claim 10, 상기 방열판상에 방열핀이 접속되어 있는 것을 특징으로 하는 반도체장치.And a heat dissipation fin connected to the heat sink. 프레임 형상의 배선기판과, 이 배선기판의 한쪽 면에 형성된 복수의 범프와, 상기 배선기판의 다른쪽 면에 형성된 보강부재와, 상기 배선기판에서 돌출하여 상기 복수의 범프가 형성된 측에 오프셋 가공된 복수의 리드와, 상기 복수의 리드가 오프셋 가공된 방향과는 반대의 방향으로 비소자 형성면이 위치하도록 상기 복수의 리드에 접속된 반도체 칩과, 상기 반도체 칩과 복수의 리드를 덮는 수지로 이루어지는 것을 특징으로 하는 반도체장치.A frame-shaped wiring board, a plurality of bumps formed on one surface of the wiring board, a reinforcing member formed on the other surface of the wiring board, and a protruding portion protruding from the wiring board and offset to the side where the plurality of bumps are formed. A plurality of leads, a semiconductor chip connected to the plurality of leads so that the non-element forming surface is located in a direction opposite to the direction in which the plurality of leads are offset-processed, and a resin covering the semiconductor chip and the plurality of leads A semiconductor device, characterized in that. 프레임 형상의 배선기판과, 이 배선기판의 한쪽 면에 형성된 복수의 범프와, 상기 배선기판의 다른쪽 면에 형성된 보강부재와, 상기 배선기판에서 돌출하여 상기 보강부재가 형성된 측에 오프셋 가공된 복수의 리드와, 상기 복수의 리드가 오프셋 가공된 방향과는 반대 방향에 비소자 형성면이 위치하도록 상기 복수의 리드에 접속된 반도체 칩과, 상기 반도체 칩과 복수의 리드를 덮는 수지로 이루어지는 것을 특징으로 하는 반도체장치.A plurality of frame-shaped wiring boards, a plurality of bumps formed on one surface of the wiring board, a reinforcing member formed on the other surface of the wiring board, and a plurality of offset processing on the side where the reinforcing member is formed to protrude from the wiring board And a semiconductor chip connected to the plurality of leads so that the non-element forming surface is located in a direction opposite to the direction in which the plurality of leads are offset-processed, and a resin covering the semiconductor chip and the plurality of leads. A semiconductor device. 수지 기판과 이 기판에 설치된 디바이스 홀과 이 디바이스 홀에 돌출하고, 또 구부림 가공된 동박의 리드를 가진 띠 형상의 테이프와, 상기 디바이스 홀을 둘러싸도록 상기 테이프의 일주면에 접속된 보강부재를 준비하는 공정과;A strip-shaped tape having a resin substrate, a device hole provided on the substrate, a lead of copper foil protruding from the device hole, and a bent copper foil, and a reinforcing member connected to the peripheral surface of the tape to surround the device hole are prepared. Process of doing; 상기 테이프의 디바이스 홀내에 돌출한 구부림 가공된 상기 리드를 반도체 칩의 일주면에 접속하는 공정과;Connecting the bent lead that protrudes into the device hole of the tape to a peripheral surface of the semiconductor chip; 상기 반도체 칩 및 리드를 수지로 밀봉하는 공정과;Sealing the semiconductor chip and lead with a resin; 상기 테이프의 상기 보강부재가 접속된 일주면과 반대쪽의 다른 일주면에 복수의 범프를 접속하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.And connecting a plurality of bumps to another peripheral surface opposite to the peripheral surface to which the reinforcing member of the tape is connected. 제14 항에 있어서,The method of claim 14, 상기 테이프는 상기 보강부재측에 구부림 가공된 리드를 구비하고, 상기 반도체 칩은 상기 리드와의 접속면과는 반대의 면이 상기 복수의 범프측에 위치하도록 상기 리드에 접속되는 것을 특징으로 하는 반도체장치의 제조방법.The tape has a lead bent to the reinforcing member side, and the semiconductor chip is connected to the lead such that a surface opposite to the connection surface with the lead is located on the plurality of bump sides. Method of manufacturing the device. 제14 항에 있어서,The method of claim 14, 상기 테이프는 상기 복수의 범프측에 구부림 가공된 리드를 가지며, 상기 반도체 칩은, 상기 리드와의 접속면과는 반대측의 면이 상기 보강부재측에 위치하도록 상기 리드에 접속되는 것을 특징으로 하는 반도체장치의 제조방법.The tape has a lead bent on the plurality of bump sides, and the semiconductor chip is connected to the lead such that a surface opposite to the connection surface with the lead is located on the reinforcing member side. Method of manufacturing the device. 일주면 및 이 일주면에 대향하는 다른 주면을 구비한 프린트 기판과, 이 프린트 기판의 일주면 및 다른 주면에 복수의 반도체장치를 실장하는 실장구조로서,A printed circuit board having a main surface and another main surface opposite to the main surface, and a mounting structure in which a plurality of semiconductor devices are mounted on the main surface and the other main surface of the printed board, 상기 일주면에는, 반도체 칩과, 이 반도체 칩을 둘러싸도록 설치된 배선기판과, 이 배선기판에서 돌출하여 상기 반도체 칩에 접속된 리드와, 상기 배선기판의 일주면에 설치되어 상기 반도체 칩을 둘러싼 보강 부재와, 상기 배선기판의 상기 보강부재가 설치된 일주면과 반대의 다른 주면에 상기 배선기판의 가장자리를 따라 설치된 복수의 범프와, 상기 반도체 칩과 리드를 덮는 수지로 이루어지는 반도체장치로서, 상기 배선기판과, 보강부재와, 복수의 범프를 합한 두께 가운데 상기 반도체 칩과 수지가 포함되도록 구성된 반도체장치가 실장되어 있는 것을 특징으로 하는 실장구조.The circumferential surface includes a semiconductor chip, a wiring board provided to surround the semiconductor chip, a lead protruding from the wiring board and connected to the semiconductor chip, and a reinforcement provided on the circumferential surface of the wiring board to surround the semiconductor chip. A semiconductor device comprising a member, a plurality of bumps provided along an edge of the wiring board on another main surface opposite the one main surface on which the reinforcing member of the wiring board is provided, and a resin covering the semiconductor chip and the lead, wherein the wiring board is provided. And a semiconductor device configured to include the semiconductor chip and the resin among the thicknesses of the sum of the reinforcing members and the plurality of bumps. 제17 항에 있어서,The method of claim 17, 상기 반도체장치는, 마이크로컴퓨터의 기능이나 게이트어레이의 기능 또는 두가지 모두의 기능을 가지는 반도체장치인 것을 특징으로 하는 실장구조.And said semiconductor device is a semiconductor device having a function of a microcomputer, a function of a gate array, or both. 제17 항에 있어서,The method of claim 17, 상기 프린트 기판에 실장된 다른 반도체장치는, TCP형 또는 TSOP형 또는 UTSOP형 중 어느 하나인 것을 특징으로 하는 실장구조.The other semiconductor device mounted on the said printed board is any one of a TCP type | mold, a TSOP type, or a UTSOP type | mold. 제19 항에 있어서,The method of claim 19, 상기 다른 반도체장치는, 메모리인 것을 특징으로 하는 실장구조.The other semiconductor device is a mounting structure, characterized in that the memory. 제17 항에 있어서,The method of claim 17, 상기 실장구조는, 메모리 카드에 사용되는 것을 특징으로 하는 실장구조.The mounting structure is used for a memory card. 일주면을 구비한 프린트 기판과, 이 프린트 기판의 일주면에 실장된 복수의 반도체장치를 구비하고, 상기 복수의 반도체장치의 일부 반도체장치는, 반도체 칩과, 이 반도체 칩을 둘러싸도록 설치된 배선기판과, 이 배선기판에서 돌출하여 상기 반도체 칩에 접속된 리드와, 상기 배선기판의 일주면에 설치되어 상기 반도체 칩을 둘러싼 보강부재와, 상기 배선기판의 상기 보강부재가 설치된 일주면과 반대의 다른 주면에 상기 배선기판의 가장자리를 따라 설치된 복수의 범프와, 상기 반도체 칩과 리드를 덮는 수지로 이루어지는 반도체장치로서,A printed circuit board having a circumferential surface, and a plurality of semiconductor devices mounted on the circumferential surface of the printed circuit board, wherein some semiconductor devices of the plurality of semiconductor devices include a semiconductor chip and a wiring board provided to surround the semiconductor chip. And a reinforcing member protruding from the wiring board and connected to the semiconductor chip, a reinforcing member provided on one peripheral surface of the wiring board and surrounding the semiconductor chip, and a peripheral surface on which the reinforcing member of the wiring board is provided. A semiconductor device comprising a plurality of bumps provided on a main surface along an edge of the wiring board, and a resin covering the semiconductor chip and the lead. 상기 배선기판과, 보강 부재와, 복수의 범프를 합한 두께 가운데 상기 반도체 칩과 수지가 포함되도록 구성된 반도체장치이고, 다른 반도체장치는, QFP형 반도체장치인 것을 특징으로 하는 실장구조.A semiconductor device configured to contain the semiconductor chip and the resin among the thicknesses of the wiring board, the reinforcing member, and the plurality of bumps, and the other semiconductor device is a QFP type semiconductor device. 제22 항에 있어서,The method of claim 22, 상기 다른 반도체장치는 TCP형이나 TSOP형 또는 두가지 모두인 것을 특징으로 하는 실장구조.And said other semiconductor device is a TCP type, a TSOP type, or both. 제22 항에 있어서,The method of claim 22, 상기 실장구조는, 멀티미디어기기에 사용되는 것을 특징으로 하는 실장구조.The mounting structure, characterized in that used in the multimedia device.
KR1020007007869A 1998-03-19 1998-03-19 Semiconductor device, method for manufacturing the same, and mounting structure of the same KR20010034214A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/001182 WO1999048145A1 (en) 1998-03-19 1998-03-19 Semiconductor device, method for manufacturing the same, and mounting structure of the same

Publications (1)

Publication Number Publication Date
KR20010034214A true KR20010034214A (en) 2001-04-25

Family

ID=14207830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007007869A KR20010034214A (en) 1998-03-19 1998-03-19 Semiconductor device, method for manufacturing the same, and mounting structure of the same

Country Status (2)

Country Link
KR (1) KR20010034214A (en)
WO (1) WO1999048145A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4613536B2 (en) * 2004-07-12 2011-01-19 セイコーエプソン株式会社 Semiconductor device mounting substrate, electro-optical device, electronic equipment
JP4829877B2 (en) * 2005-02-23 2011-12-07 株式会社アライドマテリアル Semiconductor element mounting member and semiconductor device using the same
JP2010010693A (en) * 2009-07-31 2010-01-14 Seiko Epson Corp Mounting device, and method of manufacturing semiconductor element mounting substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3123198C2 (en) * 1980-12-08 1993-10-07 Gao Ges Automation Org Carrier elements for an IC chip
BE891283A (en) * 1980-12-08 1982-03-16 Gao Ges Automation Org CARRIER ELEMENT FOR AN INTEGRATED CIRCUIT MODULE
US4939570A (en) * 1988-07-25 1990-07-03 International Business Machines, Corp. High power, pluggable tape automated bonding package
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed
JPH04199668A (en) * 1990-11-29 1992-07-20 Dainippon Printing Co Ltd Lead frame, semiconductor device provided therewith, and method of assembling the device
JPH0567698A (en) * 1991-09-06 1993-03-19 Hitachi Ltd Tape carrier package
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
JPH08107127A (en) * 1994-10-03 1996-04-23 Hitachi Cable Ltd Semiconductor device
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
JPH09148693A (en) * 1995-11-20 1997-06-06 Shinko Electric Ind Co Ltd Flip chip mounting board and manufacture thereof
JP3769853B2 (en) * 1996-01-18 2006-04-26 東レ株式会社 Tape with adhesive for TAB, semiconductor connection substrate, and semiconductor device
JPH09199631A (en) * 1996-01-23 1997-07-31 Seiko Epson Corp Structure and fabrication method of semiconductor device
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means

Also Published As

Publication number Publication date
WO1999048145A1 (en) 1999-09-23

Similar Documents

Publication Publication Date Title
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP3588801B2 (en) Method for manufacturing semiconductor device
US7274095B2 (en) Interposers with receptacles for receiving semiconductor devices and assemblies and packages including such interposers
US6667190B2 (en) Method for high layout density integrated circuit package substrate
US6100594A (en) Semiconductor device and method of manufacturing the same
EP0896368A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
EP1367642A2 (en) Semiconductor device having a heat spreader exposed from a seal resin
US20090057891A1 (en) Semiconductor device and manufacturing method thereof
US20100148172A1 (en) Semiconductor device
KR20020078931A (en) Carrier frame for semiconductor package and semiconductor package using it and its manufacturing method
US20040113271A1 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
KR20060060605A (en) Semiconductor device
US6953709B2 (en) Semiconductor device and its manufacturing method
US7169643B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
US9859200B2 (en) Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
US20040070080A1 (en) Low cost, high performance flip chip package structure
US20090020874A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
US20020084535A1 (en) Chip scale package
JPH1197570A (en) Semiconductor device manufacture thereof and packaging method therefor
US20020149027A1 (en) Semiconductor device and its manufacture, and semiconductor device packaging structure
KR20010034214A (en) Semiconductor device, method for manufacturing the same, and mounting structure of the same
JP4038021B2 (en) Manufacturing method of semiconductor device
JP2003023243A (en) Wiring board

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination