KR20010033343A - 이중 전기층을 가진 캐패시터 - Google Patents

Abstract

본 발명의 이중 전기층을 가진 커패시터에 관한 것으로, 하나의 커패시터는 다공성 탄소 재료로 제조된 전극을 구비하고, 다른 하나의 커패시터는 황산납을 함유하는 재료로 구성된다.

커패시터는 강화된 특성을 가지고 저비용이 든다.

Description

이중 전기층을 가진 캐패시터 {CAPACITOR WITH DUAL ELECTRIC LAYER}

미국 특허 번호 제 4,313,084(1982)호와 제 4,462,511호(1985)에 이중 전기층(DEL)을 실현한 전기 에너지 축전기가 기술상 공지되어 있다. 상기 캐페시터는 각각 두개의 다공성 분극성 전극과 유전체로 이루어지며 전극 사이에 위치한 다공성 격리판과 전류 리드를 포함한다. 수성 또는 비수성 전해질(황산 수용액을 포함하는) 중 하나가 사용된 용량에서 전해질 용액은 전극과 격리판의 작은 구멍에 포함되며 또한 캐패시터 케이싱내의 특정 자유 공간에 포함된다. 전극 재료와 전해질 사이의 작은 구멍의 인터페이스에서 충전이 이루어진다. 분극성 전극의 재료로 일반적인 다공성 카본 물질이 사용된다. 이중 전기층을 가진 캐패시터의 캐패시턴스를 늘리기 위해 특정 표면 영역을 300-3000sq.m/g로 늘리도록 상기 카본 물질은 활성화에 사용된다.

DEL 캐패시터는 일반적인 필름 형태 및 전해질 캐패시터와 비교하여 매우 우수한 캐패시턴스를 가지며 수 패러드 퍼 그램(farad per gram)의 활성 전극재에 해당한다. 그러나 상기 캐패시터는 낮은 비에너지 즉 낮은 3 W-h/lit를 가지는 단점이 있다. 이 경우 최대 비에너지값은 3내지 3.5V의 최대 전압에 해당하는 비수성 전해질을 사용하여 이중층 캐패시터로 달성될 수 있다. 그러나 상기 캐패시터에 의해 매우 낮은 충전 및 방전 전류값이 얻어지며, 이는 비수성 전해질의 매우 낮은 도전율 때문이다. 0.8V의 최대 전압값을 나타내는 수성 전해질을 사용하는 이중층 캐패시터의 경우 낮은 비에너지값 즉 0.5 내지 2 W-h/lit이 얻어진다. 상기 이중층 캐패시터가 0.8V를 초과하는 전압으로 다소 길어진 시간동안 충전중일 때 포지티브 카본 전극의 현저한 산화가 발생한다.

두개의 전극과 액상 전해질(즉, 카본 섬유 재료로 이루어진 분극성(네거티브) 전극과 니켈 산화물로 이루어진 비분극성 전극을 가진 3내지 7 mole/lit 농도의 수성 알칼리-금속 수산화물)을 포함하는 DEL 캐패시터는 본 발명의 기술적 사상과 그 효과를 달성하는데 가장 근접하다. 상기 캐패시터의 최대 전압은 1.4V에 해당하며 비캐패시턴스와 비에너지는 각각 46F/cu.cm과 45J/cu.cm이다(1997년 2월 27일자의 WO 97/07518 참조).

그러나 상기 캐패시터는 다량의 니켈 산화물을 사용하기 때문에 발생하는 부적절하게 높은 비에너지와 높은 비용이라는 여러 단점을 가진다.

본 발명은 전기 엔지니어링에 관한 것으로 특히 캐패시터 제조 산업에 관한 것으로서 이중 전기층(DEL)을 사용하여 고용량 전기 캐패시터를 제조하는 애플리케이션을 제공한다. DEL을 가진 캐패시터는 예를 들면 디젤 엔진의 전기 시동기 시동이나 고장난 차, 골프차 등의 전원 공급과 같은 연속적인 사이클 생산 프로세스에서 계산 엔지니어링, 통신 장치, 수치 제어된 장치 기구와 같은 연속적인 전원 공급을 요구하는 시스템의 예비 전원 소스로서의 애플리케이션을 제공한다.

도 1은 본 발명의 캐패시터를 도시한다.

도 2는 전극의 전압 및 전위 대 방전 시간을 도신한 그래프이다.

도 3은 본 발명에 따른 캐패시터 엘리멘트로 조립된 일단의 캐패시터의 개략도이다.

본 발명의 목적은 높은 비에너지를 나타내는 DEL 캐패시터를 제공하기 위한 것이다.

본 발명의 다른 목적은 포함된 캐패시터의 제조 비용을 감소시키기 위한 것이다. 상기 캐패시터가 다공성 카본 재료로 이루어진 분극성 전극 및 활성화 성분으로 황산납을 포함하는 재료로 이루어진 비분극성 전극을 가지며 유황산을 포함하는 수성 솔루션이 전해질로 사용된다는 점에서 상기 발명의 목적이 달성된다.

캐패시터는 내산성 중합체가 주입된 그래파이트 호일(graphite foil)로 이루어진 보호 코팅이 제공된 전류 리드로 통합된다면 바람직하다.

캐패시터가 또한 두개의 분극성 전극, 하나의 비분극성 전극 및 두개의 격리판으로 통합되며 상기 소자가 모두 다음 순서로 즉 제 1 분극성 전극/ 제 1 격리판/비분극성 전극/제 2 격리판/제 2 분극성 전극으로 배치되며 양쪽의 네거티브 전극은 서로에 대해 쇼트된다면 편리할 것이다. 전극과 격리판의 상기 배치에 의해 분극성(네거티브) 전극의 비캐패시턴스는 비분극성(포지티브 전극)보다 실질적으로 낮으며 따라서 네거티브 전극의 전체 두께는 포지티브 전극보다 훨씬 크다. 일 네거티브 전극을 1/2 두께를 가진 두개의 전극으로 쪼개는 것은 다소 높은 전류 밀도값을 가진 에너지의 저항 손실을 실질적으로 1/2 감소시킨다.

또한 하나 또는 모든 전극의 재료가 폴리테트라플루오르에틸렌 또는 폴리에틸렌과 같은 특정 재료로 도핑되는 것은 편리하다. 첫째로 카본 섬유 재료(예를 들면 WO 출원 번호 제 97/07,518 호를 참조한 공지된 캐패시터의 카본 조직)외에 중합체 바인더를 사용한 카본 파우더에 기초한 재료로 이루어진 네거티브 전극을 만들수 있다. 후자의 전극이 훨씬 싸다. 둘째로 중합체 바인더를 사용하는 것은 네거티브 전극과 포지티브(황산납) 전극 모두의 강도를 증가시킬 수 있다.

일 캐패시터 또는 일단의 캐패시터 엘리멘트가 케이싱의 로드-베어링 커버 사이에서 압착되는 것은 편리하다. 이는 특히 카본 조직 또는 펠트로 이루어진 네거티브 전극을 사용할 때 캐패시터의 내부 저항을 상당히 감소시키며 포지티브 전극의 활성 재료가 WO 출원 번호 제 97/07,518 호에 따른 DEL 캐패시터의 제한된 순환을 일으키는 원리의 하나인 쉐딩을 방지하기 위한 것이다. 이는 캐패시터의 비용을 줄이며 비에너지를 실질적으로 늘릴 수 있는 상술한 기술적인 솔루션에 기인한다. 알카라인과 비교하여 황산 전해질의 전도성이 1.5배 증가하기 때문에 비에너지는 2.0V 증가된다. 본 발명에 따른 DEL 캐패시터의 비용은 니켈 산화물보다 훨씬 싼 황산납 전극의 사용으로 감소된다. 포지티브 전극의 활성재료로서 황산납을 사용하면 포함된 DEL 캐패시터의 조립을 용이하게 하는 전해질로서 희석된 황산을 사용할 수 있게 한다.

실시예 1

본 발명에 따라 제조되는 DEL 커패시터(도 1 참조)는 각각의 플라이(ply)의 1200sq.m/g 및 300미크론의 특정 표면 영역을 가진 활성화된 탄소 패브릭형 "비스커맥(Viscumac)"의 16개의 파일로 구성된 음의 전극(5); 황산납을 함유하는 활성 재료를 구비하며 95%의 납과 5%의 안티몬을 함유하는 합금으로부터 제조된 그리드형 양의 전극(7); 120미크론의 총두께를 가진 퍼클로로비닐로 제조된 그레이드 ΦIIII-20CA 다공성 분리기(6); 스테인레스 스틸로 제조된 전류 리드(3, 4); 케이싱의 3mm 두께 스틸 로드-베어링 커버(1); 케이싱의 0.3mm 두께 로드-베어링측 패널(9); 및 유전체 밀봉제(8)를 포함한다.

음의 다공성 전극, 양의 다공성 전극 및 다공성 분리기는 전해질 즉, 1/05g/cu.cm의 밀도를 가진 수성 유황산으로 구비된다. 전류 리드의 보호 코팅(4)이 산성-저항 중합체가 주입된 0.3mm 두께의 그래파이트 호일로 제조되고, 전류 리드의 금속 전극에 대해 여러 지점에서 접착제에 의해 접착된다. 두 전극은 각각 123×143mm로 측정되는 판으로서 나타난다. 한 세트의 전극 및 분리기가 10kg/sq.cm의 압력으로 압착된다.

도 2는 (동일한 용액내 수소에 대한) 전압(Uc), 양의 전극 전위(Ea) 및 음의 전극 전위(Ec)에 대한 방전 시간(t)을 나타내는 그래프이다. 특성곡선은 20℃에서 10A의 전류로 측정된다. 상기 관계는 이하의 추론의 가능케 한다:

(1) 양의 전극 전위는 감소되기는 하지만 방전 과정 동안 매우 적은 양만 감소한다.

(2) 음의 전극 전위는 E이 1.0V가 될 때까지 방전 과정 동안 거의 선형적으로 증가된다.

(3) 결과적으로, 1.8V 이하의 전압 간격에서의 방전 곡선은 커패시터내 고유 선형 특성에 근접한다.

(4) 최고 전압(Umax)은 대략 2V이다.

1V를 초과하는 전위에 대해서는, 탄소 전극은 비교적 고속으로 산화될 수 있고, 최소 방전 전압(Umin)이 (E)max=1V일 때 발생된다. 도 2로부터 주어진 커패시터에 대해 Umin=0.7V인 것을 알 수 있다.

53.4W-h/lit의 소정 에너지; 6500(테스트가 계속된 이후)의 충전-방전 사이클의 수가 테스트 결과로서 얻어진다.

실시예 2

본 발명에 따라 제조된 7개의 유사 직렬 연결된 엘리먼트형 커패시터를 포함하는 DEL의 뱅크가 제조되고, 리드-베어링 커버와 케이싱의 측면 패널 사이에 함께 압착된다. 도 3은 이러한 커패시터의 뱅크를 개략적으로 도시한다. 각각의 엘리먼트형 커패시터는 중첩한 두 개의 동일한 음의 전극 및 양의 전극으로 구성된다. 양의 전극은 외피형 분리기내에 삽입된다. 음의 전극은 모두 외부 스위칭을 통해 함께 전기적으로 폐쇄된다. 전체 조립체의 총크기는 130×150×64.4mm이다. 음의 전극은 8중량%의 분말형 폴리에틸렌과 92%의 1100cu.m/g의 소정 표면 영역을 가진 그레이드 AΓ-3 활성화된 분말형 탄소를 함유한 혼합물을 몰딩 및 소결함으로써 제조되고, 두께는 3mm이다. 양의 전극은 95%의 납과 5%의 안티몬을 함유하는 합금으로부터 제조된 그리드를 포함한다. 그리드 셀 내부는 93%의 황산납과 ＆%의 폴리테트라플루오로에틸렌의 혼합물이 위치한다. 60미크론 두께의 그레이드 ΦIIII-20CA 퍼클로로비닐 분리가 사용된다. 음의 전극의 전류 리드의 보호 코팅은 실시예 1에서와 유사하다.

테스트 결과로서 2.5A의 방전 전류를 가진 51W-h/lit의 소정 에너지; 6500의 충전-방전 사이클 수; 및 18mOhm의 내부 저항을 특성이 얻어진다.

본 발명에 따르면, 공지된 DEL 커패시터에 비해 수 배 이상의 원하는 커패시터 에너지를 얻으면서도 공지된 커패시터에 비해 수 배의 비용 절감이 가능하다. 본 발명의 커패시터는 엘리먼트의 직렬 및 병렬 연결을 가능케 하고, 자신의 베이스상에 여러 커패시터 뱅크를 제공한다.

Claims (5)

1. 다공성 탄소 재료로 제조된 적어도 하나의 극성 전극;

   황산납을 함유하는 재료로 제조된 비-극성 전극; 및

   유황산을 함유하는 수성 용액인 전해질을 포함하는 것을 특징으로 하는 이중 전기층 커패시터.
2. 제 1 항에 있어서, 상기 이중 전기층 커패시터는 산-저항 중합체가 주입된 그래파이트 호일로 제조된 보호 코팅을 가진 전류 리드를 더 포함하는 것을 특징으로 하는 이중 전기층 커패시터.
3. 제 1 항 또는 제 2 항에 있어서, 상기 이중 전기층 커패시터는 2개의 극성 전극, 하나의 비-극성 전극 및 2개의 분리기를 더 포함하며, 상기 모든 컴포넌트는 제 1 극성 전극/제 1 분리기/비-극성 전극/제 2 분리기/ 제 2 극성 전극의 순서로 배치되며, 음의 전극 모두는 서로에 대해 단락되는 것을 특징으로 하는 이중 전기층 커패시터.
4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 전극중 적어도 하나의 재료는 폴리테트라플루오로에틸렌 또는 폴리에틸렌과 같은 입자형 재료로 도핑되는 것을 특징으로 하는 이중 전기층 커패시터.
5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 이중 전기층 커패시터는 압착되는 것을 특징으로 하는 이중 전기층 커패시터.