KR20010030703A - Semiconductor package and flip chip bonding method therein - Google Patents

Semiconductor package and flip chip bonding method therein Download PDF

Info

Publication number
KR20010030703A
KR20010030703A KR1020007003151A KR20007003151A KR20010030703A KR 20010030703 A KR20010030703 A KR 20010030703A KR 1020007003151 A KR1020007003151 A KR 1020007003151A KR 20007003151 A KR20007003151 A KR 20007003151A KR 20010030703 A KR20010030703 A KR 20010030703A
Authority
KR
South Korea
Prior art keywords
chip
substrate
bonding
bumps
semiconductor chip
Prior art date
Application number
KR1020007003151A
Other languages
Korean (ko)
Inventor
가지와라류이찌
고이즈미마사히로
모리따도시아끼
다까하시가즈야
니시무라아사오
쯔보사끼구니히로
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20010030703A publication Critical patent/KR20010030703A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩과 유기 기판을 청정화 처리가 실시된 Au 범프를 거쳐서 수분이 적은 분위기 중에서 접합한다. 본 발명에 따르면, 반도체 칩과 유기 기판을 직경 300㎛ 이하이고 높이 50㎛ 이상이면서 높이/직경의 비가 1/5 이상이라는 왜곡이 적은 Au 범프에 의해 충분한 강도로 접합할 수 있다.The semiconductor chip and the organic substrate are bonded in an atmosphere of low moisture via the Au bump subjected to the cleaning treatment. According to the present invention, a semiconductor chip and an organic substrate can be joined with sufficient strength by Au bumps having a diameter of 300 µm or less, a height of 50 µm or more, and a small distortion of the height / diameter ratio of 1/5 or more.

Description

반도체 패키지 및 그에 있어서의 플립 칩 접합 방법{SEMICONDUCTOR PACKAGE AND FLIP CHIP BONDING METHOD THEREIN}Semiconductor package and flip chip bonding method therein {SEMICONDUCTOR PACKAGE AND FLIP CHIP BONDING METHOD THEREIN}

종래에 있어서, 반도체 칩을 플립 칩 방식으로 기판에 접속하는 방식으로서, 땜납 범프를 사용하는 방식이 C4 기술로서 알려져 있다. 칩측의 Al 전극 패드 상에 배리어 메탈을 거쳐서 땜납 범프를 형성하고, 기판 측의 접속 단자에는 땜납 습윤성이 좋은 Au 도금을 실시하고, 플럭스리스로 비산화성 분위기 속에서 땜납을 리플로우하여 접합하는 방법이다. 기판이 세라믹인 경우는 기밀 밀봉하여 사용하고, 기판이 유기 기판인 경우는 칩과 수지 사이에 열 팽창율을 조정한 수지와 실리콘의 컴파운드를 충전하여 땜납 접합부의 신뢰성을 높여 사용하고 있다.Background Art Conventionally, a method of using a solder bump as a method of connecting a semiconductor chip to a substrate by a flip chip method is known as the C4 technique. Solder bumps are formed on the Al electrode pad on the chip side via a barrier metal, Au plating with good solder wettability is performed on the connection terminals on the substrate side, and the solder is reflowed and bonded in a fluxless non-oxidizing atmosphere. . When the substrate is ceramic, the airtight seal is used. When the substrate is an organic substrate, a compound of a resin and silicon whose thermal expansion rate is adjusted is filled between the chip and the resin to increase the reliability of the solder joint.

한편, 땜납을 사용하지 않는 Au 범프/Au 패드의 플립 칩 접합으로서, 이전부터 열압착법이나 초음파 병용 열압착법이 알려져 있다. 종래부터 행해지고 있는 열압착의 조건은 가열 온도 350℃, 하중 150 내지 250g/범프로, 범프수 50개 미만 레벨의 칩이 접합되어 있다. 또한, 초음파 병용 열압착법에 있어서는 가열 온도가 200℃, 하중 300g으로, 6범프 정도의 칩이 접합되어 있다. 어느 쪽의 경우도 캐리어 기판은 세라믹으로 되어 있다. 열압착법에서는 가열 온도를 높임으로써 하중을 낮추고 있지만, 그래도 150g/범프를 필요로 하고 있다. 또한, 초음파 병용 열압착에서는 가열 온도를 200℃로 낮추고 있지만, 하중이 300g/범프로 높다. 이것은 Au/Au를 대기 중에서 확실하게 접합하기 위해 여러 가지 검토되어 발견된 조건으로써, 이 이하의 온도나 하중 조건에서는 접합이 불안정해지므로, 실제 제품 조립에는 적용할 수 없다. 상기한 양 압착법에서는 Au 범프의 압착 형상이 대표적인 치수로서 두께 15 내지 25㎛, 직경 150㎛ 이상의 크게 찌부러진 형상의 접합부가 된다.On the other hand, as a flip chip bonding of an Au bump / Au pad which does not use solder, a thermocompression bonding method and a thermocompression bonding method for an ultrasonic bottle are known. Conventionally, the conditions of thermocompression bonding are carried out at a heating temperature of 350 ° C., a load of 150 to 250 g / bump, and chips having a level of less than 50 bumps. Moreover, in the thermocompression bonding for ultrasonic bottles, about 6 bump chips are joined by heating temperature of 200 degreeC and a load of 300 g. In either case, the carrier substrate is made of ceramic. In the thermocompression method, the load is lowered by increasing the heating temperature, but still requires 150 g / bump. In addition, although the heating temperature is reduced to 200 degreeC in the thermocompression bonding for ultrasonic bottles, the load is high at 300 g / bump. This is a condition that has been studied and found in order to reliably bond Au / Au in the air. Since the bonding becomes unstable at temperatures and load conditions below this, it cannot be applied to actual product assembly. In the above crimping method, the crimped shape of the Au bumps is a typical dimension, and the joining portion has a large crushed shape having a thickness of 15 to 25 µm and a diameter of 150 µm or more.

또한, 종래의 다른 Au 범프/Au 패드 접속법으로서, 양자 사이에 도전성 수지를 접착제에 이용하여 가열 압착하는 접속 방법이 알려져 있다. 이 방법에서는 칩과 기판 사이에 수지를 충전하여 굳힘으로써, 소정의 장기간 신뢰성을 얻는 구조로 되어 있다.Moreover, as another conventional Au bump / Au pad connection method, the connection method which heat-presses using a conductive resin for an adhesive agent between them is known. In this method, the resin is filled and hardened between the chip and the substrate to obtain a predetermined long-term reliability.

최근의 LSI 칩은 초미세 배선 기술의 개발에 의해 고집적화가 진행되어 칩의 다핀화 혹은 칩 수축에 따르는 패드 피치 협소화가 급속하게 진행되고 있다. 이들 칩을 패키지에 실제 장착하는 경우, 종래의 주변 패드의 접합 기술에서는 두가지 문제가 발생한다. 즉, TAB나 와이어 본딩 등에서는 접합 가능한 패드 피치가 40 ㎛ 레벨에 한계가 있다는 것과, 칩의 단자로부터 패키지의 외부 단자까지의 배선을 최단 루트로 결선(結線)할 수 없으므로, 배선 인덕턴스가 증가하여 신호 전송에 지연이 발생해 처리 속도가 저하한다는 것의 두가지이다.In recent years, the LSI chip has been highly integrated by the development of ultra fine wiring technology, and the pad pitch narrowing is rapidly progressing due to chip pinning or chip shrinkage. When these chips are actually mounted in a package, two problems arise in the conventional bonding technique of peripheral pads. In other words, in TAB or wire bonding, the pad pitch that can be bonded is limited to the level of 40 µm, and wiring from the chip terminal to the external terminal of the package cannot be wired in the shortest route, thereby increasing the wiring inductance. There are two ways to delay the signal transmission and slow down the processing speed.

이에 대처하는 방법이 칩의 전극 단자를 칩 전체면에 영역 형상으로 배치하여 실제 장착하는 방법이다. 종래의 대형 계산기 등의 분야에서 이미 채용되어 있는 땜납 범프 접합법(C4)은 상기 두가지 문제를 해결할 수 있지만, 반도체 패키지에 적용하는 경우에는 납땜 온도의 점에서 문제가 발생한다. 즉, 대형 계산기에서는 칩의 납땜 재료에, 그 후의 계층 납땜을 행할 필요성으로부터 고융점 땜납(융점 300℃의 95Pb - 5Sn 땜납)을 이용하고 있다. 일반적으로 납땜 온도는 땜납의 융점보다 약 50℃ 정도 높은 온도가 알맞기 때문에, 기판 재료가 세라믹이 아닌 유기 재료인 경우에는 기판의 열약화 때문에 이 고융점 땜납을 사용할 수 없다. 만약 200℃ 내지 240℃의 범위에 고상(固相) 온도를 갖는 땜납을 이용한 경우, 반도체 패키지를 배선 기판에 탑재하는 공정(共晶) 납땜 공정에서, 패키지 내부의 땜납 접합부가 부분적으로 재용융하여 단선 불량이 발생한다고 하는 등의 문제가 발생한다. 즉, 반도체 패키지의 내부 접속에서는 250℃ 이하의 낮은 접속 온도로, 250℃ 이상의 내열성을 갖는 접속부가 실현되어야만 하는 것이다.The method for coping with this is to arrange the electrode terminals of the chip in the region shape on the entire surface of the chip and to actually mount the chip. The solder bump joining method (C4) already employed in the field of conventional large calculators or the like can solve the above two problems, but when applied to a semiconductor package, problems arise in terms of soldering temperature. That is, in the large-scale calculator, high melting point solder (95 Pb-5Sn solder having a melting point of 300 ° C.) is used for the soldering material of the chip due to the need for subsequent layer soldering. In general, since the soldering temperature is about 50 ° C. higher than the melting point of the solder, this high melting point solder cannot be used when the substrate material is a non-ceramic organic material due to thermal degradation of the substrate. If solder having a solid phase temperature in the range of 200 ° C to 240 ° C is used, the solder joint inside the package is partially remelted in the step soldering step of mounting the semiconductor package on the wiring board. Problems such as disconnection failure occur. That is, in the internal connection of a semiconductor package, the connection part which has a heat resistance of 250 degreeC or more must be realized with the low connection temperature of 250 degrees C or less.

이 요구에 알맞는 접합법으로서, Au 범프를 이용하는 플립 칩 접합법이 있다. 이 접합법은 고융점에서 접합성이 우수한 Au를 범프 형상으로 하여 가열 혹은 초음파를 병용하여 고상으로 압착하는 방법이므로, 낮은 접합 온도로 내열성이 있는 접합부를 얻는 것이 가능한 것이다. 그러나, 종래의 Au 범프 접합법은 1 범프당 접합 하중이 300g이나 필요해, 실제로 100 내지 2000 범프 정도의 칩을 생각하면 칩에 가해지는 하중이 30 내지 600kg이 되어, 가압 공구의 일측 치우침 등에 의한 칩의 깨짐이나 균열의 발생이 큰 문제가 된다. 칩에 인가 가능한 최대 하중은 경험적으로 약 20 내지 40kg 정도라고 생각되므로, 1 범프당 접합 하중이 20 내지 80g의 조건으로 신뢰성이 높은 접합을 행하지 않으면, 실제 적용이 곤란하다. 종래의 열압착법으로 접합 온도를 올리면 낮은 하중 조건으로 신뢰성이 있는 접합이 가능하지만, 기판이 유기 재료이기 때문에 열손상의 관점에서 가열 온도를 내열성이 있는 폴리이미드라도 250℃, 에폭시계에서는 200℃ 이상으로 올릴 수 없다. 낮은 가열 온도와 비교적 낮은 하중으로 신뢰성이 있는 접합을 행할 수 있는 초음파 병용 열압착법에서는 신뢰성이 있는 접합부를 얻는 위해서는 높은 초음파 에너지가 필요해 초음파 진동에 의해 칩을 손상한다는 문제가 있다. 또한, 가열 압착과 초음파 압착 모두 접합 후의 범프 압착 형상이 현저하게 찌부러진 형상이 되기 때문에, 칩 수축에 의해 패드 피치가 200㎛ 정도까지 협소화되면, 범프 변형에 의한 인접 패드와의 단락이 문제로 된다. 동시에, 범프 사이의 공극이 높이 20㎛ 정도이고 인접 간격이 50㎛ 정도가 되므로, 수지를 충전할 경우에 보이드가 발생하기 쉬워지고 언더필의 충전이 어려워져 패키지로서의 신뢰성이 저하한다고 하는 문제도 있다.As a bonding method suitable for this request, there is a flip chip bonding method using Au bumps. This joining method is a method of compressing Au having excellent bonding property at a high melting point into a bump shape and using a heating or ultrasonic wave in combination with a solid phase, so that a joint having heat resistance at a low joining temperature can be obtained. However, in the conventional Au bump bonding method, the bonding load per bump is required 300g, and considering the chip having about 100 to 2000 bumps, the load applied to the chip is 30 to 600 kg, and the chip is caused by the bias of one side of the pressure tool. Cracking or cracking is a big problem. Since the maximum load that can be applied to the chip is empirically considered to be about 20 to 40 kg, practical application is difficult unless reliable bonding is performed under the condition that the bonding load per bump is 20 to 80 g. Increasing the bonding temperature by the conventional thermocompression method enables a reliable bonding under low load conditions, but since the substrate is an organic material, the heating temperature is 250 ° C. even with a heat resistant polyimide in terms of thermal damage, and 200 ° C. in the epoxy system. You can't raise more than that. In the ultrasonic combination thermocompression method that can perform reliable bonding at low heating temperature and relatively low load, high ultrasonic energy is required to obtain a reliable joint, and there is a problem of damaging the chip by ultrasonic vibration. In addition, in both the hot pressing and the ultrasonic pressing, the bump crimp shape after joining is remarkably crushed. Therefore, when the pad pitch is narrowed to about 200 μm by chip shrinkage, short circuits with adjacent pads due to bump deformation become a problem. . At the same time, since the gap between bumps is about 20 µm in height and the adjacent gap is about 50 µm, voids are more likely to occur when filling the resin, and underfill is difficult to be filled, thereby reducing the reliability of the package.

이에 대해 Au 범프와 도전성 수지를 이용하는 방법은 접속 조건으로서 낮은 가열 온도·낮은 접합 하중에 의해 압착하는 방법이므로, 범프의 변형을 작게 하여 접속할 수 있다. 또한, 접속 공정에서 칩과 기판 사이에 미리 수지를 충전하고 나서 압착하는 방법이므로, 보이드 등의 발생이 없는 양호한 패키지를 조립하는 것이 가능하다. 그러나, 도전성 수지의 경우는 흡습에 의한 체적 팽창에 의해 도전성 입자의 접촉 상태가 나빠져 저항이 경시적으로 증가한다고 하는 신뢰성 상의 문제가 있다.On the other hand, since the method of using Au bumps and conductive resins is a method of crimping by low heating temperature and low bonding load as connection conditions, the deformation of bumps can be reduced and connected. Moreover, since it is a method of crimping after resin is previously filled between a chip | tip and a board | substrate in a connection process, it is possible to assemble the favorable package without generation | occurrence | production of a void etc .. However, in the case of the conductive resin, there is a problem in reliability that the contact state of the conductive particles deteriorates due to volume expansion due to moisture absorption, and the resistance increases with time.

한편, 최근의 패키지 비용 저감책으로서, 웨이퍼 단계에서 패키지에 조립하는 방식의 칩 스케일 패키지가 제안되어 있다. 배선 기판으로의 패키지 실제 장착은 땜납 볼 범프를 거쳐서 접합하는 구조가 일반적으로 채용되지만, 그 땜납 접합부를 언더필에 의한 수지 보강없이 신뢰성을 확보하는 것이 패키지의 탑재 장착 비용이나 수리성을 확보하는 데 있어 중요하다. 그를 위해서는 Si 칩의 열 팽창율과 배선 기판의 열 팽창율의 차에 의해 발생하는 열 왜곡이 땜납 접합부에 집중하는 것을 방지하기 위해, 땜납부 이외에서 열 왜곡이 완화되는 구조로 할 필요가 있다. 이로 인해, BGA 패키지에서는 유기 캐리어 기판을 이용하는 구조가 일반적으로 채용되고 있다. 그러나, 웨이퍼 상태에서 캐리어 기판과 접합하면, 캐리어 기판의 열 팽창과 Si 웨이퍼의 열 팽창의 차에 의해 웨이퍼 주변의 접합부에는 웨이퍼 크기에 비례한 큰 왜곡이 발생한다. 발생하는 왜곡의 크기는 접합 온도에 비례하고 범프 높이에 반비례한다. 종래의 땜납을 거친 접합에서는 배선 기판에의 실제 장착에 있어서의 내납땜성의 관점으로부터 패키지 조립의 납땜 온도가 필연적으로 높아지고, 그로 인해 왜곡이 커지는 것과 땜납 강도가 약한 것의 이유로부터, 접합 후에 작업편을 실온으로 냉각한 때 웨이퍼 주변의 땜납 접합부에 큰 왜곡이 발생하여 파손해 버린다고 하는 문제가 있다. 한편, Au 범프를 이용한 접합 구조에서는 흡착 분자의 이탈과 계면 확산에 의한 접합성 개선의 점으로부터 종래 기술에 있어서의 접합 가능한 가열 온도가 70℃ 이상이며, 또한 200℃ 이하의 저온에서는 Au 범프의 대폭적인 소성 변형이 접합에 불가결한 요소이므로, 압착 후의 형상을 종횡비(높이/직경의 비)로서 1/5이상으로 올리는 것이 곤란했다. 특히 접합 온도가 130℃ 이하에서는 종횡비가 1/10이하로 현저하게 낮았다. 접합 온도를 가령 70℃라 한 경우의 접합체의 열 왜곡을 도19에 도시한 구조 모델을 이용하여 개산하면, 웨이퍼 크기가 8인치인 경우, Si의 열 팽창율 α = 3 × 10-6/K와 캐리어 테이프 기판의 열 팽창율 α = 15 × 10-6/K의 차이로부터 웨이퍼 주변의 범프 접합부에 0.060㎜의 어긋남의 발생을 확인할 수 있다. 이 어긋남을 범프의 변형과 기판의 변형과 Si 웨이퍼의 변형으로 흡수하게 된다. 그래서, 이 때의 Si 웨이퍼와 캐리어 기판 사이의 왜곡 분담은 각 부재의 응력 밸런스로부터 개략 산출한다. 각 부재의 영률은 Si : 190Gpa, Au 범프 : 88GPa, 폴리이미드 기판 : 9Gpa이며, 단면 비율은 부재의 두께와 Au 범프의 공간 체적 비율로 결정되므로, 범프 높이를 H, Au 범프의 상하 전단 방향의 어긋남을 Δ라 하면, 범프의 인장 방향의 주 왜곡(ε)은 2차원 모델로 ε = ((H2+ Δ2)1/2- H)/H로 나타내며, 범프 높이와 주 왜곡의 관계는 도20에 도시한 바와 같은 곡선이 된다. 한편, Au 범프의 연신은 재질에 의존하지만, 도금 혹은 볼 본딩으로 형성하는 경우에는 3 내지 6%이며, 주 왜곡이 이 값을 넘는 조건에서는 Au 범프가 파단되어 버린다. 즉, 접합 온도가 70℃인 경우에는 충분한 접합 강도를 갖고 있는 범프라도 범프 높이 50㎛ 이상이 필요하며, 접합 온도가 200℃인 경우에는 범프 높이 80㎛ 이상이 필요하다. 만약 칩이나 기판과 Au 범프의 접합 강도가 약한 경우에는 더욱 높은 범프 높이가 필요해진다. 이로 인해, Au 범프 높이를 접합 후의 열수축으로 Au 범프가 파손하지 않는 최소의 높이, 즉 접합 온도 70℃인 경우에 범프 높이 50㎛로 한 경우에 압착 직경 : 500㎛ 이상이 되며, 접합 온도 200℃인 경우에 범프 높이 80㎛로 한 경우, 압착 직경이 400㎛ 이상이 된다. 이로 인해, 압착 직경의 변동이나 형상의 변동을 고려하면, 범프 피치를 500㎛ 이하로 협소화하는 것이 곤란했다.On the other hand, as a recent package cost reduction measure, a chip scale package of a method of assembling into a package at the wafer stage has been proposed. The actual mounting of the package onto the wiring board is generally adopted through a solder ball bump, but the reliability of the solder joint without reinforcement of the solder joint without underfill is to secure the mounting cost and repairability of the package. It is important. For this purpose, in order to prevent the thermal distortion caused by the difference between the thermal expansion rate of the Si chip and the thermal expansion rate of the wiring board from concentrating on the solder joint, it is necessary to have a structure in which thermal distortion is relaxed other than the solder portion. For this reason, the structure using an organic carrier substrate is generally employ | adopted in BGA package. However, when bonding to the carrier substrate in the wafer state, a large distortion in proportion to the wafer size occurs in the junction around the wafer due to the difference between the thermal expansion of the carrier substrate and the thermal expansion of the Si wafer. The magnitude of the distortion that occurs is proportional to the junction temperature and inversely proportional to the bump height. In the conventional solder joint, the soldering temperature of the package assembly is inevitably increased from the viewpoint of the soldering resistance in the actual mounting on the wiring board, and therefore the workpiece is removed after the bonding due to the reason that the distortion is large and the solder strength is weak. When cooled to room temperature, there is a problem that large distortion occurs in the solder joints around the wafer and breaks. On the other hand, in the bonded structure using Au bumps, the bonding temperature in the prior art is 70 ° C or higher from the viewpoint of separation of adsorbed molecules and the improvement of bonding properties due to interfacial diffusion, and at a low temperature of 200 ° C or lower, the Au bumps are significantly reduced. Since plastic deformation is an essential element for joining, it was difficult to raise the shape after crimping to 1/5 or more as an aspect ratio (ratio of height / diameter). In particular, when the joining temperature was 130 ° C. or lower, the aspect ratio was significantly lower than 1/10. When the thermal distortion of the bonded body at the junction temperature of 70 ° C. is estimated by using the structural model shown in Fig. 19, when the wafer size is 8 inches, the thermal expansion coefficient of α = 3 × 10 −6 / K and The occurrence of a deviation of 0.060 mm in the bump junction around the wafer can be confirmed from the difference in the thermal expansion coefficient α = 15 × 10 −6 / K of the carrier tape substrate. This shift is absorbed by the deformation of the bump, the deformation of the substrate and the deformation of the Si wafer. Therefore, the distortion sharing between the Si wafer and the carrier substrate at this time is roughly calculated from the stress balance of each member. The Young's modulus of each member is Si: 190Gpa, Au bump: 88GPa, polyimide substrate: 9Gpa, and the cross-sectional ratio is determined by the thickness of the member and the space volume ratio of the Au bumps. When the deviation is Δ, the main distortion ε in the tensile direction of the bump is represented by ε = ((H 2 + Δ 2 ) 1 / 2 -H) / H in a two-dimensional model, and the relationship between the bump height and the main distortion is It becomes a curve as shown in FIG. On the other hand, the stretching of the Au bumps depends on the material, but when formed by plating or ball bonding, it is 3 to 6%, and the Au bumps are broken under conditions in which the main distortion exceeds this value. That is, when the joining temperature is 70 ° C, a bump prado having a sufficient bonding strength is required to have a bump height of 50 µm or more, and when the joining temperature is 200 ° C, a bump height of 80 µm or more is required. If the bond strength between the chip or substrate and the Au bumps is weak, a higher bump height is required. Therefore, when the bump height is set to the minimum height at which Au bumps are not damaged by thermal shrinkage after bonding, that is, the bump height is 50 µm when the bonding temperature is 70 ° C, the crimp diameter is 500 µm or more, and the bonding temperature is 200 ° C. When the bump height is 80 µm, the crimp diameter is 400 µm or more. For this reason, it was difficult to narrow a bump pitch to 500 micrometers or less in consideration of the fluctuation | variation of a crimp diameter, or the fluctuation | variation of a shape.

본 발명은 LSI 칩 등의 반도체 칩을 유기 재료의 캐리어 기판에 탑재한 구조의 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package having a structure in which semiconductor chips such as LSI chips are mounted on a carrier substrate made of an organic material.

도1은 본 발명에 의한 반도체 패키지의 단면 구조의 일 실시예.1 is an embodiment of a cross-sectional structure of a semiconductor package according to the present invention.

도2는 Au 범프 형상을 도시한 도면.Fig. 2 shows Au bump shape.

도3은 본 발명에 의한 반도체 패키지의 단면 구조의 다른 실시예.Figure 3 is another embodiment of the cross-sectional structure of a semiconductor package according to the present invention.

도4는 본 발명에 의한 반도체 패키지의 단면 구조의 다른 실시예.4 is another embodiment of a cross-sectional structure of a semiconductor package according to the present invention.

도5는 도4의 반도체 패키지에 이용하는 유기 캐리어 기판의 평면도.FIG. 5 is a plan view of an organic carrier substrate used for the semiconductor package of FIG. 4; FIG.

도6은 본 발명에 의한 멀티칩 반도체 패키지의 단면 구조의 일 실시예.6 is an embodiment of a cross-sectional structure of a multichip semiconductor package according to the present invention.

도7은 본 발명에 의한 칩과 캐리어 기판의 접합 방법을 도시한 일 접합 순서예.Fig. 7 is an example of one bonding procedure showing a bonding method of a chip and a carrier substrate according to the present invention.

도8은 도7의 접합 방법을 실현하기 위한 장치 구성의 일 실시예.8 is an embodiment of an apparatus configuration for realizing the bonding method of FIG.

도9는 본 발명에 의한 칩과 캐리어 기판의 접합 방법의 다른 접합 순서예.9 is another example of the bonding sequence of the bonding method of the chip and the carrier substrate according to the present invention;

도10은 도9의 접합 방법을 실현하기 위한 장치 구성의 일 실시예.10 is an embodiment of an apparatus configuration for realizing the bonding method of FIG.

도11은 도10의 전처리실과 접합실의 장치 구성의 일 실시예.FIG. 11 is an embodiment of the apparatus configuration of the pretreatment chamber and the bonding chamber of FIG.

도12는 질소 및 대기의 접합 분위기가 접합 결과에 부여하는 영향을 도시한 실험 결과.Fig. 12 is an experimental result showing the effect that the joining atmosphere of nitrogen and air gives on the joining result.

도13은 접합 표면의 오염 상태를 도시한 오우거 분석 결과.13 is an ogre analysis result showing the contamination state of the bonding surface.

도14는 대기 분위기의 가스 조성.14 is a gas composition in an atmospheric atmosphere.

도15는 각종 접합 분위기가 접합 결과에 부여하는 영향을 도시한 실험 결과.15 is an experimental result showing the effect that various bonding atmospheres have on the bonding result.

도16은 접합 분위기의 수분 함유량이 접합 결과에 부여하는 영향을 도시한 실험 결과.Fig. 16 is an experimental result showing the effect that the water content of the bonding atmosphere gives on the bonding result.

도17은 본 발명에 의한 반도체 패키지의 온도 사이클 시험 결과.17 is a result of a temperature cycle test of a semiconductor package according to the present invention.

도18은 본 발명에 의한 반도체 패키지의 땜납 리플로우 반복 시험 결과.18 is a result of repeated solder reflow test of a semiconductor package according to the present invention.

도19는 반도체 패키지의 모델.19 is a model of a semiconductor package.

도20은 범프 높이와 왜곡의 관계.20 is a relationship between bump height and distortion.

도21은 압괴률과 접합 강도의 관계.21 is a relationship between crush rate and joint strength.

본 발명의 목적은 초다핀 혹은 고속 동작의 LSI 칩 등의 반도체 칩을 수납하여 그 칩 성능을 최대한으로 인출하는 것이 가능하고, 게다가 내부 접속부의 내열성과 신뢰성이 높은 반도체 패키지를 제공하는 데 있다. 또한, 그 반도체 패키지를 실현하기 위해 필요한, 저온 프로세스와 양산성과 양호한 수율을 맞추어 갖는 칩/기판 사이의 플립 칩 접합 방법 및 장치를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor package capable of accommodating a semiconductor chip such as an ultra-high pin or high-speed LSI chip and extracting the chip performance to the maximum, and having high heat resistance and high reliability in the internal connection portion. In addition, the present invention provides a method and apparatus for flip chip bonding between a chip / substrate having a low temperature process and good yield and good yield, which is necessary for realizing the semiconductor package.

본 발명의 다른 목적은 웨이퍼 레벨로 실제 장착하는 경우에, 웨이퍼와 유기 캐리어 기판을 접합한 후의 냉각 과정에서 열 왜곡에 의한 접합부 손상의 문제를 일으키지 않는 실제 장착 구조이고 게다가 범프 피치를 작게 할 수 있는 실제 장착구조를 제공하여 웨이퍼 단계에서의 저비용의 패키지 실제 장착 방법을 제공하는 데 있다.Another object of the present invention is an actual mounting structure that does not cause a problem of damage to the joint due to thermal distortion in the cooling process after joining the wafer and the organic carrier substrate when the wafer is actually mounted at the wafer level, and furthermore, the bump pitch can be made smaller. The actual mounting structure is provided to provide a low cost package actual mounting method at the wafer level.

본 발명에 의한 반도체 패키지의 구조에 있어서는 유기 캐리어 기판과 반도체 칩이 50㎛ 이상 떨어진 상태에서, 기판과 칩이 영역 형상으로 배치된 Au 범프를 중간재로 하여 금속적으로 견고하게 접합되고, 양자의 간극에 수지를 충전한 구조로 한다. 또한, 본 발명에 의한 접합 방법에 있어서는 플립 칩 접합면의 재료 구성을 Au/Au 로 하고, 그 접합 표면의 청정도를 규정하여 수분 함유량이 수증기 분압 : 100Pa 이하인 건조 분위기 속에서 가열 압접 혹은 스크럽이나 약한 초음파 진동을 가해 가열 압접한다. 이 접합 방법에 의해 상기 본 발명에 의한 반도체 패키지를 제조할 수 있다.In the structure of the semiconductor package according to the present invention, in the state where the organic carrier substrate and the semiconductor chip are separated from each other by 50 µm or more, the substrate and the chip are firmly bonded to each other by using Au bumps arranged in an area shape as intermediate materials, and the gap between them. It is set as the structure which filled with resin. In the bonding method according to the present invention, the material configuration of the flip chip bonding surface is set to Au / Au, and the cleanliness of the bonding surface is defined, and the heat content is a hot press or scrub or weak in a dry atmosphere in which the water content is water vapor partial pressure: 100 Pa or less. Apply ultrasonic vibration to heat welding. By this bonding method, the semiconductor package according to the present invention can be produced.

이하, 본 발명의 기본이 된 본 발명자의 검토 결과 등에 대해 약간 구체적으로 기술한다.Hereinafter, the result of examination by the present inventor which became the basis of the present invention, etc. will be described in detail.

일반적으로, Au는 강도가 14 내지 25kg/㎟ 정도이며, 또한 가공 경화하지 않은 재료이므로 피로 수명이 땜납재에 비해 1자릿수 이상 길어 Au 범프로 플립 칩 접합할 수 있으면 패키지의 온도 사이클 신뢰성이 향상된다. 그러나, Au 범프를 현저히 찌부러 뜨리지 않으면 충분한 접합 강도를 갖는 신뢰성이 있는 접합부를 얻을 수 없으므로, 접합 하중이나 초음파 진동에 의한 칩의 손상의 문제나, 칩과 기판 사이의 간극이 지나치게 좁아지므로 수지의 충전을 충분히 행할 수 없게 되는 등의 문제가 있다. 이로 인해, 유기 기판을 이용하는 반도체 패키지에서는 Au 범프의 적용이 어렵다. 한편, Au나 Ag 등의 귀금속의 접합에 있어서는 초고진공 속에서 표면을 청정화하면, 상온이고 또한 저하중의 조건에서 범프의 변형을 작게 억제하여 압착할 수 있다. 그러나, 반도체 패키지의 양산 라인에 적용하기 위해서는 진공속에서 청정화 후에 칩과 기판을 정렬하는 취급 기구와 그 프로세스의 택트에 문제가 있으며, 양산성과 생산 비용 면에서 실제 제품에 적용 곤란하다. 문제가 되는 이유는 칩이나 기판을 진공 속에서 처킹하는 수단이 어려운 것이나, 위치 맞춤하는 기구부를 진공 배기 가능한 재료로 구성한 경우의 장치 비용이 높은 것, 진공 속에서 고속 구동하면 가동부가 마모나 응착을 일으키기 쉬워 장치 수명이 짧은 것 등이다. 만약, 상압(常壓) 하라는 조건에서 진공 중과 동등한 접합성을 얻는 접합 방법이 있으면 상기 문제를 해결할 수 있어 칩과 기판의 취급을 용이하게 행할 수 있어, 각 기구부의 구동을 고속으로 동작 가능해진다.In general, Au has a strength of about 14 to 25 kg / mm 2, and since it is a work hardened material, the fatigue life is longer by one or more orders of magnitude compared to the solder material, so that flip chip bonding with Au bumps improves the temperature cycle reliability of the package. . However, if the Au bumps are not crushed remarkably, a reliable joint with sufficient bonding strength cannot be obtained. Therefore, the problem of damage to the chip due to the bonding load and ultrasonic vibration or the gap between the chip and the substrate becomes too narrow, so that the filling of the resin There is a problem such that it cannot be performed sufficiently. For this reason, it is difficult to apply Au bump in the semiconductor package using an organic substrate. On the other hand, in the joining of noble metals such as Au and Ag, if the surface is cleaned in an ultra-high vacuum, the deformation of the bumps can be suppressed to a small degree under normal temperature and lowering conditions and can be pressed. However, in order to apply to the mass production line of the semiconductor package, there is a problem in the handling mechanism for aligning the chip and the substrate after cleaning in vacuum and the tact of the process, it is difficult to apply to the actual product in terms of mass production and production cost. The reason for the problem is that the means for chucking the chip or the substrate in a vacuum is difficult, but the apparatus cost is high when the mechanism for positioning is made of a material that can be evacuated. It is easy to produce, and the lifetime of an apparatus is short. If there is a bonding method that obtains the same bonding properties as in vacuum under the condition of normal pressure, the above problem can be solved, and the handling of the chip and the substrate can be easily performed, and the drive of each mechanism can be operated at high speed.

우리들은 이와 같은 사고 방식에 의거하여, 표면 청정 상태와 접합 상태에 대해 여러 가지의 검토를 행하였다. 도12는 접합 분위기가 대기 중 및 질소 중인 경우로, Au 증착막에 Au 볼을 100℃의 가열 온도로 초음파 접합한 때의 접합 결과를 나타낸다. 접합 하중은 50g이다. 횡축은 초음파 출력을, 종축은 접합 강도가 16g 이상이 되는 비율을 나타낸다. Au 막표면의 처리는 각 분위기의 경우 모두, 미처리의 경우와 이온 조사하여 청정화한 경우의 접합 결과를 플롯하고 있다. 본딩 성공율 : 100%를 얻을 수 있는 초음파 출력은 표면 청정화하여 질소 속에서 접합한 경우에 초음파 출력 0mW, 즉 하중만으로 접합할 수 있으며, 질소 속에서는 청정화하지 않아도 1.4mW로 100%에 달하고 있다. 한편, 대기 중의 경우는 청정화해도 본딩 성공율 : 100%를 얻을 수 있는 것은 15mW이고, 청정화하지 않은 경우는 151mW가 필요하다. 즉, 청정화하지 않은 면에 질소 속에서 접합하는 쪽이, 청정화하여 대기속에서 접합하는 것보다 접합성이 좋다. 도13은 표면의 오염 상태를 오우거 분석으로 조사한 결과를 나타낸다. 미처리 시료에서는 분명하게 유기물 오염이나 S 오염이 현저하고, 표면의 Au 농도도 33 원자%로 낮다. 한편, 표면 청정화 처리를 한 시료는 질소 혹은 대기에 노출해도 오염 레벨이 미처리에 비해 낮고, 표면의 Au 농도도 55 내지 61 원자%로 높은 레벨을 유지하고 있다. 이상과 같이, Au 끼리의 접합에 있어서는 표면의 오염 레벨만으로 접합성이 결정되는 것이 아니고 분위기 가스의 영향이 크다.Based on this mindset, we conducted various studies on surface cleanliness and bonding. Fig. 12 shows the bonding results when the Au balls were ultrasonically bonded to a Au vapor deposition film at a heating temperature of 100 ° C in a case where the bonding atmosphere was in the atmosphere and in nitrogen. Bonding load is 50g. The horizontal axis represents the ultrasonic output, and the vertical axis represents the ratio at which the bonding strength is 16 g or more. The treatment of the Au film surface plots the bonding results in the case of each atmosphere in the case of untreated and in the case of ion irradiation cleaning. Bonding success rate: 100% of the ultrasonic output can be bonded by ultrasonic output 0mW, that is, load only when it is surface-cleaned and bonded in nitrogen, and reaches 100% at 1.4mW without cleaning in nitrogen. On the other hand, in the air, it is 15 mW that the bonding success rate: 100% can be obtained even if it is cleaned, and 151 mW is required when it is not cleaned. In other words, bonding to the uncleaned surface in nitrogen is better in bonding than cleaning and bonding in the atmosphere. Fig. 13 shows the result of investigation of the contamination state of the surface by Ogre analysis. In the untreated sample, organic contamination and S contamination were obvious, and the Au concentration on the surface was also low at 33 atomic%. On the other hand, even when exposed to nitrogen or the atmosphere, the sample subjected to the surface cleaning treatment has a lower pollution level than the untreated treatment, and maintains a high Au concentration of the surface at 55 to 61 atomic%. As mentioned above, in bonding between Au, bonding property is not determined only by the contamination level of the surface, but the influence of atmospheric gas is large.

그래서 다음에, 분위기 가스의 무엇이 접합성을 나쁘게 하고 있는가를 조사하기 위해 대기의 가스 분석을 행하여 질소 이외의 함유 가스의 접합성에 부여하는 영향을 검토했다. 도14는 대기(공기)의 가스 조성을 나타낸다. 접합성에 영향을 부여하는 가스로서는 산소 및 수분을 생각할 수 있다. 그래서, 이들 가스를 포함하는 분위기를 제작하여 그 속에서 접합을 행하고, 접합성을 비교했다. 도15는 Ar 가스에 산소나 수분을 포함하는 가스와 공기 및 질소 분위기 중에서 접합한 때의 접합 결과를 나타낸다. 사선 부분이 본딩 성공율 : 100%를 얻을 수 있는 초음파 출력 영역이다. 산소는 전혀 접합성에 영향을 주지 않으며, 수분이 나쁜 것을 알 수 있다. 도16은 분위기 가스 중의 수분 함유량과 본딩 성공율 100%를 얻을 수 있는 최소 초음파 출력의 관계를 나타낸다. 양자 사이에는 분명히 상관 관계가 인정되며, 수분 함유량이 0.03 내지 0.1vo1% 부근에서부터 접합성이 급속하게 나빠지고 있다. 즉, 분위기 중의 수분 함유량이 0.03 내지 0.1vol% 이하이면 표면 청정화 처리를 행함으로써, 접합 온도 100℃, 접합 하중 50g의 저온·저하중 조건에서, Au 볼과 Au 패드를 접합 강도 16g 이상으로 압착할 수 있다. 이들 결과로부터, Au의 접합에 있어서는 접합 분위기 중의 수분 관리가 매우 중요한 것이 명백하다. 또, 수분 관리가 충분하면, Au 접합 표면을 Au 농도가 20 원자% 이상이 되도록 청정화 처리하면 충분한 접합 강도를 얻을 수 있다.Then, in order to investigate what is worsening the bonding property of the atmospheric gas, an atmospheric gas analysis was carried out to examine the influences on the bonding properties of the containing gases other than nitrogen. 14 shows the gas composition of the atmosphere (air). Oxygen and moisture can be considered as a gas which affects bonding property. Then, the atmosphere containing these gases was produced, bonding was performed in it, and joinability was compared. Fig. 15 shows the bonding result when the gas containing oxygen or water is bonded to the Ar gas in air and nitrogen atmosphere. An oblique line is an ultrasonic output area that can obtain a bonding success rate of 100%. Oxygen does not affect the bonding at all, and it can be seen that the moisture is bad. Fig. 16 shows the relationship between the moisture content in the atmospheric gas and the minimum ultrasonic output at which a bonding success rate of 100% can be obtained. A correlation is clearly recognized between the two, and the bonding property is rapidly deteriorating from around 0.03 to 0.1vo1%. That is, when the moisture content in the atmosphere is 0.03 to 0.1 vol% or less, the surface cleansing treatment is performed to compress the Au ball and the Au pad to a bonding strength of 16 g or more under low temperature and low load conditions at a bonding temperature of 100 ° C. and a bonding load of 50 g. Can be. From these results, it is clear that the water management in the bonding atmosphere is very important in the Au bonding. If the moisture management is sufficient, sufficient bonding strength can be obtained by cleaning the Au bonding surface so that the Au concentration is 20 atomic% or more.

이 결과를 응용하면, 표면 청정화 처리와 수분을 관리한 분위기 속에서 접합하는 방법을 조합시킴으로써, Au 범프를 형성한 칩을 유기 기판상의 Au 패드 혹은 Au 범프에, 하중 ≤ 50g/범프, 접합 온도: 100 내지 200℃의 조건에서 범프의 변형을 억제하여 고강도로 접합하는 것이 가능해진다. 환언하면, 표면 청정화와 분위기를 제어한 Au 범프/Au 패드의 접합 방법을 적용함으로써, 초다핀 혹은 고속 동작의 LSI 칩을 수납하여 그 칩 성능을 최대한으로 인출하는 것이 가능하고, 게다가 접합부의 장기간 신뢰성이 높은 패키지 구조를 실현할 수 있다. 더구나, 그 반도체 패키지를 양산성 좋게 또한 양호한 수율로 조립할 수 있다.Applying this result, by combining the surface cleaning treatment and the method of bonding in a moisture-controlled atmosphere, the chip on which the Au bumps are formed is bonded to the Au pad or Au bumps on the organic substrate, and the load ≤ 50 g / bump, the bonding temperature: Under the conditions of 100 to 200 ° C., deformation of the bumps can be suppressed and joined at high strength. In other words, by applying the Au bump / Au pad bonding method that controls the surface cleanness and atmosphere, it is possible to store ultra-high pin or high speed LSI chips and to extract the chip performance to the maximum, and furthermore, the long-term reliability of the joint This high package structure can be realized. Moreover, the semiconductor package can be assembled with good productivity and with good yield.

이 방법에 의해 반도체 패키지를 조립하여 신뢰성 시험을 행한 결과를 도17 및 도18에 도시한다. 도17은 Au 범프 높이를 여러 가지 바꾼 패키지의 온도 사이클 시험 결과를 나타낸다. 칩 크기는 5㎜ 내지 1O㎜ 각도이다. 범프 높이와 파단수명의 사이에는 분명히 상관이 있으며, 실용상 필요한 수명 1000회를 초과하는 것은 범프 높이 약 50㎛ 이상이다. 또한, 도18은 땜납 리플로우를 반복한 경우의 범프 접합 강도와 파단 발생율의 관계를 조사한 결과를 도시한다. 범프 강도가 20g에서는 적은 확률이면서 파단의 발생을 볼 수 있다. 따라서, 패키지의 신뢰성 면에서, 범프 높이 : 50㎛ 이상, 범프 강도 : 30g 이상이 바람직하다.17 and 18 show the results of the reliability test performed by assembling the semiconductor package by this method. Fig. 17 shows the results of the temperature cycle test of packages with various Au bump heights. Chip size is 5mm to 10mm angle. There is a clear correlation between the bump height and the break life, and it is more than about 50 μm in bump height that exceeds the practically necessary life of 1000 times. 18 shows the result of examining the relationship between the bump joint strength and the breakage incidence rate when the solder reflow is repeated. At 20 g of bump strength, there is a small probability of occurrence of breakage. Therefore, from the standpoint of reliability of the package, bump height: 50 µm or more and bump strength: 30 g or more are preferable.

다음에, 웨이퍼 레벨에서의 캐리어 기판의 접합을 생각한다. 본 발명에 의한 접합 방법을 적용하면, 접합 온도 70℃ 내지 100℃에 있어서 도21에 도시한 바와 같은 작은 압괴율(壓壞率)로 접합할 수 있다. Si 웨이퍼와 캐리어 기판 사이의 왜곡은 도19의 모델 조건에 있어서 약 60㎛이며, 도20에 도시한 바와 같은 범프 높이와 주 왜곡의 관계가 있다. 접합 온도를 70℃로 하여 범프 높이를 50㎛라 하면 주 왜곡이 약 3%가 되고 13 내지 20kg/㎟의 응력이 발생한다. 만약 Au 범프의 접합 계면 강도가 이 값보다 약하면 계면으로 파단하여 버리므로, 접합 강도는 충분히 높게 해 둘 필요가 있다. 종래에서는 범프 압궤율(壓潰率)을 50% 이상으로 올리지 않으면 충분한 접합 강도를 얻을 수 없으므로, 범프 높이를 50㎛로 하기 위해서는 범프 직경이 420㎛ 가 되어 500㎛ 피치 이하의 실현이 어렵지만, 표면을 청정화하여 드라이한 분위기 중에서 본딩하는 방식을 채용함으로써 압괴율 22%, 종횡비 0.52로 접합할 수 있다. 이로 인해, 범프 높이 50㎛를 압착 직경 100㎛로 실현할 수 있게 된다. 즉, 200㎛ 피치의 본딩이 가능해진다. 또한 반대로, 범프 직경을 200㎛로 하고 범프 높이를 100㎛로 함으로써 왜곡을 0.3%로 저감할 수 있고, 범프 내의 발생 응력이 2.6kg/㎟로 탄성 범위의 변형으로 억제되므로, 접합부의 파손 우려가 완전히 없어진다.Next, the bonding of the carrier substrate at the wafer level is considered. By applying the joining method according to the present invention, it is possible to join at a small crush rate as shown in Fig. 21 at a joining temperature of 70 ° C to 100 ° C. The distortion between the Si wafer and the carrier substrate is about 60 mu m under the model condition of FIG. 19, and there is a relationship between the bump height and the main distortion as shown in FIG. A bump height of 50 mu m with a junction temperature of 70 deg. C causes a major distortion of about 3% and a stress of 13 to 20 kg / mm2. If the bonding interface strength of Au bump is weaker than this value, it will break to the interface, so the bonding strength needs to be high enough. Conventionally, if the bump collapse ratio is not increased to 50% or more, sufficient joint strength cannot be obtained. To achieve a bump height of 50 μm, the bump diameter becomes 420 μm, and it is difficult to realize the pitch below 500 μm. By adopting a method of cleaning and bonding in a dry atmosphere, it can be joined at a crushing rate of 22% and an aspect ratio of 0.52. For this reason, bump height of 50 micrometers can be achieved by 100 micrometers of crimp diameters. That is, the bonding of 200 micrometer pitch is attained. On the contrary, when the bump diameter is set to 200 m and the bump height is set to 100 m, the distortion can be reduced to 0.3%, and the stress generated in the bump is 2.6 kg / mm 2, which is suppressed by the deformation of the elastic range, which may cause damage to the joint. Completely gone.

상기와 같은 검토에 의거하여, 나중에 상세하게 서술하는 바와 같은 Au 표면의 청정화 및 접합 분위기의 수분량에 배려한 접합 방법에 관한 본 발명이 이루어졌다. 그리고, 본 발명에 의한 접합 방법에 의해 다음과 같은 신규한 각 반도체 패키지를 얻을 수 있다.Based on the above examination, this invention regarding the joining method which considered the cleanness of the Au surface and the moisture content of a joining atmosphere as mentioned later in detail was made. And the following novel semiconductor packages can be obtained by the joining method by this invention.

1) 반도체 칩의 전극 단자와 유기 기판의 내부 접속 단자가, 직경 300㎛ 이하이고 높이 50㎛ 이상 또한 높이/직경의 비가 1/5 이상인 Au 범프를 거쳐서 접합되는 반도체 패키지.1) A semiconductor package in which an electrode terminal of a semiconductor chip and an internal connection terminal of an organic substrate are joined via Au bumps having a diameter of 300 µm or less, a height of 50 µm or more, and a height / diameter ratio of 1/5 or more.

2) 반도체 칩의 복수의 전극 단자와, 유기 기판에 있어서 이들 전극 단자와 치수적으로 동일하게 배열되는 복수의 내부 접속 단자가, Au 범프를 거쳐서 접속되고, 또한 유기 기판의 복수의 외부 접속 단자가 액상 온도 190℃ 이상의 땜납 범프로 구성되는 반도체 패키지.2) A plurality of electrode terminals of the semiconductor chip and a plurality of internal connection terminals arranged in the same dimension as those of the electrode terminals in the organic substrate are connected via Au bumps, and a plurality of external connection terminals of the organic substrate A semiconductor package composed of solder bumps having a liquidus temperature of 190 ° C. or higher.

3) 반도체 칩과 유기 기판의 복수의 내부 접속 단자가 피치 400㎛ 이하의 Au 범프를 거쳐서 플립 칩 접합되고, 유기 기판에 있어서 외부 접속 단자의 영역과 내부 접속 단자의 영역이 슬릿에 의해 분할되고, 외부 접속 단자와 내부 접속 단자가 슬릿을 통과하는 배선으로 결선되는 반도체 패키지.3) The plurality of internal connection terminals of the semiconductor chip and the organic substrate are flip-chip bonded through Au bumps having a pitch of 400 µm or less, and the area of the external connection terminal and the area of the internal connection terminal are divided by slits in the organic substrate, A semiconductor package in which external connection terminals and internal connection terminals are connected by wiring passing through the slit.

4) 반도체 칩과 유기 기판에 있어서 영역 형상으로 배치되는 복수의 내부 접속 단자가 Au 범프를 거쳐서 페이스 다운으로 접합되고, 내부 접속 단자의 영역과 외부 접속 단자의 영역이 투영면 상에서 중복되는 반도체 패키지.4) A semiconductor package in which a plurality of internal connection terminals arranged in an area shape in a semiconductor chip and an organic substrate are bonded face down through Au bumps, and the areas of the internal connection terminals and the areas of the external connection terminals overlap on the projection surface.

5) 전극 단자를 갖고, 1㎜ 이하의 간극으로 배치되는 복수의 반도체 칩과, 유기 기판의 복수의 내부 접속 단자가 Au 범프를 거쳐서 접속되고, 유기 기판의 외부 접속 단자가 액상 온도 190℃ 이상의 땜납 범프로 구성되는 반도체 패키지.5) A plurality of semiconductor chips having electrode terminals and arranged in a gap of 1 mm or less and a plurality of internal connection terminals of the organic substrate are connected via Au bumps, and the external connection terminals of the organic substrate are soldered at a liquid phase temperature of 190 ° C. or higher. A semiconductor package composed of bumps.

또, 상기 각 반도체 패키지에 있어서는 반도체 칩과 유기 기판 사이에 수지가 충전되는 것이 바람직하다.Moreover, in each said semiconductor package, it is preferable that resin is filled between a semiconductor chip and an organic substrate.

이하, 본 발명의 실시예를 도면을 이용하여 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도1은 본 발명에 의한 반도체 패키지의 단면 구조를 도시한다. 도면에 있어서, 반도체 칩(1)[이하 칩(1)이라 함]의 Al 또는 Au 전극 패드(2)에 Au 범프(7)가 볼 본딩에 의해 형성되어 있다. 유기 캐리어 기판은 유기 절연판(3)과, 유기 절연판(3)의 한 쪽 표면에 설치되는 내부 접속 단자(4)와, 한 쪽 표면의 이면에 설치되는 외부 접속 단자(5)와, 외부 접속 단자(5)의 주위의 절연판 표면을 덮는 도금 레지스트(6)로 구성되어 있다. 내부 접속 단자(4) 및 외부 접속 단자(5)는 Cu 도금 혹은 Cu 박을 부착하여 에칭하는 방법에 의해 형성되고, 각 접속 단자사이는 유기 절연판(3)에 설치한 관통 구멍과 배선에 의해 전기적으로 결선되어 있다. 각 접속 단자에는 베이스에 Ni나 Pd 도금을 실시하고 나서 최종 표면에 Au 도금이 실시되고 있다. 패키지의 조립은 캐리어 기판의 내부 접속 단자(4)에 Au 범프(8)를 볼 본딩에 의해 형성하고, 칩(1)의 Au 범프(6)와 정렬하여 Au 범프 끼리가 접하도록 탑재하고, 그 분위기를 1Pa 이하로 진공 배기하여 150 내지 250℃로 가열하여 가압 접합을 행하고 있다. 하중은 30 내지 80g/범프이며 범프가 지나치게 찌부러지지 않도록 변위량 제어를 행해 접합하고 있다.1 shows a cross-sectional structure of a semiconductor package according to the present invention. In the drawing, Au bumps 7 are formed on the Al or Au electrode pads 2 of the semiconductor chip 1 (hereinafter referred to as the chip 1) by ball bonding. The organic carrier substrate includes an organic insulating plate 3, an internal connection terminal 4 provided on one surface of the organic insulating plate 3, an external connection terminal 5 provided on the rear surface of one surface, and an external connection terminal. It consists of the plating resist 6 which covers the insulating plate surface of the periphery of (5). The internal connection terminal 4 and the external connection terminal 5 are formed by a method of etching Cu plating or by attaching Cu foil, and the electrical connection terminals are electrically connected to each other by the through holes provided in the organic insulating plate 3 and wiring. It is connected. Each connection terminal is subjected to Ni or Pd plating on the base, and then Au plating is applied to the final surface. The assembly of the package is carried out by ball bonding Au bumps 8 to the internal connection terminals 4 of the carrier substrate, and aligning with the Au bumps 6 of the chip 1 so that the Au bumps come into contact with each other. The atmosphere is evacuated to 1 Pa or less and heated at 150 to 250 ° C to perform pressure bonding. The load is 30 to 80 g / bump, and the displacement amount is controlled so as to prevent the bump from being excessively crushed.

도2에 볼 본딩에 의해 형성한 초기의 Au 범프 형상을 도시한다. 칩측의 볼범프 형상(A)은 압착 직경(Dc)이 110 ± 10㎛, 모세관 공구의 선단부면이 접촉하고 있던 견부의 높이(Hc)가 25 ± 5㎛, 범프 중앙의 돌출 부분의 직경(Dh)이 50㎛, 그 부분의 높이(Hh)가 50 ± 10㎛가 되도록 방전이나 본딩 조건과 모세관 공구 형상을 선택하고 있다. 접합 강도는 전단 강도로써 80g 이상을 얻을 수 있다. 한편, 기판측의 볼 범프 형상(B)은 칩측보다 볼의 변형을 작게 하여 견부의 높이(Hk)가 40 ± 10㎛ 정도로 높게 되는 조건으로 접합하고 있다. 이 경우의 볼 본딩에서는 접합성을 올리기 위해 본딩 직전에 기판의 접합 단자 표면을 스퍼터 클리닝하고 있다. 접합 강도는 전단 강도로써 50g 이상을 얻고 있다. 이 양자의 범프를 압착한 후의 형상은 범프 중앙이 돌출된 부분에서 범프 끼리가 금속적으로 접합한 형상이 되도록 범프의 압괴량을 변위량 제어로 제어하여 접합하고 있다. 접합된 범프 기둥으로 가장 축소된 부분은 범프 끼리의 접합 부분에 형성되고, 강도의 점에서도 그 접합 계면이 가장 낮게 되어 있다. 압착 후의 칩/기판 사이의 높이(H)는 70 ± 10㎛ 정도를 얻을 수 있어, 압착 후는 대기 중에 취출하여 기판에 댐(19)을 형성하고, 유동성이 높은 수지(9)를 유입하여 경화시키고, 마지막으로 외부 접속 단자에 땜납 범프(10)를 형성하여 패키지를 완성하고 있다.Fig. 2 shows the initial Au bump shape formed by ball bonding. The ball bump shape (A) on the chip side has a crimp diameter (Dc) of 110 ± 10 µm, a height Hc of the shoulder contacted by the tip surface of the capillary tool, 25 ± 5 µm, and a diameter (Dh) of the protruding portion at the center of the bump. The discharge and bonding conditions and the capillary tool shape are selected so that)) is 50 µm and the height Hh of the portion is 50 ± 10 µm. Bonding strength can obtain 80 g or more as shear strength. On the other hand, the ball bump shape B on the substrate side is joined under the condition that the deformation of the ball is smaller than that on the chip side, and the height Hk of the shoulder is as high as about 40 ± 10 µm. In the ball bonding in this case, sputter cleaning of the joining terminal surface of a board | substrate is just before bonding in order to improve joining property. Bonding strength is 50g or more as shear strength. After the bumps are squeezed, the bumps are joined by controlling the amount of crushing of the bumps in a displacement amount control so that the bumps are formed in a metal-bonded state at the part where the bumps are projected. The part which is reduced the most by the joined bump pillar is formed in the joining part of bumps, and the joining interface is the lowest in the point of strength. The height (H) between the chip and the substrate after the compression can be obtained about 70 ± 10 μm. After pressing, the height H is taken out in the air to form a dam 19 on the substrate, and the resin 9 having high fluidity flows in and hardens. Finally, solder bumps 10 are formed on the external connection terminals to complete the package.

본 실시예에 따르면, 다음과 같은 효과가 있다. 1) 칩의 Al 전극 패드와 유기 캐리어 기판의 내부 접속 단자 사이를 플립 칩 접합 방식으로 접속하고 있으므로, 많은 핀의 LSI 칩이라도 패드를 영역 형상으로 배치하여 패드 피치를 완화하여 접합할 수 있어 반도체 패키지에 실제 장착하는 것이 가능해진다. 2) 칩과 유기 캐리어 기판 사이를 최단 거리에서 전기적으로 접속하는 구조이므로, 전송 속도가 빠른 패키지를 구성할 수 있어 고속 처리의 LSI 칩의 성능을 충분히 인출하는 패키지를 실현할 수 있다. 3) 칩과 기판 사이가 50㎛ 이상 떨어져 접합되어 있으므로, Au 범프 기둥에 발생하는 왜곡이 작아진다. 4) 칩과 기판 사이의 열 팽창차에 의한 왜곡을 Au 범프 기둥의 중앙부에서 흡수하는 구조이므로, 가장 약한 Al 패드/Au 범프 접합 계면에 높은 응력이 가해지지 않는다. 5) Au가 땜납에 비해 고강도이고 피로 수명이 길어, 패키지 내부 접합부의 온도 사이클 수명이 길다. 6) 프린트 배선 기판에 패키지를 탑재한 경우에, 외부 접속 단자가 배선 기판과 동일한 열 팽창율을 갖는 유기 캐리어 기판 상에 형성되어 있으므로, 양자를 접합하고 있는 땜납 범프에는 큰 열 왜곡이 발생하지 않는다. 7) 상기 3) 내지 6)에 의해, 패키지의 내부 및 외부 접합부의 온도 사이클 신뢰성이 현저히 높아진다. 또한, 새로운 접합 조립 프로세스의 채용에 의해 접합 하중이 작은 조건으로 고강도의 접합이 가능해지므로, 접합 프로세스에 있어서의 칩 손상의 위험성이 감소하여 수율이 높은 실제 장착 프로세스를 실현할 수 있다. 즉, 고속이고 초다핀의 LSI 칩을 성능을 손상하는 일 없이 신뢰성이 높은 반도체 패키지에 높은 수율로 실제 장착할 수 있다.According to this embodiment, the following effects are obtained. 1) Since the Al electrode pad of the chip and the internal connection terminal of the organic carrier substrate are connected in a flip chip bonding method, even in an LSI chip of many fins, the pad can be arranged in an area shape to reduce the pad pitch and bond the semiconductor package. It is possible to actually mount on. 2) Since the structure is electrically connected between the chip and the organic carrier substrate at the shortest distance, a package having a high transfer speed can be configured, and a package capable of sufficiently drawing out the performance of the LSI chip of the high speed processing can be realized. 3) Since the bonding between the chip and the substrate is 50 占 퐉 or more, the distortion generated in the Au bump pillars is reduced. 4) Since the distortion due to the thermal expansion difference between the chip and the substrate is absorbed at the center of the Au bump pillar, high stress is not applied to the weakest Al pad / Au bump junction interface. 5) Au is high strength and long fatigue life compared to solder, so the temperature cycle life of the junction inside the package is long. 6) In the case where the package is mounted on the printed wiring board, since the external connection terminals are formed on the organic carrier substrate having the same thermal expansion coefficient as that of the wiring board, large thermal distortion does not occur in the solder bumps which bond the two. 7) By 3) to 6), the temperature cycle reliability of the inner and outer junctions of the package is significantly increased. In addition, by adopting a new joining assembly process, high strength joining is possible under the condition of a small joining load, so that the risk of chip damage in the joining process is reduced, and the actual mounting process with high yield can be realized. In other words, high-speed, ultra-fine LSI chips can be physically mounted in high-reliability semiconductor packages without compromising performance.

또, 본 실시예에 따르면 페이스 다운에 의해 접속이 칩 투영 영역 내에서 완료하기 때문에, 복수의 칩을 근접하여 실제 장착할 수 있다. 따라서, 멀티칩 패키지에 있어서는 패키지 크기를 대폭 소형화할 수 있다. 또한, 패키지 내의 접합부의 내열성이 종래의 Au 와이어 본딩 방식의 패키지와 동일하기 때문에, 종래와 동일한 땜납 리플로우 프로세스로 배선 기판에의 실제 장착이 가능하다.Further, according to the present embodiment, since the connection is completed in the chip projection area by face down, a plurality of chips can be mounted in close proximity and actually mounted. Therefore, in a multichip package, the package size can be significantly reduced. Moreover, since the heat resistance of the junction part in a package is the same as that of the conventional Au wire bonding system package, it can actually attach to a wiring board by the same solder reflow process as before.

도3에, 본 발명에 의한 다른 실시예인 반도체 패키지의 단면 구조를 도시한다. 도면에 있어서, 유기 캐리어 기판에는 개구부를 설치한 폴리이미드 테이프(13)와 패터닝되어 같은 Cu 랜드의 표리 양면을 각각 내부 및 외부 접속 단자로 하는 내부·외부겸용 접속 단자(14)로 구성되는 테이프 기판이 이용되고 있다. 접속 단자의 양면은 베이스에 Ni 도금이 실시되고, 최외측 표면에 Au 도금이 실시되고 있다. 개구부측의 내부 접속 단자에는 Au 범프(16)가 형성되고, LSI 칩(11)의 Al 또는 Au 전극(12) 상에 형성된 Au 범프(15)와 접합되어 있다. Au 범프의 접합 방법은 다음과 같다. 우선 기판측의 Au 범프 표면을 Ar 스퍼터에 의해 청정화하여 대기에 노출시키지 않고 기밀로 수증기 분압 100Pa 이하의 건조한 분위기의 접합실에 기판을 반입한다. Au 범프를 형성한 칩은 진공실에서 가열하여 흡착 수분을 이탈시켜 접합실에 반입한다. 접합실에서 양자의 Au 범프를 정렬하여 칩을 기판 상에 페이스 다운으로 탑재하여 칩측으로부터 접합 공구로 가열 가압하여 5 내지 10㎛의 수회의 스크럽 또는 초음파 진동을 가해 접합한다. 이 때, 변형량 제어에 의해 Au 범프가 과대한 압괴를 방지하고, 칩/기판 사이의 공극을 50㎛ 이상 확보하고 있다. 칩/기판 사이의 간극에는 수지(17)가 충전 경화된 후, 기판의 외부 접속 단자에는 납리스로 액상 온도 190℃ 내지 230℃의 땜납 범프(18)가 형성되어 있다. 이 패키지에서는 칩과 테이프 기판의 치수가 같게 설계되어 있다.3 shows a cross-sectional structure of a semiconductor package according to another embodiment of the present invention. In the drawing, the organic carrier substrate is patterned with a polyimide tape 13 provided with an opening, and a tape substrate composed of internal and external connection terminals 14 having both front and back sides of the same Cu land as internal and external connection terminals, respectively. Is used. On both sides of the connection terminal, Ni plating was applied to the base, and Au plating was applied to the outermost surface. Au bumps 16 are formed in the internal connection terminals on the opening side, and are bonded to the Au bumps 15 formed on the Al or Au electrodes 12 of the LSI chip 11. The joining method of Au bumps is as follows. First, the Au bump surface on the substrate side is cleaned by an Ar sputter, and the substrate is loaded into the bonding chamber in a dry atmosphere at a vapor partial pressure of 100 Pa or less without being exposed to the air. Chips formed with Au bumps are heated in a vacuum chamber to release adsorbed moisture and are brought into the bonding chamber. Both Au bumps are aligned in the bonding chamber, the chips are mounted face down on the substrate, heated and pressurized with the bonding tool from the chip side, and bonded by applying several times of 5 to 10 탆 scrub or ultrasonic vibration. At this time, the Au bumps are prevented from excessive crushing by the deformation amount control, and the space | gap between a chip | tip / substrate is 50 micrometers or more. After the resin 17 is filled and cured in the gap between the chip / substrate, solder bumps 18 having a liquidus temperature of 190 ° C. to 230 ° C. are formed by leadless in the external connection terminals of the substrate. In this package, chips and tape substrates are designed to have the same dimensions.

본 실시예에 따르면, 도1의 실시예와 같은 이유에 의해, 초고속 처리의 LSI 칩을 특성을 손상하지 않고 소형의 패키지에 실제 장착 가능해진다. 동시에 배선 기판에 탑재한 경우의 패키지의 내외 접합부의 장기간 신뢰성을 충분히 높게 할 수 있다는 효과가 있다. 또한, 멀티칩 패키지의 경우의 패키지 크기를 대폭 소형화할 수 있다고 하는 효과도 있다.According to this embodiment, for the same reason as in the embodiment of Fig. 1, the LSI chip of ultra-fast processing can be actually mounted in a small package without compromising its characteristics. At the same time, there is an effect that the long-term reliability of the inside and outside junctions of the package in the case of mounting on the wiring board can be sufficiently high. In addition, there is an effect that the package size in the case of a multichip package can be significantly reduced.

또한 본 실시예에 따르면, 칩과 테이프 기판의 치수가 동일하며, 접합 부위가 투영면 상에서 전부 칩면의 내부에 수납된 구조로 되어 있다. 이로 인해, Au 범프를 갖는 복수의 반도체 집적 회로 장치(예를 들어 LSI)가 1장의 Si 웨이퍼 상에 형성된 것을 복수의 패키지분의 패턴이 형성된 테이프 기판에 탑재하여 실제 장착하고, 땜납 범프 형성 후의 최종 공정에서 절단 분리함으로써 복수의 칩 사이즈 패키지를 일괄해서 조립하는 것이 가능해져 생산 비용을 대폭 저감할 수 있다. 또, 상세한 제조 방법은 도1의 실시예와 마찬가지이다.Further, according to the present embodiment, the dimensions of the chip and the tape substrate are the same, and the joining sites are all stored inside the chip surface on the projection surface. For this reason, a plurality of semiconductor integrated circuit devices (e.g., LSIs) having Au bumps are mounted on a tape substrate on which a plurality of packages are formed, and are actually mounted on a single Si wafer, and finally after solder bump formation By cutting and separating at the process, it becomes possible to assemble a plurality of chip size packages collectively and to significantly reduce the production cost. In addition, the detailed manufacturing method is the same as that of the Example of FIG.

또한, 본 실시예는 200핀 이하의 경우에 적합하다.Also, this embodiment is suitable for the case of 200 pins or less.

도4에, 본 발명에 의한 다른 반도체 패키지의 단면 구조를 도시한다. 또한 도5는 도4에 이용되고 있는 유기 캐리어 기판의 평면도를 도시한다. 유기 캐리어 기판은 폴리이미드 테이프(23)와, 그 테이프에 접착되어 에칭된 Cu 박 패턴으로 구성되는 테이프 기판이다. 폴리이미드 테이프에는 외부 접속 단자부 및 내부 접속 단자 영역(24)과 외부 접속 단자 영역(25)의 경계에 개구부가 설치되어 있다. 후자의 개구부인 슬릿(29)은 내부 접속 영역의 테이프의 왜곡이 외부 접속 영역에 전해 지지 않을 정도의 크기이다. Cu 박 패턴은 내부·외부 접속 단자(26, 27)와, 슬릿(29)을 통과하는 배선부(28)로 구성되어 있다. 테이프 기판의 Au 도금된 내부 접속 단자(26)와 칩(21)의 전극 단자(22)에 형성된 Au 범프(30)는 금속적으로 접합되어 있다. 접합 방법은, 우선 테이프 기판의 내부 접속 단자 표면을 Ar 이온으로 스퍼터하여 청정화하고, 수증기 분압 100Pa 이하의 건조한 분위기 속에서 칩을 위치 결정하여 탑재하고, 전체 온도를 200℃로 가열하여 칩측으로부터 가압과 초음파 진동을 가해 압착하고 있다. 외부 접속 단자 영역의 칩 탑재 측에는 패키지를 실제 장착하는 배선 기판과 동등한 열 팽창율을 갖는 보강판(31)을 접착제(32)로 부착하고 있다. 칩과 기판 사이에는 유동성이 높은 수지(33)를 유입하여 굳히고 있다. 수지를 주입할 때는 슬릿부(29)로부터 수지가 누설되지 않도록 하부 받침대를 이용하고, 슬릿부도 수지로 굳히고 있다. 따라서 슬릿을 통과하는 배선은 수지로 피복되어 보호된다.4 shows a cross-sectional structure of another semiconductor package according to the present invention. FIG. 5 shows a plan view of the organic carrier substrate used in FIG. The organic carrier substrate is a tape substrate composed of a polyimide tape 23 and a Cu foil pattern bonded and etched to the tape. The opening part is provided in the polyimide tape at the boundary between the external connection terminal part and the internal connection terminal area 24 and the external connection terminal area 25. The slit 29, which is the latter opening, is such that the distortion of the tape in the internal connection area is not transmitted to the external connection area. The Cu foil pattern is composed of internal and external connection terminals 26 and 27 and a wiring portion 28 passing through the slit 29. The Au-plated internal connection terminals 26 of the tape substrate and the Au bumps 30 formed on the electrode terminals 22 of the chips 21 are bonded to each other by metal. The bonding method first cleans by sputtering the surface of the internal connection terminal of the tape substrate with Ar ions, positioning and mounting the chip in a dry atmosphere having a water vapor partial pressure of 100 Pa or lower, and heating the entire temperature to 200 ° C. to pressurize from the chip side. It is compressed by applying ultrasonic vibration. On the chip mounting side of the external connection terminal region, a reinforcing plate 31 having a thermal expansion rate equivalent to that of the wiring board on which the package is actually mounted is attached with an adhesive 32. A resin 33 having high fluidity flows into and hardens between the chip and the substrate. When inject | pouring resin, the lower stand is used so that resin may not leak from the slit part 29, and the slit part is also hardened with resin. Therefore, the wiring passing through the slit is covered with a resin and protected.

본 실시예에 따르면, 전극 단자수가 150핀을 초과하는 바와 같은 초다핀의 LSI 칩을 테이프 기판의 단자에 고융점에서 피로 수명이 길고 내환경성이 높은 부재로 확실하게 플립 칩 접합할 수 있으므로, 초다핀·초고속 처리의 LSI 칩을 비용이 저렴하고 게다가 배선 기판 실제 장착 상태에서의 신뢰성이 높은 플라스틱 패키지에 조립하는 것이 가능해진다. 또한, 본 실시예에 의한 패키지를 배선 기판에 탑재한 때, 칩과 캐리어 기판 사이의 열 팽창차에 의한 열 왜곡이 슬릿부에서 차단되어 외부 접속 단자 영역의 열 팽창율이 거의 배선 기판의 열 팽창율과 같아진다. 따라서, 땜납 범프 접속부에 큰 열응력이 발생하지 않아 땜납 범프 접속부의 온도 사이클 수명이 매우 길어진다.According to the present embodiment, since the LSI chip of the ultra-fine pin having the number of electrode terminals exceeding 150 pins can be reliably flip-chip bonded to the terminal of the tape board with a long fatigue life and high environmental resistance at high melting point, It is possible to assemble an LSI chip of multi-pin and ultra-fast processing into a plastic package with high reliability at low cost and highly reliable in the actual mounting state of the wiring board. In addition, when the package according to the present embodiment is mounted on the wiring board, thermal distortion due to the thermal expansion difference between the chip and the carrier substrate is blocked in the slit portion, so that the thermal expansion rate of the external connection terminal region is almost equal to that of the wiring board. Becomes the same. Therefore, large thermal stress does not occur in the solder bump connecting portion, and the temperature cycle life of the solder bump connecting portion becomes very long.

도6은 본 발명을 복수의 칩이 1㎜ 이하의 간극으로 근접 배치되는 멀티칩 패키지에 적용한 실시예의 패키지 단면 구조를 도시한다. 도면에 있어서, 모듈 기판(43)의 각 면에 내부 접속 단자(44)와 외부 접속 단자(45) 및 배선 패턴이 형성되어 있다. 내부 접속 단자에는 베이스에 두꺼운 Ni 도금(47)을 실시하고 그 위에 Au 도금(48)을 형성한 Au 범프가 만들어져 있다. 칩(41)의 Al 전극 패드(42)에는 Au 스터드 범프(46)가 와이어 본딩법으로 형성되어 있다. Au 범프 끼리의 접합은 기판측의 Au 범프 표면을 스퍼터 클리닝에 의해 청정화하여 대기에 노출되지 않고 기밀로 건조한 분위기 가스를 충전한 접합실로 반송하고, 칩측의 Au 범프는 진공 중에서 가열 처리하여 흡착 수분이나 유기물을 제거하여 양자를 정렬하여 대면시키고, 가열과 가압과 스크럽 진동을 가해 접합하고 있다. 모듈 기판에는 복수의 칩을 접합하고 있으며, 칩/기판 사이에는 수지(49)가 충전되어 있다. 모듈 기판의 이면에는 마더 보드와 접속하기 위한 액상 온도 190℃ 이상의 땜납 범프(50)가 형성되어 있다. 외부 접속 기구로서, 땜납 범프로 바꿔 리드 단자로 하고, 리드 단자를 마더 보드에 납땜하는 구조라도 좋다.Fig. 6 shows a package cross-sectional structure of an embodiment in which the present invention is applied to a multichip package in which a plurality of chips are arranged in close proximity with a gap of 1 mm or less. In the figure, internal connection terminals 44, external connection terminals 45, and wiring patterns are formed on each surface of the module substrate 43. As shown in FIG. An Au bump in which thick Ni plating 47 is applied to the base and Au plating 48 is formed thereon is formed at the internal connection terminal. Au stud bumps 46 are formed on the Al electrode pads 42 of the chip 41 by a wire bonding method. The bonding between the Au bumps is performed by cleaning the surface of the Au bumps on the substrate side by sputter cleaning and returning them to a bonding chamber filled with an airtight dry atmosphere gas without being exposed to the air.The Au bumps on the chip side are heated in a vacuum to absorb adsorption moisture or The organics are removed and the two are aligned to face each other, and are joined by heating, pressurization and scrub vibration. A plurality of chips are bonded to the module substrate, and a resin 49 is filled between the chips and the substrate. Solder bumps 50 having a liquidus temperature of 190 ° C. or higher are formed on the back surface of the module substrate. As an external connection mechanism, the structure may be changed into solder bumps to lead terminals, and the lead terminals are soldered to the motherboard.

본 실시예에 따르면, 모듈 기판과 칩의 접속이 강도가 높은 Au 범프 끼리의 금속 접합이므로 내부 접속부의 온도 사이클 신뢰성이 높다는 것과, 또한 내열성이 있는 접합부이므로 마더 보드에의 납땜에 있어서의 가열 온도의 제약이 없다고 하는 효과가 있다. 또한, 모듈 기판에의 칩의 탑재 간격을 칩끼리가 접하는 상태까지 근접하여 실제 장착할 수 있어 모듈의 치수를 최소한까지 작게 할 수 있다는 효과도 있다.According to this embodiment, since the connection between the module substrate and the chip is a metal joint between the Au bumps having high strength, the temperature cycle reliability of the internal connection part is high, and since the connection part is heat resistant, the heating temperature in soldering to the motherboard is high. There is an effect that there is no restriction. In addition, the mounting interval of the chips on the module substrate can be actually mounted close to the state where the chips are in contact with each other, so that the dimensions of the module can be reduced to the minimum.

도7은 본 발명에 의한 접합 방법의 접합 순서를 도시한다. 볼 와이어 본딩법으로 형성한 Au 범프는 범프 재질의 Au 순도를 높게 해 부드럽고, 플립 칩 접합 직전의 공정에서 범프 형성할 수 있으므로 범프 표면의 청정도가 높다고 하는 특징을 갖는다. 이로 인해, 양자의 표면 청정화 처리를 생략할 수 있어 대기압하에서 캐리어 기판 위에 칩을 정렬하여 탑재하고, 그 상태에서 주위 분위기를 100Pa 이하로 진공으로 배기하여 가열하고, 범프 표면에 흡착하고 있는 수분이나 유기물을 이탈시켜 가압 접합한다. 이 때, 가압과 함께 진폭 : 수 내지 십수 ㎛의 스크럽을 복수회 행하면, 혹은 초음파 진동을 실시하면, 접합 강도의 향상을 용이하게 꾀할 수 있다. 칩의 위치 결정은 대기 중에서 접합 장치에 기판과 칩을 장착하여 행하고, 위치 결정 후는 가압 지그로 칩에 범프당 수g 이하 정도의 하중을 가해 둔다. 이렇게 함으로써, 가압시의 칩과 기판 사이의 위치 어긋남 발생을 방지하여 진공 분위기에 노출되는 접합 면적을 가능한 한 많게 하여 흡착물의 이탈을 촉진할 수 있는 것이다. 접합 후는 칩 부착 기판을 대기 중에 취출하고, 액상 레진을 칩/기판 사이에 침투시켜 기포를 탈기 후에 가열에 의해 레진을 경화시킨다. 그 후, 캐리어 기판 이면의 Au 도금된 외부 접속 단자에 플럭스를 도포하여 땜납 볼을 탑재하고, 가열에 의해 땜납을 리플로우하여 땜납 범프를 형성한다. 복수의 패키지를 1장의 기판으로 조립하는 경우는 최후의 공정으로서, 패키지를 개별로 분리하는 절단 가공을 행하여 조립 공정을 완료한다.Fig. 7 shows the joining procedure of the joining method according to the present invention. The Au bumps formed by the ball wire bonding method have the characteristics that the purity of the bump surface is high because the bumps can be formed in a step immediately before the flip chip bonding by increasing the Au purity of the bump material. For this reason, both surface cleansing processes can be omitted, and the chips are aligned and mounted on the carrier substrate under atmospheric pressure, and in that state, the ambient atmosphere is evacuated to 100 Pa or less under vacuum to be heated, and the water or organic matter adsorbed on the bump surface. The pressure is bonded by detaching. At this time, when the scrub of amplitude: several to several micrometers is subjected to plural times or the ultrasonic vibration is performed together with the pressurization, it is possible to easily improve the bonding strength. The positioning of the chip is performed by attaching the substrate and the chip to the bonding apparatus in the atmosphere. After positioning, the chip is loaded with a load of about several g or less per bump with a pressure jig. By doing so, it is possible to prevent the occurrence of positional shift between the chip and the substrate during pressurization, to increase the joining area exposed to the vacuum atmosphere as much as possible to promote the release of the adsorbate. After bonding, the substrate with the chip is taken out in the air, and the liquid resin is infiltrated between the chip / substrate and the resin is cured by heating after degassing the bubbles. Thereafter, the flux is applied to the Au-plated external connection terminals on the back of the carrier substrate to mount the solder balls, and the solder is reflowed by heating to form solder bumps. When assembling a plurality of packages into one board, as a final step, a cutting process for separating packages individually is performed to complete the assembling process.

도8은 도7의 접합 방법을 실현하기 위한 접합 장치의 일 구성예를 도시한다. 도면에 있어서, 진공 배기를 위한 상부 챔버(54)와 하부 챔버(51)는 0링(61)을 거쳐서 밀착한다. 상부 챔버(54)의 중앙부에는 칩(68)에 가압을 가하기 위한 가압 지그겸 진공 플랜지(55)가 벨로우즈(56)을 거쳐서 기밀하게 일체화되어 있다. 플랜지의 상부에는 지지 아암(53)에 고정된 실린더(62)가 배치되고, 그 피스톤(75)은 플랜지에 부착되어 플랜지의 상하 이동을 제어하고 있다. 상부 챔버는 플랜지의 움직임과는 독립하여 상하 이동할 수 있고, 지지 아암에 부착한 구동 기구(63)에 의해 제어하고 있다. 상부 챔버와 플랜지의 상대 이동 거리는 20㎜ 이상으로 설계하고 있으며, 플랜지로 반도체 칩(68)에 낮은 하중을 가하고 있는 상태에서 상부 챔버를 위로 인상하고, 위치 확인 카메라를 챔버 내에 삽입할 수 있는 구조로 되어 있다. Au 범프(69)와 Au 패드(71)가 접촉한 상태에서 반도체 칩(68) 및 캐리어 기판(70)을 공급 장착하는 가열 스테이지(57)는 내부에 히터(60)를 구비하고, 또한 스테이지를 좌우에 미소량만큼 구동하기 위한 스테이지 구동 기구(59)를 구비하고 있다. 그리고, 가열 스테이지는 이동과 접합 하중을 지지하는 역할을 갖는 베어링(58)으로 지지되어 있다. 진공 배기하는 공간의 크기는 칩과 기판을 수납할 수 있는 최소의 크기로 설계하고 있으며, 10-2torr 이하 까지의 진공 배기 시간이 20초 이하가 되도록 진공 배기 펌프(64)를 선택하고 있다. 챔버를 대기압으로 복귀시키는 누설 가스에는 N2가스(66)를 이용하고 있다.FIG. 8 shows an example of the configuration of a bonding apparatus for realizing the bonding method of FIG. In the figure, the upper chamber 54 and the lower chamber 51 for vacuum evacuation are in close contact with each other via the zero ring 61. At the center of the upper chamber 54, a pressure jig and vacuum flange 55 for applying pressure to the chip 68 are hermetically integrated through the bellows 56. The cylinder 62 fixed to the support arm 53 is arrange | positioned at the upper part of the flange, The piston 75 is attached to a flange, and controls the up-and-down movement of a flange. The upper chamber is movable up and down independently of the movement of the flange, and is controlled by the drive mechanism 63 attached to the support arm. The relative moving distance between the upper chamber and the flange is designed to be 20 mm or more, and the upper chamber is pulled up while the flange is under low load on the semiconductor chip 68, and the positioning camera can be inserted into the chamber. It is. The heating stage 57 for supplying and mounting the semiconductor chip 68 and the carrier substrate 70 in a state where the Au bumps 69 and the Au pads 71 are in contact with each other includes a heater 60 therein, and further includes a stage. The stage driving mechanism 59 for driving a small amount on the left and right sides is provided. And the heating stage is supported by the bearing 58 which has a role which supports movement and a joining load. The size of the space for vacuum evacuation is designed to be the smallest size for accommodating the chip and the substrate, and the vacuum exhaust pump 64 is selected so that the vacuum evacuation time up to 10 −2 torr or less is 20 seconds or less. N 2 gas 66 is used as the leaking gas for returning the chamber to atmospheric pressure.

본 실시예에 따르면, 접합 기구를 진공 챔버 밖에 배치하여 접합 시료 주변 만을 진공 배기할 수 있는 구조로 하고 있으므로, 대기압 하에서 정렬하고 나서 접합에 필요한 진공 분위기를 얻기까지의 소요 시간이 대폭 단축되고, 기판과 칩의 정렬 → 진공 배기 → 가압 접합 → 대기 누설 등의 1회의 접합 공정을 1분 이내의 시간으로 행할 수 있게 되어 양산품의 생산에 본 발명에 의한 접합 방법이 적용 가능해진다. 또한, 가압 접합 과정에서 기판측으로부터 수 ㎛ 정도의 스크럽이 가해지므로, 낮은 하중으로 접합 강도를 높이는 것이 가능해져 칩 손상의 가능성을 더욱 저감할 수 있다고 하는 효과도 있다.According to this embodiment, since the joining mechanism is arranged outside the vacuum chamber so that only the surroundings of the bonded sample can be evacuated, the time required for aligning under atmospheric pressure to obtain the vacuum atmosphere required for joining is greatly shortened, and the substrate It is possible to perform one joining step such as alignment of the chips, vacuum evacuation, pressurization, and air leakage within one minute, and the joining method according to the present invention can be applied to production of mass products. In addition, since a scrub of about several micrometers is applied from the substrate side in the pressure bonding process, it is possible to increase the bonding strength with a low load, which further reduces the possibility of chip damage.

도9는 본 발명에 의한 접합 방법의 다른 접합 순서를 도시한다. 도금에 의해 형성하는 Au 패드 혹은 Au 범프는 수 ㎛ 이상으로 두껍게 형성하면 비용면에서 고가로 되므로, 1㎛ 이하의 두께로 제조할 필요가 있다. 한편, Au 도금이 얇은 경우, 패드의 Au의 변형이 매우 작아지므로 표면의 오염 레벨이 접합에 크게 영향을 주게 된다. 이로 인해 도면의 순서에서는 기판 측의 Au 패드 표면을 스퍼터 클리닝에 의해 청정화하고, 칩 측의 Au 범프 표면은 진공 중에서 가열하여 흡착 수분을 제거하는 처리만 행하고 있다. 양 처리를 행한 후는 대기에 접촉하지 않은 상태에서 수증기 분압이 100Pa 이하의 건조한 공기, 혹은 N2또는 Ar를 주체로 하는 가스 분위기에서 가스압이 5 × 103 내지 2 × 105Pa 이상의 기밀한 챔버에 도입하고, 기판은 가열 스테이지에 놓고, 칩은 가압 지그에 진공 흡착으로 처킹하여 양자를 정렬하여 가압하고, 초음파 진동 혹은 스크럽을 가해 압착하여 접합한다. 기판이 복수 패키지분의 패턴으로 구성되어 있는 경우는 칩을 순차 공급하여 접합을 행한다. 접합 후는 대기에 취출하고, 칩/기판 사이에 수지를 충전·경화하여 기판 측의 외부 접속 단자에 땜납 범프를 형성하고 나서 절단 가공을 행하여 조립을 완료한다.Fig. 9 shows another joining procedure of the joining method according to the present invention. Au pads or Au bumps formed by plating are expensive in terms of cost if they are formed to a thickness of several micrometers or more, and therefore they need to be manufactured to a thickness of 1 micrometer or less. On the other hand, when the Au plating is thin, the deformation of Au in the pad becomes very small, so that the contamination level on the surface greatly affects the bonding. For this reason, in the procedure of the drawing, the Au pad surface on the substrate side is cleaned by sputter cleaning, and the Au bump surface on the chip side is heated in a vacuum to remove adsorption water. It was subjected to both the process and introduced into the air-tight chamber in which the gas pressure in the gas atmosphere at least 5 × 103 to 2 × 105Pa to dry air or N 2 or Ar less than the water vapor partial pressure of 100Pa in a state not in contact with the air as a main component The substrate is placed on a heating stage, the chips are chucked by vacuum adsorption on a pressure jig, the two are aligned and pressed, and ultrasonically vibrated or a scrub is applied to compress them. When the board | substrate is comprised by the pattern for multiple packages, a chip is supplied sequentially and bonding is performed. After joining, it is taken out to air | atmosphere, resin is filled and hardened | cured between a chip | substrate and a board | substrate, a solder bump is formed in the external connection terminal of the board | substrate side, and cutting process is performed to complete assembly.

도10은 도9의 접합 방법을 실현하기 위한 접합 장치의 일 구성예를 도시한다. 장치의 기본 구성은 기판의 패드 표면을 청정화 처리하는 전처리실(81), 반도체 칩을 진공 가열 처리하여 후술하는 접합실에 공급하는 칩 공급실(83), 기판과 칩을 정렬하여 가압·가열하여 스크럽 혹은 초음파 본딩하는 접합실(82), 접합실로부터 칩 부착 기판을 취출하는 기판 반출실(86), 각각 기밀한 전처리실, 접합실, 칩 공급실 및 기판 반출실에 건조한 가스를 공급하는 드라이 가스 공급 기구(85), 각 실을 진공으로 배기하는 진공 배기계(64)와 전처리실에 기판을 공급하는 기판 공급 기구(87)로 이루어져 있다. 각 실 사이는 게이트 밸브(88, 89, 90)로 연결되고, 기판 혹은 칩의 이송이 행해지는 구조로 되어 있다. 건조 가스는 공기, 질소, 아르곤 등 수증기 분압이 100Pa 이하이면 산화성 혹은 비산화성을 막론하고 어느쪽의 가스라도 좋다.FIG. 10 shows an example of the configuration of a bonding apparatus for realizing the bonding method of FIG. The basic configuration of the device is a pre-processing chamber 81 for cleaning the pad surface of the substrate, a chip supply chamber 83 for vacuum-heating the semiconductor chip and supplying it to a bonding chamber described later, and a substrate and chip aligned, pressed and heated to scrub. Alternatively, dry gas supply for supplying dry gas to the bonding chamber 82 for ultrasonic bonding, the substrate carrying chamber 86 for taking out the substrate with chip from the bonding chamber, the airtight pretreatment chamber, the bonding chamber, the chip supply chamber, and the substrate carrying chamber, respectively. A mechanism 85, a vacuum exhaust system 64 for evacuating each chamber in vacuum, and a substrate supply mechanism 87 for supplying a substrate to the pretreatment chamber. The chambers are connected by gate valves 88, 89, and 90 to transfer the substrate or the chip. The dry gas may be any gas regardless of oxidizing or non-oxidizing properties as long as the partial pressure of water vapor such as air, nitrogen and argon is 100 Pa or less.

도11은 도10의 전처리실과 접합실의 장치 구성을 도시하는 일 실시예이다. 도면에 있어서, 전처리실(100)에는 캐리어 기판(129)을 Ar 이온으로 스퍼터링하는 기구가 설치되어 있다. 음극 전극(107)은 장치와 절연 부재(108)에 의해 전기적으로 절연되어 배치되고, 상부에 어스와 같은 전위의 양극 전극(106)이 배치되어 있다. 기판을 음극 전극 상에 장착하여 챔버 내를 진공에 배기한 후 Ar 가스를 도입하고, 각 전극 사이에 고주파 전원(109)으로부터 직류 성분을 중첩한 고주파 전압을 인가하여 전극 사이에서 글로우 방전을 발생시킨다. 이 때 Ar 가스는 전리되어 이온화하고, 직류 전압분에 의해 기판 방향으로 가속되고, 기판 표면을 물리적으로 에칭하여 청정화가 행해진다. 청정화 후는 질소 가스를 도입하여 인접하는 접합실(116)과 동일한 가스압으로 한다. 접합실에는 기판 반송 기구(127), 카메라(125)와 그 구동계(126)와 XY 가동 스테이지(124)와 제어 장치(123)로 이루어지는 정렬 기구, 가압 기구(118)와 지지 아암(121)과 초음파 진동 기구(119)와 접합 공구(120)와 제어 장치(122)로 이루어지는 접합 기구, 도면에는 없지만 칩(131)을 접합 공구까지 반송하는 칩 공급 기구가 설치되어 있다. 접합실은 장치 가동시에 한번 진공 배기하여 건조한 질소 가스를 대기압 근방까지 도입하고, 상압의 건조된 분위기가 유지되어 있다. 기판(130)은 가열 기구가 내장된 가열 스테이지(128) 상에 탑재된다. 칩(131)은 진공 흡착에 의해 접합 공구에 처킹된다. 카메라는 칩과 기판 사이에 삽입되고, 칩의 Au 범프와 기판의 Au 패드 위치를 확인하면서 XY 가동 스테이지로 정렬하여 카메라를 이동한 후에 가압 기구로 칩을 하부로 이동하여 가압과 초음파를 가해 접합을 행한다.FIG. 11 is an embodiment showing the apparatus configuration of the pretreatment chamber and the bonding chamber of FIG. In the figure, the preprocessing chamber 100 is provided with a mechanism for sputtering the carrier substrate 129 with Ar ions. The cathode electrode 107 is arranged electrically insulated by the device and the insulating member 108, and an anode electrode 106 having an electric potential such as earth is disposed thereon. The substrate is mounted on the cathode electrode, and the chamber is evacuated to vacuum, and then Ar gas is introduced, and a high-frequency voltage overlapping a DC component is applied between the electrodes to generate glow discharge between the electrodes. . At this time, the Ar gas is ionized and ionized, accelerated in the direction of the substrate by the direct current voltage component, and the substrate surface is physically etched to purify it. After cleaning, nitrogen gas is introduced to the same gas pressure as the adjacent joining chamber 116. The bonding chamber includes a substrate transfer mechanism 127, an alignment mechanism composed of a camera 125, its drive system 126, an XY movable stage 124, and a control device 123, a press mechanism 118, and a support arm 121; The joining mechanism which consists of the ultrasonic vibration mechanism 119, the joining tool 120, and the control apparatus 122, and the chip supply mechanism which conveys the chip 131 to a joining tool although not shown is provided. The bonding chamber is evacuated once during operation of the apparatus to introduce dry nitrogen gas to the vicinity of atmospheric pressure, and a dry atmosphere at normal pressure is maintained. The substrate 130 is mounted on the heating stage 128 in which the heating mechanism is embedded. The chip 131 is chucked to the bonding tool by vacuum suction. The camera is inserted between the chip and the substrate, and aligned with the XY movable stage while checking the position of the Au bump of the chip and the Au pad of the substrate, and then moving the camera with the pressurization mechanism to apply the bonding by applying pressure and ultrasonic waves. Do it.

본 실시예에 따르면, 기판 측의 내부 접합 단자인 Au 패드가 유기 오염 혹은 베이스로부터의 확산에 의한 산화성 금속으로 오염되어 있더라도, 표면을 Ar 이온으로 물리적으로 에칭하여 청정화하고 있으므로, 칩측의 Au 범프와의 접합성이 대폭 개선되어 신뢰성이 높은 고강도의 접합부가 얻을 수 있는 것이다. 또한, 접합실의 분위기를 수분 함유량이 적은 건조된 상압의 질소 가스 분위기로 하고 있으므로, 접합성을 손상하지 않고, 또한 칩을 진공 흡착 방식으로 처킹할 수 있어 구동계의 가동부가 응착을 일으키는 일 없이 긴 수명으로 사용할 수 있으므로, 양산성이 있는 프로세스와 장치를 실현할 수 있고, 신뢰성이 높은 칩과 캐리어 기판의 접합을 달성할 수 있는 것이다. 이로써, 칩 상의 전극 패드가 영역 형상으로 배치된 초다핀의 초고속 LSI 칩이라도, Au 범프를 거쳐서 직접 또한 고강도로 칩과 유기 캐리어 기판을 접합할 수 있어 칩의 성능을 손상하지 않고 고신뢰로 저비용의 반도체 패키지를 실현할 수 있는 것이다.According to the present embodiment, even though the Au pad, which is an internal junction terminal on the substrate side, is contaminated with oxidized metal due to organic contamination or diffusion from the base, the surface is physically etched and cleaned by Ar ions. This improves the joining ability of the joint, and it is possible to obtain a high strength joint having high reliability. In addition, since the atmosphere of the bonding chamber is a dried, atmospheric nitrogen gas atmosphere having a low moisture content, the chip can be chucked by vacuum adsorption without impairing the bonding property, and the movable part of the drive system does not cause adhesion. The present invention can be used to realize mass-produced processes and devices, and to achieve bonding between a highly reliable chip and a carrier substrate. As a result, even an ultra-high-speed LSI chip having an electrode pad on the chip is formed in an area shape, the chip and the organic carrier substrate can be bonded directly and with high strength through Au bumps. The package can be realized.

이상 상술한 바와 같이, 본 발명에 따르면 초다핀 혹은 고속 동작의 LSI 칩을 콤팩트하게 수납하여 그 칩 성능을 최대한으로 인출할 수 있다. 또한, 저비용의 유기 캐리어 기판을 이용하여 접속부 신뢰성이 높은 반도체 패키지를 제공할 수 있다. 또, 그 반도체 패키지를 양산성이 높은 프로세스로 생산 가능한 Au 범프/Au 패드 혹은 Au 범프/Au 범프의 플립 칩 접합 방법 및 그 방법을 실현하기 위한 접합 장치를 제공할 수 있다.As described above, according to the present invention, the LSI chip of ultra-high pin or high speed operation can be housed compactly and the chip performance can be extracted to the maximum. In addition, a semiconductor package having high connection reliability can be provided using a low-cost organic carrier substrate. In addition, it is possible to provide a flip chip bonding method for Au bumps / Au pads or Au bumps / Au bumps, which can produce the semiconductor package in a highly productive process, and a bonding apparatus for realizing the method.

Claims (13)

전극 단자를 갖는 반도체 칩과,A semiconductor chip having an electrode terminal, 상기 전극 단자와 접속되는 내부 접속 단자를 갖는 유기 기판과,An organic substrate having internal connection terminals connected to the electrode terminals; 상기 반도체 칩과 상기 유기 기판 사이에 충전되는 수지를 구비하고,A resin filled between the semiconductor chip and the organic substrate, 상기 전극 단자와 상기 내부 접속 단자가 직경 300㎛ 이하이고 높이 50㎛ 이상 또한 높이/직경의 비가 1/5 이상인 Au 범프를 거쳐서 접합되는 것을 특징으로 하는 반도체 패키지.And the electrode terminal and the internal connection terminal are joined via Au bumps having a diameter of 300 μm or less, a height of 50 μm or more, and a height / diameter ratio of 1/5 or more. 제1항에 있어서, 1 범프당의 인장 파괴 강도가 30g 이상의 접합 강도를 갖는 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein the tensile breaking strength per bump has a bonding strength of 30 g or more. 복수의 전극 단자를 갖는 반도체 칩과,A semiconductor chip having a plurality of electrode terminals, 상기 전극 단자와 치수적으로 동일하게 배열되고, Au 범프를 거쳐서 상기 전극 단자와 접속되는 복수의 내부 접속 단자 및 액상 온도 190℃ 이상의 땜납 범프로 구성되는 복수의 외부 전극 단자를 갖는 유기 기판과,An organic substrate arranged in the same dimension as the electrode terminal and having a plurality of internal connection terminals connected to the electrode terminals via Au bumps and a plurality of external electrode terminals composed of solder bumps having a liquidus temperature of 190 ° C. or higher, 상기 반도체 칩과 상기 유기 기판 사이에 충전되는 수지를 구비하는 것을 특징으로 하는 반도체 패키지.And a resin filled between the semiconductor chip and the organic substrate. 반도체 칩과,Semiconductor chip, 복수의 외부 접속 단자와 피치 400㎛ 이하의 Au 범프를 거쳐서 상기 반도체 칩과 플립 칩 접합되는 복수의 내부 접속 단자를 갖고, 상기 외부 접속 단자의 영역과 상기 내부 접속 단자의 영역이 슬릿에 의해 분할되고, 상기 외부 접속 단자와 상기 내부 접속 단자가 상기 슬릿을 통과하는 배선으로 결선되는 유기 기판과,Having a plurality of external connection terminals and a plurality of internal connection terminals that are flip-chip bonded to the semiconductor chip via Au bumps having a pitch of 400 μm or less, wherein an area of the external connection terminal and an area of the internal connection terminal are divided by slits; An organic substrate on which the external connection terminal and the internal connection terminal are connected by wiring passing through the slit; 상기 반도체 칩과 상기 유기 기판 사이에 충전되고, 상기 배선을 덮는 수지를 구비하는 것을 특징으로 하는 반도체 패키지.And a resin filled between the semiconductor chip and the organic substrate and covering the wirings. 반도체 칩과,Semiconductor chip, 영역 형상으로 배치되고 Au 범프를 거쳐서 상기 반도체 칩과 페이스 다운으로 접합되는 복수의 내부 접속 단자와 영역 형상으로 배치되는 복수의 외부 접속 단자를 갖고, 상기 내부 접속 단자의 영역과 상기 외부 접속 단자의 영역이 투영면 상에서 중복되는 유기 기판과,A plurality of internal connection terminals arranged in an area shape and bonded to the semiconductor chip and face down via Au bumps and a plurality of external connection terminals arranged in an area shape, the area of the internal connection terminals and the area of the external connection terminals; An organic substrate overlapping on this projection surface, 상기 반도체 칩과 상기 유기 기판 사이에 충전되는 수지를 구비하는 것을 특징으로 하는 반도체 패키지.And a resin filled between the semiconductor chip and the organic substrate. 제5항에 있어서, 한 쌍의 상기 내부 접속 단자와 상기 외부 접속 단자가 1개의 Cu 랜드의 이면과 표면에 형성되어 있는 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 5, wherein a pair of said internal connection terminal and said external connection terminal are formed on the back surface and the surface of one Cu land. 전극 단자를 갖고, 1㎜ 이하의 간극으로 배치되는 복수의 반도체 칩과,A plurality of semiconductor chips having electrode terminals and arranged in a gap of 1 mm or less; 상기 전극 단자와 Au 범프를 거쳐서 접속되는 복수의 내부 접속 단자 및 액상 온도 190℃ 이상의 땜납 범프로 구성되는 복수의 외부 전극 단자를 갖는 유기 기판과,An organic substrate having a plurality of internal connection terminals connected through the electrode terminals and Au bumps, and a plurality of external electrode terminals composed of solder bumps having a liquidus temperature of 190 ° C. or higher, and 상기 반도체 칩과 상기 유기 기판 사이에 충전되는 수지를 구비하는 것을 특징으로 하는 반도체 패키지.And a resin filled between the semiconductor chip and the organic substrate. 반도체 칩의 전극 단자에 Au 범프를 형성하여 유기 캐리어 기판 혹은 테이프 기판의 내부 접속 단자의 표면에 Au 도금층을 형성하고, 기판측 접합부와 칩측 접합부의 Au 접합 표면을 Au 농도가 20 원자% 이상이 되도록 청정화 처리하고, 그 표면을 대기에 노출시키는 일 없이 수증기 분압이 100Pa 이하의 건조한 분위기 속에서 가열·가압하여 압착하는 것을 특징으로 하는 유기 기판과 반도체 칩의 플립 칩 접합 방법.Au bumps are formed on the electrode terminals of the semiconductor chip to form an Au plating layer on the surface of the internal connection terminal of the organic carrier substrate or the tape substrate, and the Au bonding surfaces of the substrate-side junction and the chip-side junction are 20 atomic% or more. A method of flip chip bonding between an organic substrate and a semiconductor chip, wherein the organic substrate and the semiconductor chip are cleaned, pressed and heated in a dry atmosphere having a partial pressure of steam of 100 Pa or less without exposing the surface to the atmosphere. 제8항에 있어서, 기판측 접합부의 청정화 처리가 Ar 이온에 의한 스퍼터 클리닝이며, 접합 분위기가 수증기 분압 : 100Pa 이하이고 가스 압력이 5 × 103내지 2× 1O5Pa의 공기 혹은 질소 혹은 Ar를 주체로 하는 가스이며, 가열·가압시에 스크럽 혹은 초음파 진동을 가하여 압착하는 것을 특징으로 하는 유기 기판과 반도체 칩의 플립 칩 접합 방법.9. The method of claim 8, wherein the cleaning treatment of the substrate-side junction is sputter cleaning with Ar ions, and the bonding atmosphere is water or partial pressure of steam of 100 Pa or less and gas pressure of 5x10 3 to 2x10 5 Pa or nitrogen or Ar. It is a gas mainly used, and it presses by applying a scrub or ultrasonic vibration at the time of heating and pressurization, The flip-chip bonding method of the organic substrate and semiconductor chip characterized by the above-mentioned. 반도체 칩의 전극 단자와 유기 캐리어 기판 혹은 테이프 기판의 내부 접속 단자에 Au 범프를 Au 볼 본딩법에 의해 형성하고, 대기압 하에서 기판측 접합부와 칩측 접합부의 Au 범프를 정렬하고, 그 상태에서 기밀 공간을 형성하거나 혹은 정렬한 기판과 칩을 기밀실로 이송하고, 접합 분위기가 lOOPa 이하가 될 때까지 진공 배기하고, 가압 가열하여 혹은 가압 가열에 스크럽 또는 초음파 진동을 병용하여 압착하는 것을 특징으로 하는 유기 기판과 반도체 칩의 플립 칩 접합 방법.Au bumps are formed on the electrode terminals of the semiconductor chip and the internal connection terminals of the organic carrier substrate or the tape substrate by the Au ball bonding method, and the Au bumps of the substrate-side junction and the chip-side junction are aligned under atmospheric pressure, and the airtight space is opened in that state. The formed substrate and the chip | tip which were formed or aligned are transferred to an airtight chamber, and vacuum-exhausted until joining atmosphere is 100 Pa or less, and pressurized heating or crimping | compression-bonding with a scrub or ultrasonic vibration is used for pressurization heating, and Flip chip bonding method of semiconductor chip. 기판의 Au 패드 표면을 청정화하는 기밀한 전처리실과, 건조한 분위기를 유지하여 스크럽 혹은 초음파를 가하면서 기판의 Au 패드와 반도체 칩의 Au 범프를 가열 압착하는 기밀한 접합실과, 접합실에 Au 범프 부착 반도체 칩을 공급하는 기밀한 칩 공급실과, 접합된 반도체 칩 및 기판을 대기에 취출하는 기밀한 반출실을 구비하고, 전처리실과 접합실 및 접합실과 칩 공급실 및 접합실과 반출실이 게이트 밸브로 접속되어 있는 것을 특징으로 하는 플립 칩 접합 장치．A hermetic pretreatment chamber to clean the surface of the Au pads of the substrate, a hermetic bonding chamber to heat-compress the Au pads of the substrate and the Au bumps of the semiconductor chip while applying a scrub or ultrasonic wave while maintaining a dry atmosphere, and a semiconductor with Au bumps in the junction chamber. The airtight chip supply chamber which supplies a chip, and the airtight carrying chamber which takes out a bonded semiconductor chip and a board | substrate to air | atmosphere, and the preprocessing chamber, the joining chamber, the joining chamber, the chip supply chamber, the joining chamber, and the export chamber are connected by the gate valve. Flip chip bonding apparatus characterized in that. 가압과 가열을 가하는 접합 기구부와, 접합 기구부에 기판과 반도체 칩을 공급하는 공급 기구부와, 반도체 칩 및 기판이 장착되는 기밀한 용기와, 진공 배기 기구부로 구성되고, 기밀한 용기가 상부 용기와 하부 용기로 분할되고, 상부 용기가 가압 기구부와 연결되는 부품과, 하부 용기에 0링을 거쳐서 밀착되는 부품으로 이루어지며, 또한 양 부품이 상대 이동 가능한 벨로우즈로 기밀하게 결합되어 있는 것을 특징으로 하는 플립 칩 접합 장치．An airtight container includes a bonding mechanism portion for applying pressure and heating, a supply mechanism portion for supplying a substrate and a semiconductor chip to the bonding mechanism portion, an airtight container on which the semiconductor chip and the substrate are mounted, and a vacuum exhaust mechanism part. A flip chip, which is divided into a container, the upper container is composed of a part which is connected to the pressurizing mechanism part, and a part which is in close contact with the lower container via a zero ring, and both parts are hermetically coupled to a relatively movable bellows. Junction device. Au 범프를 갖는 반도체 집적 회로 장치가 복수 형성된 반도체 웨이퍼와, Au 범프 혹은 Au 패드가 형성된 복수 패키지분의 유기 기판을, 유기 기판의 Au 범프 혹은 Au 패드에 표면 청정화 처리를 실시한 후, 스크럽 혹은 초음파 진동을 가하면서 가열 압착하여 접합하고,After the surface cleaning treatment of the semiconductor wafer in which a plurality of semiconductor integrated circuit devices having Au bumps are formed and the organic substrate for a plurality of packages in which Au bumps or Au pads are formed, the surface is subjected to surface cleaning treatment on the Au bumps or Au pads of the organic substrate, followed by scrub or ultrasonic vibration. By pressing while joining by heating, 다음에, 수지를 반도체 웨이퍼와 유기 기판 사이로 유입하여 경화하고,Next, the resin is introduced between the semiconductor wafer and the organic substrate and cured, 그 후, 유기 기판의 외부 접속 단자에 땜납 범프를 형성하고,Thereafter, solder bumps are formed on the external connection terminals of the organic substrate, 땜납 범프 형성 후에, 절단 가공에 의해 복수의 칩 크기 패키지를 조립하는 것을 특징으로 하는 반도체 패키지의 제조 방법.A method of manufacturing a semiconductor package characterized by assembling a plurality of chip size packages by cutting after solder bump formation.
KR1020007003151A 1998-09-28 1998-09-28 Semiconductor package and flip chip bonding method therein KR20010030703A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/004337 WO2000019514A1 (en) 1998-09-28 1998-09-28 Semiconductor package and flip-chip bonding method therefor

Publications (1)

Publication Number Publication Date
KR20010030703A true KR20010030703A (en) 2001-04-16

Family

ID=14209076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007003151A KR20010030703A (en) 1998-09-28 1998-09-28 Semiconductor package and flip chip bonding method therein

Country Status (3)

Country Link
KR (1) KR20010030703A (en)
CN (1) CN1299518A (en)
WO (1) WO2000019514A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049284A (en) * 2001-12-14 2003-06-25 삼성전기주식회사 Package substrate for flip chip bonding
KR100691443B1 (en) * 2005-11-16 2007-03-09 삼성전기주식회사 Flip chip package and fabrication method of the same
KR100731459B1 (en) * 2003-02-10 2007-06-21 스카이워크스 솔루션즈, 인코포레이티드 Semiconductor die package with reduced inductance and reduced die attach flow out

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI251313B (en) * 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US8106521B2 (en) 2006-10-19 2012-01-31 Panasonic Corporation Semiconductor device mounted structure with an underfill sealing-bonding resin with voids
WO2009009566A2 (en) * 2007-07-09 2009-01-15 Texas Instruments Incorporated Method for manufacturing semiconductor device
US8387674B2 (en) 2007-11-30 2013-03-05 Taiwan Semiconductor Manufacturing Comany, Ltd. Chip on wafer bonder
US8084853B2 (en) * 2009-09-25 2011-12-27 Mediatek Inc. Semiconductor flip chip package utilizing wire bonding for net switching
CN102237285B (en) * 2010-04-20 2016-05-18 台湾积体电路制造股份有限公司 Wafer jointing machine
US8901736B2 (en) * 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
JP5643036B2 (en) * 2010-09-14 2014-12-17 株式会社ディスコ Processing method of optical device wafer
US20130119532A1 (en) * 2011-11-11 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Bumps for Chip Scale Packaging
US8975117B2 (en) * 2012-02-08 2015-03-10 Infineon Technologies Ag Semiconductor device using diffusion soldering
US9560771B2 (en) * 2012-11-27 2017-01-31 Omnivision Technologies, Inc. Ball grid array and land grid array having modified footprint
US10037941B2 (en) * 2014-12-12 2018-07-31 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die
JP6538596B2 (en) 2016-03-14 2019-07-03 東芝メモリ株式会社 METHOD FOR MANUFACTURING ELECTRONIC COMPONENT AND APPARATUS FOR MANUFACTURING ELECTRONIC COMPONENT
CN114184939B (en) * 2021-12-30 2024-06-11 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） Chip clamping device suitable for ultralow temperature environment
CN118070749B (en) * 2024-04-17 2024-07-23 淄博芯材集成电路有限责任公司 Substrate shrinkage method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02253627A (en) * 1989-03-27 1990-10-12 Hitachi Ltd Semiconductor device
JPH02252250A (en) * 1989-03-27 1990-10-11 Nippon Telegr & Teleph Corp <Ntt> Film for semiconductor chip terminal connection and connection method for semiconductor chip terminal
JPH05315400A (en) * 1992-05-12 1993-11-26 Hitachi Ltd Bonder for electronic circuit device
JP3506547B2 (en) * 1995-10-20 2004-03-15 シチズン時計株式会社 Semiconductor device
JP3271500B2 (en) * 1995-12-18 2002-04-02 セイコーエプソン株式会社 Semiconductor device
JPH09199538A (en) * 1996-01-17 1997-07-31 Tokyo Tungsten Co Ltd Semiconductor package
JP3205703B2 (en) * 1996-06-25 2001-09-04 シャープ株式会社 Semiconductor device
JPH1027827A (en) * 1996-07-10 1998-01-27 Toshiba Corp Manufacture of semiconductor device
JPH10107078A (en) * 1996-09-30 1998-04-24 Toshiba Electron Eng Corp Manufacture of electronic parts and electronic parts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049284A (en) * 2001-12-14 2003-06-25 삼성전기주식회사 Package substrate for flip chip bonding
KR100731459B1 (en) * 2003-02-10 2007-06-21 스카이워크스 솔루션즈, 인코포레이티드 Semiconductor die package with reduced inductance and reduced die attach flow out
KR100691443B1 (en) * 2005-11-16 2007-03-09 삼성전기주식회사 Flip chip package and fabrication method of the same

Also Published As

Publication number Publication date
WO2000019514A1 (en) 2000-04-06
CN1299518A (en) 2001-06-13

Similar Documents

Publication Publication Date Title
US20030001286A1 (en) Semiconductor package and flip chip bonding method therein
KR100531393B1 (en) Semiconductor device and manufacturing method of the same
KR20010030703A (en) Semiconductor package and flip chip bonding method therein
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US6798072B2 (en) Flip chip assembly structure for semiconductor device and method of assembling therefor
US5090609A (en) Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
US6869831B2 (en) Adhesion by plasma conditioning of semiconductor chip surfaces
US7692291B2 (en) Circuit board having a heating means and a hermetically sealed multi-chip package
US7772032B2 (en) Manufacturing method for electronic devices
US8710651B2 (en) Semiconductor device and method for manufacturing the same
US7098072B2 (en) Fluxless assembly of chip size semiconductor packages
US20090014852A1 (en) Flip-Chip Packaging with Stud Bumps
US6773958B1 (en) Integrated assembly-underfill flip chip process
JP2009110995A (en) Three-dimensional packaging method and apparatus
JP3451987B2 (en) Functional element, substrate for mounting functional element, and method of connecting them
JPH08306738A (en) Semiconductor device and its production
JP2001024085A (en) Semiconductor device
JP2010177604A (en) Semiconductor manufacturing method and manufacturing device
JP2002170919A (en) Lamination packaging method of semiconductor chip
JP3705159B2 (en) Manufacturing method of semiconductor device
JP2000138255A (en) Method and system for manufacturing semiconductor device
JPH0266953A (en) Mounting structure of semiconductor element and manufacture thereof
TW501242B (en) Semiconductor package and flip chip bonding method of semiconductor package
JPH10125734A (en) Semiconductor unit and manufacturing method thereof
JP3014577B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application