KR20010028539A - 에너지 회수 장치 - Google Patents

에너지 회수 장치 Download PDF

Info

Publication number
KR20010028539A
KR20010028539A KR1019990040819A KR19990040819A KR20010028539A KR 20010028539 A KR20010028539 A KR 20010028539A KR 1019990040819 A KR1019990040819 A KR 1019990040819A KR 19990040819 A KR19990040819 A KR 19990040819A KR 20010028539 A KR20010028539 A KR 20010028539A
Authority
KR
South Korea
Prior art keywords
voltage
switch
panel capacitor
capacitive load
capacitor
Prior art date
Application number
KR1019990040819A
Other languages
English (en)
Inventor
김갑식
윤상진
양희찬
정윤권
강봉구
김영환
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990040819A priority Critical patent/KR20010028539A/ko
Publication of KR20010028539A publication Critical patent/KR20010028539A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 두 전극 간에 형성된 용량성 부하로부터의 에너지 회수 효율이 향상되게 함으로써 불필요한 전력 소비가 최소화되도록 한 에너지 회수장치에 관한 것이다.
본 발명에 따른 에너지 회수장치는 외부 용량성 부하에 의해 용량성 부하에 충전되는 전압의 최대치를 검출하는 제 1 전압 검출부와, 제 1 전압 검출부가 최대 전압을 검출할 때 출력하는 제어신호에 따라 외부 전압원이 용량성 부하에 접속되도록 하는 제 1 스위치와, 용량성 부하의 전압이 회수될 때 용량성 부하에 걸린 전압의 최소치를 검출하는 제 2 전압 검출부와, 제 2 전압 검출부가 최소 전압을 검출할 때 출력하는 제어신호에 따라 기저 전압원이 용량성 부하에 접속되도록 하는 제 2 스위치를 구비한다.
이와 같은 에너지 회수 장치가 플라즈마 디스플레이 패널에 사용되는 경우에는 패널 커패시터의 충전시에 외부 전압원의 인가 시점과 패널 커패시터의 방전시에 기저전압원의 인가 시점이 패널 커패시터의 값이 변화되는 환경하에서 적응적으로 조절됨으로써 전력 소비가 줄어들게 되고, 에너지 회수 효율의 감소를 방지할 수 있게 된다.

Description

에너지 회수 장치{Energy Recovering Apparatus}
본 발명은 에너지 회수 장치에 관한 것으로, 특히 두 전극 간에 형성된 용량성 부하로부터의 에너지 회수 효율이 향상됨과 아울러 불필요한 전력 소비가 최소화되도록 한 에너지 회수장치에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)이 주목받고 있다. 이러한 PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류 구동 펄스에 의해 플라즈마 방전이 유지되는 교류 면방전 PDP가 대표적이다. 교류 면방전 PDP에서 유지 방전에 요구되는 구동전압이 매우 높고, 그에 따른 전력 소비량도 매우 높기 때문에 전력 소비를 줄이기 위한 방안으로 에너지 회수장치를 사용하고 있다.
도 1을 참조하면, 상부기판(10) 상에 형성되어 교류 구동전압이 인가되는 유지전극쌍(12A,12B)과, 하부기판(18) 상에 형성되어 데이터 전압이 인가되는 어드레스전극(20)을 구비하는 교류형 PDP의 방전셀이 도시되어 있다. 상부기판(10)과 하부기판(18)은 격벽(24)에 의해 평행하게 이격된다. 이들 상부기판(10), 하부기판(18) 및 격벽(24)에 의해 마련된 방전공간(28)에는 He, Xe 등의 불활성 가스가 주입된다. 유지전극쌍(12A,12B)은 주사전극 및 공통유지전극으로 구성된다. 주사/유지전극(12A)에는 패널 주사를 위한 주사펄스와 플라즈마 방전을 유지시키기 위한 교류 구동 펄스가 공급되고, 공통유지전극(12B)에는 교류 구동 펄스가 공급된다. 이러한 유지전극쌍(12A,12B) 상에는 투명전극물질로 된 유지전극쌍(12A,12B)의 큰 저항률로 인한 전압강하를 줄이기 위해 금속버스전극(13A,13B)이 형성된다. 유지전극쌍(12A,12B)이 형성된 상부기판(10) 상에는 상부 유전체층(14)과 보호막(16)이 순차적으로 전면 증착된다. 상부 유전체층(14)은 유지전극쌍(12A,12B)을 보호함과 아울러 플라즈마 방전시 발생된 전하를 벽전하 형태로 축적하는 역할을 한다. 통상 산화마그네슘(MgO)으로 된 보호막(16)은 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 플라즈마 방전시 2차 전자를 발생시키는 역할을 하게 된다. 어드레스전극(20)은 유지전극쌍(12A,12B)과 교차되게 형성된다. 어드레스전극(20)이 형성된 하부기판(18) 상에는 어드레스전극(20)을 보호함과 아울러 벽전하를 축적하기 위한 하부 유전체층(26)이 형성된다. 하부 유전체층(26)과 격벽(24)에는 형광체(22)가 도포된다. 형광체(22)는 플라즈마 방전시 방전공간에서 발생한 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다.
도 2는 교류 면방전 PDP의 전극 구조를 도시한 평면도이다. 도 2를 참조하면, 방전셀들(1)은 패널(30) 상에서 m 개의 주사/유지전극라인들(S1 내지 Sm), m 개의 공통유지전극라인들(C1 내지 Cm) 및 n 개의 어드레스전극라인들(D1 내지 Dn)의 교차부에 매트릭스 형태로 배치된다. 주사/유지전극라인들(S1 내지 Sm)과 공통유지전극라인들(C1 내지 Cm)은 도 1에 도시된 바와 같이 각각의 방전셀에서 유지전극쌍(12A,12B)을 형성하게 되며, 어드레스전극라인들(D1 내지 Dn)은 각 방전셀에서 어드레스전극(20)을 형성하게 된다.
이러한 교류 면방전 PDP에서는 먼저 어드레스전극(20)과 주사/유지 전극(12A) 사이의 대향방전에 의해 표시하고자 하는 방전셀을 선택한 후, 유지전극쌍(12A,12B) 사이의 면방전에 의해 플라즈마 방전을 유지하게 된다. 유지방전에 의해 발생되는 자외선에 의해 형광체(22)가 발광함으로써 화상을 표시하게 된다. 여기서, 플라즈마 유지방전에 필요한 펄스 전압은 전극간의 거리와 유전체층(14,26)에 미리 축적된 벽전하양에 따라 달라지지만 수백 볼트 이상의 고압이 필요하게 된다.
이와 같이 구동되는 교류 면방전 PDP에서는 플라즈마 유지방전에 필요한 구동전력을 최소화하기 위하여 유지전극쌍(12A,12B)에 교류 구동 펄스를 공급하는 구동회로부에 에너지 회수 회로를 추가하고 있다. 에너지 회수 회로는 플라즈마 유지방전시 유지전극쌍(12A,12B) 사이에 충전되는 전압을 회수하여 이를 다음 플라즈마 방전시의 구동전압으로서 재이용되게끔 한다.
도 3은 종래의 에너지 회수 회로가 포함된 교류 면방전 PDP의 구동 회로를 도시한 도면이다. 도 3을 참조하면, 어느 한 주사라인에서의 주사/유지전극라인과 공통유지전극라인 사이의 커패시턴스가 패널 커패시터(Cp)로써 등가화되어 있다. 종래의 에너지 회수 회로는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L1)와, 소스 커패시터(Cs)와 인덕터(L1) 사이에 병렬 접속된 제 1 및 제 3 스위치(M1,M3)와, 제 1 및 제 3 스위치(M1,M3) 사이에 직렬 접속된 제 1 및 제 2 다이오드(D1,D2)와, 인덕터(L1)와 패널 커패시터(Cp) 사이에 병렬 접속된 제 2 및 제 4 스위치(M2,M4)를 구비한다. 제 2 스위치(M2)는 서스테인 전압원(Vsus)에 접속되고, 제 4 스위치(M4)는 기저전압원(GND)에 접속되어 있다. 소스 커패시터(Cs)는 플라즈마 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 회수 전압을 다음 플라즈마 방전시 패널 커패시터(Cp)에 재공급하는 역할을 한다. 소스 커패시터(Cs)는 패널 커패시터(Cp)에 비해 매우 큰 값을 가지며, 초기화 방전에 의해 서스테인 전압(Vsus)의 절반값에 해당하는 Vsus/2의 초기전압을 갖는다. 인덕터(L1)은 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(M1내지M4)는 PDP의 전극과 에너지 회수 회로에서의 전류 흐름을 제어한다. 제 1 및 제 2 다이오드(D1,D2)는 에너지 회수 회로에서 역전류의 흐름을 방지하는 역할을 한다.
도 4는 도 3에 도시된 구동 회로의 주요 부분에 대한 파형도이다. 도 4를 결부하여 에너지 회수 회로의 동작 과정을 설명하기로 한다. 먼저, T1 기간 이전에는 패널 주사라인의 주사/유지전극라인과 공통유지전극라인 사이에 충전된 전압, 즉 패널 커패시터(Cp)에 충전된 전압이 0 볼트라고 가정한다. T1 기간에는 제 1 스위치(M1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(M1), 제 1 다이오드(D1) 및 인덕터(L1)을 거쳐 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 이 때, 인덕터(L1)와 패널 커패시터(Cp)는 직렬 공진 회로를 형성한다. 소스 커패시터(Cs)의 초기 충전 전압이 Vsus/2이기 때문에, 직렬 공진 회로에서 인덕터(L1)의 전류 충/방전에 의해 패널 커패시터(Cp)의 전압은 소스 커패시터(Cs) 전압의 두 배인 Vsus까지 상승하게 된다. 그리고 이 때, 패널 커패시터(Cp)에 흐르는 전류는 위로 볼록한 포물선 형태의 파형을 갖게 된다. 이 기간은 패널의 주사라인에서 플라즈마 방전을 일으키기 위해 주사/유지전극라인과 공통유지전극라인 간에 공급되는 구동전압의 라이징(Rising) 기간에 해당된다. T2 기간에는 제 2 스위치(M2)가 턴-온된다. 이 때, 외부 전압원으로부터 서스테인 전압(Vsus)이 패널의 주사라인에 공급되는데, 이는 패널에 충전된 전압(패널 커패시터의 전압)이 Vsus 이하로 떨어지는 것을 방지하여 플라즈마 방전이 정상적으로 일어나도록 하는 역할을 하게 된다. T1 기간에 이미 주사/유지전극과 공통유지전극 간의 전압이 Vsus까지 상승하였으므로, 플라즈마 방전을 일으키기 위해 외부에서 공급해 주어야 하는 구동전력이 최소화된다. T3 기간에는 제 1 스위치(M1)가 턴-오프(Turn-off)되고, T2 기간의 상태가 그대로 유지되면서 플라즈마 방전이 유지된다. T4 기간에는 제 2 스위치(M2)가 턴-오프되고, 제 3 스위치(M3)가 턴-온된다. 이 기간은 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수되는 기간이다. 이 때에는 패널 커패시터(Cp)로부터 인덕터(L1), 제 2 다이오드(D2) 및 제 3 스위치(M3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성된다. 패널 커패시터(Cp)가 방전되면서 패널 커패시터(Cp)의 전압이 Vsus로부터 0 볼트로 하강하게 되고, 이와 동시에 소스 커패시터(Cs)에는 Vsus/2의 전압이 충전된다. 이 기간동안에 패널 커패시터(Cp)의 전류는 아래로 볼록한 포물선 형태의 파형을 갖게 된다. T5 기간에는 제 4 스위치(M4)가 턴-온되어 패널 커패시터(Cp)의 전압이 0 볼트 이상으로 상승하는 것을 방지한다. T6 기간에는 제 3 스위치(M3)가 턴-오프되고, T5 기간의 상태가 일정 시간동안 그대로 유지된다. 실제 패널 주사라인의 주사/유지전극라인과 공통유지전극라인에 공급되는 교류 구동 펄스는 T1 내지 T6 기간 동안의 동작 과정이 주기적으로 반복되면서 얻어지게 된다.
한편, PDP에서는 플라즈마 방전을 일으켜 턴-온되는 방전셀의 수 및 방전셀의 휘도 등에 따라 패널 커패시터(Cp)의 값이 달라지는 특성이 있다. 즉, 어느 한 주사라인에서 턴-온되는 방전셀의 수가 많을수록 패널 커패시터(Cp) 값이 증가하고, 턴-온되는 방전셀의 수가 적을수록 패널 커패시터(Cp) 값이 작아지게 된다. 이는 도 3에서 인덕터(L1)과 패널 커패시터(Cp)가 형성하는 직렬 공진 회로의 공진 주파수를 변화시킴으로써 패널 커패시터(Cp)가 0 볼트에서 Vsus까지 전압을 충전하는 기간과 충전된 전압을 방전시키는 기간을 변화시키게 된다. 종래의 에너지 회수 회로에서는 제 1 스위치(M1)가 턴-온된 다음 제 2 스위치(M2)가 턴-온될 때까지의 기간인 T1과, 제 3 스위치(M3)가 턴-온된 다음 제 4 스위치(M4)가 턴-온될 때까지의 기간인 T4가 고정되어 있다. 플라즈마 방전시의 전력소비를 최소화하기 위해서는 패널 커패시터(Cp)에 충전되는 전압이 Vsus에 도달하는 시점과 제 2 스위치(M2)가 턴-온되는 시점이 정확히 일치하여야 한다. 또한 에너지 회수 효율을 극대화하기 위해서는 패널 커패시터(Cp)가 방전되면서 그 전압이 0 볼트에 도달하는 시점과 제 4 스위치(M4)가 턴-온되는 시점이 정확히 일치하여야 한다. 하지만 종래의 에너지 회수회로에서는 T1 기간과 T4 기간이 고정되어 있기 때문에 각 방전셀들의 방전 여부에 따라 달라지는 패널 커패시턴스 값의 변화, 달리 말해 패널 커패시터(Cp)의 충/방전 기간의 변화에 대응하지 못함으로써 플라즈마 방전시의 소비전력이 증가되고, 에너지 회수 효율이 낮아지게 되는 문제점이 있다. 이러한 문제점에 대해 도 5 및 도 6을 결부하여 상세히 설명하기로 한다.
도 5는 패널 커패시터(Cp)의 값이 도 4의 경우에 비해 증가한 경우에 있어서 도 3에 도시된 구동 회로의 주요부분에 대한 파형도이다. 패널 커패시터(Cp)의 값이 증가함으로 인해 T1 기간동안 패널 커패시터(Cp)에 충전되는 구동 전압의 라이징 타임(Rising Time)이 길어진다. 이에 따라, 패널 커패시터(Cp)의 충전 전압이 Vsus에 도달하기도 전에 제 2 스위치(M2)가 턴-온되게 된다. 제 2 스위치(M2)가 턴-온되는 T2 기간에서는 외부 서스테인 전압원(Vsus)으로부터 패널 커패시터(Cp)에 임펄스 형태의 전류가 공급되어 패널 커패시터(Cp)의 충전 전압은 플라즈마 방전을 일으킬 수 있는 전압 레벨인 Vsus까지 상승하게 된다. 이와 같이, 종래의 에너지 회수 회로에서는 패널 커패시터(Cp) 값이 증가한 경우, 고정된 T1 기간동안 패널 커패시터(Cp)의 전압이 Vsus에 도달하지 못함으로 인해 외부로부터의 추가적인 전력 공급이 요구된다. 아울러, 플라즈마 방전을 일으킨 후 패널 커패시터(Cp)가 방전되면서 그에 충전되었던 전압이 소스 커패시터(Cs)로 회수되는 기간인 T4 기간동안에도 패널 커패시터(Cp) 값의 증가로 인해 구동 전압의 폴링 타임(Falling Time)이 길어진다. 이에 따라, 패널 커패시터(Cp)의 충전 전압이 0 볼트에 도달하기도 전에 제 4 스위치(M4)가 턴-온되게 된다. 제 4 스위치(M4)가 턴-온되는 T5 기간에서는 기저전압원(GND) 쪽으로 임펄스 형태의 전류가 흐르면서 패널 커패시터(Cp)에 남아있는 전압이 제 4 스위치(M4)를 통해 기저전압원(GND)으로 방전된다. 이와 같이, 종래의 에너지 회수 회로에서는 패널 커패시터(Cp) 값이 증가한 경우, 고정된 T4 기간동안 패널 커패시터(Cp)의 전압이 0 볼트에 도달하지 못함으로 인해 패널 커패시터(Cp)에 충전되었던 전압이 완전히 소스 커패시터(Cs)에 회수되지 못하고 그 일부가 기저전압원(GND)으로 방전되면서 에너지 회수 효율이 낮아지게 된다. 에너지 회수 기간동안 기저전압원(GND)으로 누출된 전력은 다음 플라즈마 방전시에 외부 전압원이 다시 공급하여 이를 보상하여야 하기 때문에 그 만큼 소비 전력이 증가하게 된다.
도 6은 패널 커패시터(Cp)의 값이 도 4의 경우에 비해 감소한 경우에 있어서 도 3에 도시된 구동 회로의 주요부분에 대한 파형도이다. 패널 커패시터(Cp)의 값이 감소함으로 인해 T1 기간동안 패널 커패시터(Cp)에 충전되는 구동 전압의 라이징 타임(Rising Time)이 짧아진다. T1 기간 중의 패널 커패시터(Cp)의 전류 파형을 살펴보면, 공진의 반주기동안에는 양극성(+) 전류가 흐르고, 다음 반주기동안에는 부극성(-) 전류가 흐르기 때문에 패널 커패시터(Cp)의 전압이 Vsus에 도달하였다가 다시 그 이하로 감소하게 된다. 이에 따라, 패널 커패시터(Cp)의 충전 전압이 Vsus 이하로 감소한 시점에서 제 2 스위치(M2)가 턴-온되게 된다. 제 2 스위치(M2)가 턴-온되는 T2 기간에서는 외부 서스테인 전압원(Vsus)으로부터 패널 커패시터(Cp)에 임펄스 형태의 전류가 공급되어 패널 커패시터(Cp)의 충전 전압은 플라즈마 방전을 일으킬 수 있는 전압 레벨인 Vsus까지 다시 상승하게 된다. 이와 같이, 종래의 에너지 회수 회로에서는 패널 커패시터(Cp) 값이 감소한 경우, 고정된 T1 기간동안 패널 커패시터(Cp)의 전압이 Vsus에 도달하였다가 다시 감소함으로 인해 외부로부터의 추가적인 전력 공급이 요구된다. 아울러, 플라즈마 방전을 일으킨 후 패널 커패시터(Cp)가 방전되면서 그에 충전되었던 전압이 소스 커패시터(Cs)로 회수되는 기간인 T4 기간동안에도 패널 커패시터(Cp) 값의 감소로 인해 구동 전압의 폴링 타임(Falling Time)이 짧아진다. T4 기간 중의 패널 커패시터(Cp)의 전류 파형을 살펴보면, 공진의 반주기동안에는 부극성(-) 전류가 흐르고, 다음 반주기동안에는 양극성(+) 전류가 흐르기 때문에 패널 커패시터(Cp)의 전압이 0 볼트에 도달하였다가 다시 그 이상으로 증가하게 된다. 이에 따라, 패널 커패시터(Cp)의 충전 전압이 0 볼트에 도달한 후 다시 그 이상의 전압으로 증가한 시점에서 제 4 스위치(M4)가 턴-온되게 된다. 제 4 스위치(M4)가 턴-온되는 T5 기간에서는 기저전압원(GND) 쪽으로 임펄스 형태의 전류가 흐르면서 패널 커패시터(Cp)에 남아있는 전압이 제 4 스위치(M4)를 통해 기저전압원(GND)으로 방전된다. 이와 같이, 종래의 에너지 회수 회로에서는 패널 커패시터(Cp) 값이 감소한 경우, 에너지 회수 기간동안 패널 커패시터(Cp)에 남아있는 일부 전압이 기저전압원(GND)으로 방전되어 손실되기 때문에 그 만큼 소비 전력이 증가하게 된다.
이와 같이, 종래의 에너지 회수 회로는 PDP 방전셀들의 켜짐과 꺼짐에 따라 달라지는 패널 커패시턴스의 변화에 효과적으로 대처하지 못하기 때문에 에너지 회수 효율이 낮아짐과 아울러 PDP 구동시의 불필요한 전력 소비율을 증가시키게 되는 문제점이 있다.
따라서, 본 발명의 목적은 두 전극 간에 형성된 용량성 부하로부터의 에너지 회수 효율이 향상됨과 아울러 불필요한 전력 소비가 최소화되도록 한 에너지 회수장치를 제공함에 있다.
도 1은 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도.
도 2는 교류 면방전 플라즈마 디스플레이 패널의 전극 구조를 도시한 평면도.
도 3은 종래의 에너지 회수 회로가 포함된 교류 면방전 플라즈마 디스플레이 패널의 구동 회로를 도시한 도면.
도 4는 도 3에 도시된 구동 회로의 주요 부분에 대한 파형도.
도 5는 패널 커패시터의 값이 도 4의 경우에 비해 증가한 경우에 있어서 도 3에 도시된 구동 회로의 주요부분에 대한 파형도.
도 6은 패널 커패시터의 값이 도 4의 경우에 비해 감소한 경우에 있어서 도 3에 도시된 구동 회로의 주요부분에 대한 파형도.
도 7은 본 발명의 실시 예에 따른 에너지 회수 장치가 포함된 교류 면방전 플라즈마 디스플레이 패널의 구동 회로를 도시한 도면.
도 8은 도 7에 도시된 구동 회로의 주요 부분에 대한 파형도.
도 9는 패널 커패시터의 값이 도 8의 경우에 비해 증가한 경우에 있어서 도 7에 도시된 구동 회로의 주요부분에 대한 파형도.
도 10은 패널 커패시터의 값이 도 8의 경우에 비해 감소한 경우에 있어서 도 7에 도시된 구동 회로의 주요부분에 대한 파형도.
도 11은 도 7에 도시된 제 1 및 제 2 전압 검출부의 상세 회로를 도시한 회로도.
＜ 도면의 주요 부분에 대한 부호의 설명 ＞
1 : 방전셀 10 : 상부기판
12A : 주사/유지전극 12B : 공통유지전극
13A,13B : 금속버스전극 14 : 상부 유전체층
16 : 보호막 18 : 하부기판
20 : 어드레스전극 22 : 형광체
24 : 격벽 26 : 하부 유전체층
28 : 방전공간 30 : 패널
100 : 제 1 전압 검출부 102 : 제 2 전압 검출부
104,105 : 비교기 106 : 제 1 스위치 제어부
108 : 제 2 스위치 제어부
상기 목적을 달성하기 위하여 본 발명의 에너지 회수 장치는 외부 용량성 부하에 의해 용량성 부하에 충전되는 전압의 최대치를 검출하는 제 1 전압 검출부와, 제 1 전압 검출부가 최대 전압을 검출할 때 출력하는 제어신호에 따라 외부 전압원이 용량성 부하에 접속되도록 하는 제 1 스위치와, 용량성 부하의 전압이 회수될 때 용량성 부하에 걸린 전압의 최소치를 검출하는 제 2 전압 검출부와, 제 2 전압 검출부가 최소 전압을 검출할 때 출력하는 제어신호에 따라 기저 전압원이 용량성 부하에 접속되도록 하는 제 2 스위치를 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 7 내지 도 11을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 7은 본 발명의 실시 예에 따른 에너지 회수 장치가 포함된 교류 면방전 PDP의 구동 회로를 도시한 도면이다. 도 7을 참조하면, 교류 면방전 PDP의 어느 한 주사라인에서 주사/유지전극라인과 공통유지전극라인 사이의 커패시턴스가 패널 커패시터(Cp)로써 등가화되어 있다. 본 발명의 실시 예에 따른 에너지 회수 장치는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L1)와, 소스 커패시터(Cs)와 인덕터(L1) 사이에 병렬 접속된 제 1 및 제 3 스위치(M1,M3)와, 제 1 및 제 3 스위치(M1,M3) 사이에 직렬 접속된 제 1 및 제 2 다이오드(D1,D2)와, 인덕터(L1)와 패널 커패시터(Cp) 사이에 병렬 접속된 제 2 및 제 4 스위치(M2,M4)와, 패널 커패시터(Cp)와 제 2 스위치(M2) 사이에 접속된 제 1 전압 검출부(100)와, 패널 커패시터(Cp)와 제 4 스위치(M4) 사이에 접속된 제 2 전압 검출부(102)를 구비한다. 본 발명의 실시 예에 따른 에너지 회수 장치에서 제 1 및 제 2 전압 검출부(100,102)가 추가된 것을 제외하고는 다른 모든 구성요소들의 특징 및 기능들이 도 3에 도시된 종래의 에너지 회수 장치의 경우와 동일하다.
제 1 전압 검출부(100)은 패널 커패시터(Cp)에 전압이 충전될 때 패널 커패시터(Cp)의 전압 레벨을 검출하여 제 2 스위치(M2)의 턴-온 시점을 제어한다. 즉, 제 1 전압 검출부(100)는 패널 커패시터(Cp)의 전압이 Vsus가 되는 시점에서 제 2 스위치(M2)가 턴-온되도록 제 2 스위치(M2)를 제어한다. 아울러, 제 2 전압 검출부(102)은 패널 커패시터(Cp)가 방전될 때 패널 커패시터(Cp)의 전압 레벨을 검출하여 제 4 스위치(M4)의 턴-온 시점을 제어한다. 즉, 제 2 전압 검출부(102)는 패널 커패시터(Cp)의 전압이 0 볼트가 되는 시점에서 제 4 스위치(M4)가 턴-온되도록 제 4 스위치(M4)를 제어한다. 이러한 방법에 의해 본 발명의 에너지 회수 장치는 플라즈마 방전을 일으키는 방전셀의 수에 따라 달라지는 패널 커패시터의 변화에 효과적으로 대처할 수 있게 된다.
도 8은 도 7에 도시된 구동 회로의 주요 부분에 대한 파형도이다. 도 8을 결부하여 본 발명에 따른 에너지 회수 장치의 동작 과정을 설명하기로 한다. 먼저, T1 기간 이전에는 패널 주사라인의 주사/유지전극라인과 공통유지전극라인 사이에 충전된 전압, 즉 패널 커패시터(Cp)에 충전된 전압이 0 볼트라고 가정한다. T1 기간에는 제 1 스위치(M1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(M1), 제 1 다이오드(D1) 및 인덕터(L1)을 거쳐 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 이 때, 인덕터(L1)와 패널 커패시터(Cp)는 직렬 공진 회로를 형성한다. 초기화 방전에 의해 소스 커패시터(Cs)의 초기 충전 전압은 Vsus/2인 상태에 있다. 직렬 공진 회로에서 인덕터(L1)의 전류 충/방전에 의해 패널 커패시터(Cp)의 전압은 소스 커패시터(Cs) 전압의 두 배인 Vsus까지 상승하게 된다. 그리고 이 때, 패널 커패시터(Cp)에 흐르는 전류는 위로 볼록한 포물선 형태의 파형을 갖게 된다. 이 기간은 패널의 주사라인에서 플라즈마 방전을 일으키기 위해 주사/유지전극라인과 공통유지전극라인 간에 공급되는 구동전압의 라이징(Rising) 기간에 해당된다. 패널 커패시터(Cp)의 전압이 Vsus에 도달하는 순간 제 1 전압 검출부(100)는 이를 검출하고, 이와 동시에 제 2 스위치(M2)에 턴-온 신호를 공급한다. 본 발명에서는 패널 커패시터(Cp)에 충전되는 전압의 라이징 타임(Rising Time)에 따라 제 2 스위치(M2)의 턴-온 시점이 달라지기 때문에 T1 기간이 가변될 수 있다. 제 2 스위치(M2)가 턴-온된 T2 기간에는 서스테인 전압원(Vsus)으로부터 서스테인 전압(Vsus)이 패널의 주사라인에 공급되는데, 이는 패널에 충전된 전압(패널 커패시터의 전압)이 Vsus 이하로 떨어지는 것을 방지하여 플라즈마 방전이 정상적으로 일어나도록 하는 역할을 하게 된다. T1 기간에 이미 주사/유지전극과 공통유지전극 간의 전압이 Vsus까지 상승하였으므로, 플라즈마 방전을 일으키기 위해 외부에서 공급해 주어야 하는 구동전력이 최소화된다. T3 기간에는 제 1 스위치(M1)가 턴-오프(Turn-off)되고, T2 기간의 상태가 그대로 유지되면서 플라즈마 방전이 유지된다. T4 기간에는 제 2 스위치(M2)가 턴-오프되고, 제 3 스위치(M3)가 턴-온된다. 이 기간은 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수되는 기간이다. 이 때에는 패널 커패시터(Cp)로부터 인덕터(L1), 제 2 다이오드(D2) 및 제 3 스위치(M3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성된다. 패널 커패시터(Cp)가 방전되면서 패널 커패시터(Cp)의 전압이 Vsus로부터 0 볼트로 하강하게 되고, 이와 동시에 소스 커패시터(Cs)에는 Vsus/2의 전압이 충전된다. 이 기간동안에 패널 커패시터(Cp)의 전류는 아래로 볼록한 포물선 형태의 파형을 갖게 된다. 패널 커패시터(Cp)의 전압이 0 볼트에 도달하는 순간 제 2 전압 검출부(102)는 이를 검출하고, 이와 동시에 제 4 스위치(M4)에 턴-온 신호를 공급한다. 본 발명에서는 패널 커패시터(Cp)의 방전시 패널 커패시터(Cp) 전압의 폴링 타임(Falling Time)에 따라 제 4 스위치(M4)의 턴-온 시점이 달라지기 때문에 T4 기간이 가변될 수 있다. 제 4 스위치(M4)가 턴-온되는 T5 기간에는 패널 커패시터(Cp)로부터 기저전압원(GND)로의 전류 패스가 형성되어 패널 커패시터(Cp)의 전압이 0 볼트로 유지된다. T6 기간에는 제 3 스위치(M3)가 턴-오프되고, T5 기간의 상태가 일정 시간동안 그대로 유지된다. 실제 패널 주사라인의 주사/유지전극라인과 공통유지전극라인에 공급되는 교류 구동 펄스는 T1 내지 T6 기간 동안의 동작 과정이 주기적으로 반복되면서 얻어지게 된다.
도 9는 패널 커패시터(Cp)의 값이 도 8의 경우에 비해 증가한 경우에 있어서 도 7에 도시된 구동 회로의 주요부분에 대한 파형도이다. 패널 커패시터(Cp) 값의 증가로 인해 T1 기간동안 패널 커패시터(Cp)에 충전되는 구동 전압의 라이징 타임(Rising Time)이 길어진다. 하지만, 본 발명의 에너지 회수 장치에서는 제 1 전압 검출부(100)에 의해 패널 커패시터(Cp)의 전압이 Vsus에 도달할 때 제 2 스위치(M2)가 턴-온되게 되어 있다. 이러한 경우에 T1 기간은 도 8의 경우에 비해 길어지게 된다. 이에 따라, 도 5에 도시된 종래의 경우에서처럼 패널 커패시터(Cp)의 충전 전압이 Vsus에 도달하기도 전에 제 2 스위치(M2)가 턴-온되는 문제를 해결할 수 있게 된다. 본 발명의 에너지 회수 장치에서는 패널 커패시터(Cp)의 값이 증가하더라도 항상 패널 커패시터(Cp)의 충전 전압이 Vsus가 되는 시점에서 외부 서스테인 전압(Vsus)이 인가되게 되어 불필요한 전력 소비를 줄일 수 있게 된다. 아울러, 플라즈마 방전을 일으킨 후 패널 커패시터(Cp)가 방전되면서 그에 충전되었던 전압이 소스 커패시터(Cs)로 회수되는 기간인 T4 기간동안에도 제 2 전압 검출부(102)에 의해 패널 커패시터(Cp)의 전압이 0 볼트에 도달하는 시점에서 항상 제 4 스위치(M4)가 턴-온되게 되어 있다. 이러한 경우에는 패널 커패시터(Cp)의 폴링 타임(Falling Time)이 길어짐으로 인해 T4 기간은 도 8의 경우에 비해 길어지게 된다. 이에 따라, 종래의 경우에서처럼 패널 커패시터(Cp)의 충전 전압이 0 볼트에 도달하기도 전에 제 4 스위치(M4)가 턴-온되는 문제를 해결할 수 있게된다. 그리하여 본 발명의 에너지 회수 장치에서는 패널 커패시터(Cp)의 방전시에 패널 커패시터(Cp)에 남아있는 잔류전압이 기저전압원(GND) 쪽으로 방전됨으로써 손실되는 전력을 줄일 수 있고, 에너지 회수 효율의 감소를 방지할 수 있게 된다.
도 10은 패널 커패시터(Cp)의 값이 도 8의 경우에 비해 감소한 경우에 있어서 도 7에 도시된 구동 회로의 주요부분에 대한 파형도이다. 패널 커패시터(Cp) 값의 감소로 인해 T1 기간동안 패널 커패시터(Cp)에 충전되는 구동 전압의 라이징 타임(Rising Time)이 짧아진다. 하지만, 본 발명의 에너지 회수 장치에서는 제 1 전압 검출부(100)에 의해 패널 커패시터(Cp)의 전압이 Vsus에 도달할 때 제 2 스위치(M2)가 턴-온되게 되어 있다. 이러한 경우에 T1 기간은 도 8의 경우에 비해 짧아지게 된다. 그리고 패널 커패시터(Cp)의 전류 파형을 보면, 도 6에서처럼 공진의 다음 반주기가 시작되는 현상이 발생하지 않음을 볼 수 있다. 이에 따라, 도 6에 도시된 종래의 경우에서처럼 패널 커패시터(Cp)의 충전 전압이 Vsus에 도달한 후 다시 낮아진 시점에서 제 2 스위치(M2)가 턴-온되는 문제를 해결할 수 있게 된다. 본 발명의 에너지 회수 장치에서는 패널 커패시터(Cp)의 값이 감소하더라도 항상 패널 커패시터(Cp)의 충전 전압이 Vsus가 되는 시점에서 외부 서스테인 전압(Vsus)이 인가되게 되어 불필요한 전력 소비를 줄일 수 있게 된다. 아울러, 플라즈마 방전을 일으킨 후 패널 커패시터(Cp)가 방전되면서 그에 충전되었던 전압이 소스 커패시터(Cs)로 회수되는 기간인 T4 기간동안에도 제 2 전압 검출부(102)에 의해 패널 커패시터(Cp)의 전압이 0 볼트에 도달하는 시점에서 항상 제 4 스위치(M4)가 턴-온되게 되어 있다. 이러한 경우에는 패널 커패시터(Cp)의 폴링 타임(Falling Time)이 짧아짐으로 인해 T4 기간은 도 8의 경우에 비해 짧아지게 된다. 그리고, 패널 커패시터(Cp)의 전류 파형을 보면, 도 6에서처럼 공진의 다음 반주기가 시작되는 현상이 발생하지 않음을 볼 수 있다. 이에 따라, 종래의 경우에서처럼 패널 커패시터(Cp)의 충전 전압이 0 볼트에 도달한 후 다시 상승한 시점에서 제 4 스위치(M4)가 턴-온되는 문제를 해결할 수 있게된다. 그리하여 본 발명의 에너지 회수 장치에서는 패널 커패시터(Cp)의 방전시에 패널 커패시터(Cp)에 남아있는 잔류전압이 기저전압원(GND) 쪽으로 방전됨으로써 손실되는 전력을 줄일 수 있게 된다.
도 11은 도 7에 도시된 제 1 및 제 2 전압 검출부의 상세 회로를 도시한 회로도이다. 도 11을 참조하면, 제 1 전압 검출부(100)는 패널 커패시터(Cp)의 전압 충전시 충전되는 전압 레벨과 제 1 기준 전압(Vref+) 레벨을 비교하는 비교기(104)와, 비교기(104)의 출력 신호에 따라 제 2 스위치(M2)의 동작을 제어하는 제 1 스위치 제어부(106)을 구비한다. 이와 유사하게 제 2 전압 검출부(102)는 패널 커패시터(Cp)의 방전시 패널 커패시터(Cp)의 전압 레벨과 제 2 기준 전압(Vref-) 레벨을 비교하는 비교기(105)와, 비교기(105)의 출력 신호에 따라 제 4 스위치(M4)의 동작을 제어하는 제 2 스위치 제어부(108)을 구비한다. 제 1 전압 검출부(100)에 마련된 비교기(104)의 정극성(+) 단자는 패널 커패시터(Cp)에 접속되고, 부극성(-) 단자는 제 1 기준 전압원(Vref+)에 접속된다. 이상적인 소자들을 사용할 경우에 제 1 기준전압(Vref+)의 레벨은 Vsus로 설정된다. 또한 제 2 전압 검출부(102)에 마련된 비교기(105)의 부극성(-) 단자는 패널 커패시터(Cp)에 접속되고, 정극성(+) 단자는 제 2 기준 전압원(Vref-)에 접속된다. 이상적인 소자들을 사용할 경우에 제 2 기준전압(Vref-)의 레벨은 0 볼트로 설정된다.
제 1 스위치 제어부(106)의 다른 한 입력단에 입력되는 외부 입력은 소스 커패시터(Cs)에 초기 전압 Vsus/2를 충전시키기 위한 목적으로 제 2 스위치(M2)를 인위적으로 턴-온시켜 PDP에 Vsus 전압을 인가하여 플라즈마 방전을 일으킴으로써 패널 커패시터(Cp)에 Vsus 전압을 충전하기 위한 것이다. 이와 결부하여, 제 2 스위치 제어부(108)의 다른 한 입력단에 입력되는 외부 입력은 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)에 회수된 다음 패널 커패시터(Cp)의 전압을 0 볼트로 초기화시키기 위한 것이다.
외부 입력에 의해 소스 및 패널 커패시터(Cs,Cp)의 초기화 과정이 끝난 다음에는 제 1 스위치(M1)가 턴-온되어 패널 커패시터(Cp)에 전압이 충전된다. 이 때, 제 1 전압 검출부(100)에 마련된 비교기(104)의 정극성(+) 단자에는 패널 커패시터(Cp)의 충전 전압이 인가되게 된다. 그러면 비교기(104)는 Vsus로 설정되어 있는 제 1 기준 전압(Vref+)과 패널 커패시터(Cp)의 충전 전압을 비교하여 패널 커패시터(Cp)의 충전 전압이 Vsus가 되는 시점에 하이(High) 신호를 출력하게 된다. 이에 응답하여 제 1 스위치 제어부(106)는 제 2 스위치(M2)에 턴-온 신호를 공급하여 제 2 스위치(M2)를 턴-온시키게 된다. 이러한 과정에 의해 제 2 스위치(M2)는 항상 패널 커패시터(Cp)의 충전 전압이 Vsus에 도달하는 시점에 턴-온될 수 있게 된다. 한편, 제 2 스위치(M2)가 턴-오프되어야 하는 시점에서는 외부 입력이 제 1 스위치 제어부(106)에 인가됨으로써 제 1 스위치 제어부(106)가 제 2 스위치(M2)를 턴-오프시키게 된다. 이와 유사하게 패널 커패시터(Cp)가 방전되는 기간에는 제 2 전압 검출부(102)에 마련된 비교기(105)가 0 볼트로 설정되어 있는 제 2 기준 전압(Vref-)과 패널 커패시터(Cp)의 전압을 비교하여 패널 커패시터(Cp)의 전압이 0 볼트가 되는 시점에 하이(High) 신호를 출력하게 된다. 이에 응답하여 제 2 스위치 제어부(108)는 제 4 스위치(M4)에 턴-온 신호를 공급하여 제 4 스위치(M4)를 턴-온시키게 된다. 이러한 과정에 의해 제 4 스위치(M4)는 항상 패널 커패시터(Cp)의 전압이 0 볼트에 도달하는 시점에 턴-온될 수 있게 된다. 한편, 제 4 스위치(M4)가 턴-오프되어야 하는 시점에서는 외부 입력이 제 2 스위치 제어부(108)에 인가됨으로써 제 2 스위치 제어부(108)가 제 4 스위치(M4)를 턴-오프시키게 된다.
상술한 바와 같이, 본 발명에 따른 에너지 회수 장치는 용량성 부하에 충전되는 전압 레벨을 검출하여 외부 구동 전압의 인가 시점을 조절한다. 이에 따라, 부하 값의 변화로 인해 발생할 수 있는 불필요한 전력 소비를 줄일 수 있게 된다. 아울러, 본 발명의 에너지 회수 장치는 용량성 부하에 충전된 전압이 회수되는 과정에서 부하의 전압 레벨을 검출하여 부하가 기저전압원으로 접속되는 시점을 조절한다. 이에 따라, 부하 값의 변화로 인해 발생할 수 있는 에너지 회수 효율의 감소를 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (5)

  1. 두 전극 간에 형성된 용량성 부하의 구동시 상기 용량성 부하에 충전된 전압을 회수하여 외부 용량성 부하에 충전하고, 이를 상기 용량성 부하의 다음 구동시에 이용하는 에너지 회수 장치에 있어서,
    상기 외부 용량성 부하에 의해 상기 용량성 부하에 충전되는 전압의 최대치를 검출하는 제 1 전압 검출부와,
    상기 제 1 전압 검출부가 상기 최대 전압을 검출할 때 출력하는 제어신호에 따라 외부 전압원이 상기 용량성 부하에 접속되도록 하는 제 1 스위치와,
    상기 용량성 부하의 전압이 회수될 때 상기 용량성 부하에 걸린 전압의 최소치를 검출하는 제 2 전압 검출부와,
    상기 제 2 전압 검출부가 상기 최소 전압을 검출할 때 출력하는 제어신호에 따라 기저 전압원이 상기 용량성 부하에 접속되도록 하는 제 2 스위치를 구비하는 것을 특징으로 하는 에너지 회수 장치.
  2. 제 1 항에 있어서,
    상기 제 1 전압 검출부는 상기 최대 전압 레벨의 제 1 기준 전압과 상기 용량성 부하에 충전되는 전압을 비교하는 제 1 비교수단과,
    상기 제 1 비교수단의 출력 신호에 응답하여 상기 제 1 스위치의 절환 동작을 제어하는 제 1 스위치 제어수단을 구비하는 것을 특징으로 하는 에너지 회수 장치.
  3. 제 1 항에 있어서,
    상기 제 1 전압 검출부는 상기 최대 전압 레벨의 제 1 기준 전압과 상기 용량성 부하에 충전되는 전압을 비교하는 제 1 비교수단과,
    상기 제 1 비교수단의 출력 신호 및 외부로부터 공급되는 외부 제어 신호에 응답하여 상기 제 1 스위치의 절환 동작을 제어하는 제 1 스위치 제어수단을 구비하는 것을 특징으로 하는 에너지 회수 장치.
  4. 제 1 항에 있어서,
    상기 제 2 전압 검출부는 상기 최소 전압 레벨의 제 2 기준 전압과 상기 용량성 부하의 방전시 상기 용량성 부하의 전압을 비교하는 제 2 비교수단과,
    상기 제 2 비교수단의 출력 신호에 응답하여 상기 제 2 스위치의 절환 동작을 제어하는 제 2 스위치 제어수단을 구비하는 것을 특징으로 하는 에너지 회수 장치.
  5. 제 1 항에 있어서,
    상기 제 2 전압 검출부는 상기 최소 전압 레벨의 제 2 기준 전압과 상기 용량성 부하의 방전시 상기 용량성 부하의 전압을 비교하는 제 2 비교수단과,
    상기 제 2 비교수단의 출력 신호 및 외부로부터 공급되는 외부 제어 신호에에 응답하여 상기 제 2 스위치의 절환 동작을 제어하는 제 2 스위치 제어수단을 구비하는 것을 특징으로 하는 에너지 회수 장치.
KR1019990040819A 1999-09-21 1999-09-21 에너지 회수 장치 KR20010028539A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990040819A KR20010028539A (ko) 1999-09-21 1999-09-21 에너지 회수 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040819A KR20010028539A (ko) 1999-09-21 1999-09-21 에너지 회수 장치

Publications (1)

Publication Number Publication Date
KR20010028539A true KR20010028539A (ko) 2001-04-06

Family

ID=19612563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040819A KR20010028539A (ko) 1999-09-21 1999-09-21 에너지 회수 장치

Country Status (1)

Country Link
KR (1) KR20010028539A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010077724A (ko) * 2000-02-08 2001-08-20 김순택 플라즈마 표시패널의 구동방법
US6710550B2 (en) 2002-01-21 2004-03-23 Samsung Electronics Co., Ltd. Plasma display panel apparatus and method of protecting an over current thereof
KR100438909B1 (ko) * 2001-09-21 2004-07-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100712023B1 (ko) * 2000-03-29 2007-05-02 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 장치 및 그 제조방법
KR100775838B1 (ko) * 2006-03-23 2007-11-13 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100860688B1 (ko) * 2002-03-26 2008-09-26 히다찌 플라즈마 디스플레이 가부시키가이샤 플라즈마 디스플레이 패널의 전극 구동 회로 및 플라즈마 디스플레이 장치
KR20110013928A (ko) * 2009-08-04 2011-02-10 삼성테크윈 주식회사 전자 부품 제조 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010077724A (ko) * 2000-02-08 2001-08-20 김순택 플라즈마 표시패널의 구동방법
KR100712023B1 (ko) * 2000-03-29 2007-05-02 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 장치 및 그 제조방법
KR100438909B1 (ko) * 2001-09-21 2004-07-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
US6710550B2 (en) 2002-01-21 2004-03-23 Samsung Electronics Co., Ltd. Plasma display panel apparatus and method of protecting an over current thereof
KR100448190B1 (ko) * 2002-01-21 2004-09-10 삼성전자주식회사 플라즈마 디스플레이패널장치
KR100860688B1 (ko) * 2002-03-26 2008-09-26 히다찌 플라즈마 디스플레이 가부시키가이샤 플라즈마 디스플레이 패널의 전극 구동 회로 및 플라즈마 디스플레이 장치
KR100775838B1 (ko) * 2006-03-23 2007-11-13 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20110013928A (ko) * 2009-08-04 2011-02-10 삼성테크윈 주식회사 전자 부품 제조 장치

Similar Documents

Publication Publication Date Title
US7026765B2 (en) Apparatus and method for energy recovery
KR20030071188A (ko) 플라즈마 디스플레이 패널의 전하 제어 구동 회로
KR20010084136A (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 이를이용한 고속 어드레싱 방법
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR20010028539A (ko) 에너지 회수 장치
KR100330032B1 (ko) 플라즈마 디스플레이 패널의 전력회수장치 및 이를 이용한고속 어드레싱 방법
KR100426190B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100612508B1 (ko) 플라즈마 표시 패널의 구동 장치
KR20010097044A (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
KR100363675B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
KR100499085B1 (ko) 에너지 회수회로 및 그의 구동방법
KR100366943B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 그구동방법
KR20050034026A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100508244B1 (ko) 에너지 회수장치
US7046217B2 (en) Energy recovery apparatus for plasma display panel
KR100505981B1 (ko) 전력회수장치 및 전력회수방법
KR100640054B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100649724B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR100878246B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100692832B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR100452690B1 (ko) 플라즈마 디스플레이 패널
KR100510189B1 (ko) 플라즈마 디스플레이 패널의 전력회수장치
KR100539006B1 (ko) 에너지 회수장치 및 방법
KR100511793B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100373531B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application