KR20010027608A - 교환기에서의 패킷 메시지 스위칭 시스템 - Google Patents

교환기에서의 패킷 메시지 스위칭 시스템 Download PDF

Info

Publication number
KR20010027608A
KR20010027608A KR1019990039413A KR19990039413A KR20010027608A KR 20010027608 A KR20010027608 A KR 20010027608A KR 1019990039413 A KR1019990039413 A KR 1019990039413A KR 19990039413 A KR19990039413 A KR 19990039413A KR 20010027608 A KR20010027608 A KR 20010027608A
Authority
KR
South Korea
Prior art keywords
data
message
serial
address
valid
Prior art date
Application number
KR1019990039413A
Other languages
English (en)
Inventor
최명순
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019990039413A priority Critical patent/KR20010027608A/ko
Publication of KR20010027608A publication Critical patent/KR20010027608A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/56—Queue scheduling implementing delay-aware scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 교환기에서의 패킷 메시지(Packet Message) 스위칭 시스템(Switching System)에 관한 것으로, 특히 교환기에서 입력 메시지 링크(Link)와 출력 메시지 링크의 속도가 가변적일 때에 입출력 속도가 다양한 패킷 메시지를 효율적으로 스위칭하도록 한 교환기에서의 패킷 메시지 스위칭 시스템에 관한 것이다.
본 발명은 다수 개의 대용량 메시지 스위치와, 다수 개의 라인 보드를 구비하는 교환기에 있어서, 상기 대용량 메시지 스위치 또는 라인 보드로부터 클럭(Clock) 및 데이터를 수신하여 (High-level Data Link Control) 프레임(Frame)의 플래그(Flag)와 CRC(Cyclic Redundancy Check)를 검사하는 유효 메시지 검출부와; 상기 유효 메시지 검출부를 거친 데이터의 어드레스(Address)를 디코딩(Decoding)해 인에이블(Enable)을 제공하는 어드레스 검사부와; 상기 어드레스 검사부를 거친 데이터를 상기 어드레스 검사부에서 제공되는 인에이블에 따라 다중화하는 멀티플레서부(Multiplexor)와; 상기 멀티플레서부에서 다중화된 데이터를 병렬 데이터로 변환시켜 저장하는 직렬 큐(Queue) 제어부와; 상기 직렬 큐 제어부의 제어 신호에 따라 상기 병렬 데이터를 패킷 메시지로 저장하는 다수 개의 직렬 큐와; 상기 직렬 큐에 유효한 데이터의 유무를 주기적으로 검사해 상기 직렬 큐로부터 유효 데이터를 판독하는 데이터 검사부와; 출력 포트의 데이터 비율에 따라 클럭을 송출하고 상기 데이터 검사부를 통해 유효 데이터를 해당 출력 포트로 송신하는 출력 드라이버부(Driver)를 포함하여 이루어진 것을 특징으로 한다.

Description

교환기에서의 패킷 메시지 스위칭 시스템 {System of Switching Packet Message in the Switching System}
본 발명은 교환기에서의 패킷 메시지 스위칭 시스템에 관한 것으로, 특히 교환기에서 입력 메시지 링크(Link)와 출력 메시지 링크의 속도가 가변적일 때에 입출력 속도가 다양한 패킷 메시지를 효율적으로 스위칭하도록 한 교환기에서의 패킷 메시지 스위칭 시스템에 관한 것이다.
종래 교환기에서의 패킷 메시지를 스위칭하기 위한 구성은 대용량 메시지 스위치(10)와, 프로토콜(Protocol) 처리를 수행하고 다른 망의 접속을 위한 프레임 릴레이(Frame Relay)를 수행하는 다수 개의 라인 보드(20-1 ~ 20-16)와, 해당 라인 보드(20-1 ~ 20-16) 간의 패킷 메시지 데이터 통신을 위한 게이트웨이(Gateway; 30)를 포함하여 이루어져 있다.
여기서, 상기 대용량 메시지 스위치(10)와 게이트웨이(30) 간의 버스(Bus)를 U-링크라고 하며, 상기 라인 보드(20-1 ~ 20-16)와 게이트웨이(30) 간의 버스를 GS-버스라고 한다.
그리고, 상기 게이트웨이(30)의 구성을 살펴보면, 상기 대용량 메시지 스위치(10)로부터의 클럭(Clock) 및 데이터를 수신하는 클럭, 데이터 및 링크 선택기(31)와, HDLC(High-level Data Link Control) 프레임(Frame)으로 수신된 데이터를 검사하는 U-링크 입력 데이터 프로세서(Processor; 32)와, FIFO(First In First Out)의 역할을 수행하여 패킷 메시지를 저장하였다가 출력하는 SRAM(Static Random Access Memory)인 제1큐(Queue; 33-1) 및 제2큐(33-2)와, U-링크로부터의 데이터를 수신하여 해당 제1큐(33-1)에 저장하고 해당 제1큐(33-1)에 저장된 데이터를 판독하기 위한 제어 신호를 발생시켜 주는 제1SRAM 제어기(34-1)와, GS-버스로부터의 데이터를 수신하여 해당 제2큐(33-2)에 저장하고 해당 제2큐(33-2)에 저장된 데이터를 판독하기 위한 제어 신호를 발생시켜 주는 제2SRAM 제어기(34-2)와, 상기 라인 보드(20-1 ~ 20-16)와 데이터 송수신 인터페이스를 위한 라인 송수신기(Transceiver; 35)와, 해당 라인 송수신기(35)를 통해 상기 라인 보드(20-1 ~ 20-16)로부터의 HDLC 데이터를 수신하여 검사하는 GS-버스 입력 프로세서(36)와, U-링크로 데이터를 전송하기 위한 U-링크 송신 데이터 드라이버(Driver; 37)를 포함하여 이루어져 있다.
상술한 바와 같은 종래 구성의 동작을 살펴보면 다음과 같다.
먼저, U-링크는 대용량 메시지 스위치(10)와 게이트웨이(30) 간의 데이터 송수신을 수행하기 위한 버스로 이중화되어 있고 최대 전송 속도는 10(Mbps)이며, 또한 라인 보드(20-1 ~ 20-16)와 게이트웨이(30) 간의 데이터 송수신을 수행하기 위한 버스로 해당 16 장의 라인 보드(20-1 ~ 20-16)가 공통(Common)으로 연결되어 있고 최대 전송 속도는 8(Mbps)이다.
그리고, 상기 데이터의 송수신 포맷(Format)은 HDLC를 사용하는데, 상기 게이트웨이(30) 내에 구비되어 있는 클럭, 데이터 및 링크 선택기(31)에서는 이중화되어 있는 U-링크의 활성화 측(Active Side)을 선택하고 클럭과 데이터를 선택하여 상기 게이트웨이(30) 내에 구비되어 있는 U-링크 입력 프로세서(32) 측으로 인가해 준다.
이에, 상기 U-링크 입력 프로세서(32)는 상기 클럭, 데이터 및 링크 선택기(31)를 통해 HDLC 프레임으로 수신되는 데이터의 플래그(Flag)를 검사하며, CRC(Cyclic Redundancy Check) 검사를 수행하여 이상이 없는 경우에 스터프트 비트(Stuffed Bits)를 제거하여 직렬 데이터에서 병렬 데이터로 변환시켜 상기 게이트웨이(30) 내에 구비되어 있는 제1SRAM 제어기(34-1)로 인가해 준다.
이에 따라, 상기 제1SRAM 제어기(34-1)는 상기 U-링크 입력 프로세서(32)로부터 인가되는 데이터를 상기 게이트웨이(30) 내에 구비되어 있는 제1큐(33-1)에 저장하기 위한 제어 신호를 발생시켜 줌으로써 상기 U-링크 입력 프로세서(32)로부터 인가되는 데이터를 해당 제1큐(33-1)에 저장해 준다.
이 때, 상기 GS-버스는 상기 16 장의 라인 보드(20-1 ~ 20-16)와 게이트웨이(30)가 공통으로 연결되어 있으므로 상기 GS-버스를 통해 데이터를 전송할 경우에 해당 데이터의 충돌(Contention)을 방지하기 위해서, 서로 간에 중재(Arbitration)를 수행해야 한다.
따라서, 상기 제1큐(33-1)에 저장되어 있는 데이터는 자기 차례가 되었을 경우에 상기 제1SRAM 제어기(34-1)에 의해 판독되며, 해당 판독된 데이터는 상기 게이트웨이(30) 내에 구비되어 있는 라인 송수신기(35)를 통해 해당 라인 보드(20-1 ~ 20-16)로 전송되어진다.
한편, 상기 16 장의 라인 보드(20-1 ~ 20-16)로부터 수신되는 데이터는 상기 라인 송수신기(35)를 통해 상기 게이트웨이(30) 내에 구비되어 있는 GS-버스 입력 프로세서(36)에 인가되어진다.
이에, 상기 GS-버스 입력 프로세서(36)에서는 상기 라인 송수신기(35)를 통해 HDLC 프레임으로 수신되는 데이터의 플래그를 검사하며, CRC 검사를 수행하여 이상이 없는 경우에 스터프트 비트를 제거하여 직렬 데이터에서 병렬 데이터로 변환시켜 상기 게이트웨이(30) 내에 구비되어 있는 제2SRAM 제어기(34-2)로 인가해 준다.
이에 따라, 상기 제2SRAM 제어기(34-2)는 상기 GS-버스 입력 프로세서(36)로부터 인가되는 데이터를 상기 게이트웨이(30) 내에 구비되어 있는 제2큐(33-2)에 저장하기 위한 제어 신호를 발생시켜 줌으로써 상기 GS-버스 입력 프로세서(36)로부터 인가되는 데이터를 해당 제2큐(33-2)에 저장해 준다.
이 때, 상기 제2큐(33-2)에 데이터의 저장이 완료되면, 상기 제2SRAM 제어기(34-2)에서는 상기 제2큐(33-2)에 저장되어 있는 데이터를 차례로 판독하여 상기 게이트웨이(30) 내에 구비되어 있는 U-링크 송신 데이터 드라이버(37)로 인가해 주며, 해당 U-링크 송신 데이터 드라이버(37)는 상기 제2SRAM 제어기(34-2)로부터 인가되는 병렬 데이터를 직렬 데이터로 변환시켜 상기 대용량 메시지 스위치(10)로 전송하게 된다.
그런데, 상술한 바와 같은 종래의 기술은 데이터 핸들링(Data Handling)을 수행하는 라인 보드들 간의 통신을 위하여 대용량 메시지 스위치까지 패킷 데이터가 전송되었다가 송신되어야 하므로 U-링크의 버스 자원 손실이 발생하며, GS-버스가 공통화되어 있어 많은 라인 보드가 동시에 데이터를 송신할 시에는 많은 딜레이(Delay)가 생기므로 각 라인 보드가 데이터 송신이 필요할 때에 바로 데이터를 송신하는 것이 불가능하다.
또한, 종래의 기술은 라인 보드의 성능 향상 시에 라인 보드와의 GS-버스뿐만 아니라 대용량 메시지 스위치와의 U-링크에도 버퍼링(Buffering)이 발생하여 패킷 딜레이가 생기고 다른 대용량 메시지 스위치에 직접 연결할 수 없는 단점이 있었다.
전술한 바와 같은 문제점 내지는 단점을 해결하기 위한 것으로, 본 발명은 교환기에서 입력 메시지 링크와 출력 메시지 링크의 속도가 가변적일 때에 입출력 속도가 다양한 패킷 메시지를 효율적으로 스위칭하도록 함으로써 라인 보드가 데이터 프로토콜 처리를 종료한 후 즉시 패킷 메시지를 전송할 수 있어 메시지의 딜레이 현상을 방지할 수 있고 시스템 스펙에 따라 다양하게 라인 보드와 대용량 메시지 스위치를 연결할 수 있도록 하는데, 그 목적이 있다.
도 1은 종래 교환기에서의 패킷 메시지(Packet Message) 스위칭 시스템(Switching System)을 나타낸 구성 블록도.
도 2는 본 발명의 실시예에 따른 교환기에서의 패킷 메시지 스위칭 시스템을 간략하게 나타낸 구성 블록도.
도 3은 도 2에 있어 소용량 메시지 스위치를 나타낸 구성 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
40-1 ~ 40-N : 대용량 메시지 스위치(Mass Message Switch; MMS)
50-1 ~ 50-M : 라인 보드(Line Board)
60 : 소용량 메시지 스위치 61 : 유효 메시지 검출부
62 : 어드레스(Address) 검사부
63 : 멀티플레서부(Multiplexor)
64 : 직렬 큐(Serial Queue) 제어부
65-1 ~ 65-N+M : 직렬 큐 66 : 데이터(Data) 검사부
67 : 출력 드라이버부(Driver)
상술한 바와 같은 목적을 달성하기 위한 본 발명은 다수 개의 대용량 메시지 스위치와, 다수 개의 라인 보드를 구비하는 교환기에 있어서, 상기 대용량 메시지 스위치 또는 라인 보드로부터 클럭 및 데이터를 수신하여 HDLC 프레임의 플래그와 CRC를 검사하는 유효 메시지 검출부와; 상기 유효 메시지 검출부를 거친 데이터의 어드레스를 디코딩해 인에이블을 제공하는 어드레스 검사부와; 상기 어드레스 검사부를 거친 데이터를 상기 어드레스 검사부에서 제공되는 인에이블에 따라 다중화하는 멀티플레서부와; 상기 멀티플레서부에서 다중화된 데이터를 병렬 데이터로 변환시켜 저장하는 직렬 큐 제어부와; 상기 직렬 큐 제어부의 제어 신호에 따라 상기 병렬 데이터를 패킷 메시지로 저장하는 다수 개의 직렬 큐와; 상기 직렬 큐에 유효한 데이터의 유무를 주기적으로 검사해 상기 직렬 큐로부터 유효 데이터를 판독하는 데이터 검사부와; 출력 포트의 데이터 비율에 따라 클럭을 송출하고 상기 데이터 검사부를 통해 유효 데이터를 해당 출력 포트로 송신하는 출력 드라이버부를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 어드레스 검사부는 상기 유효 메시지 검출부에서 유효한 데이터로 판별된 데이터를 수신하며, 해당 수신된 데이터의 어드레스를 디코딩하여 해당 어드레스에 대응하는 직렬 큐에 해당 수신된 데이터가 저장될 수 있도록 인에이블을 상기 멀티플레서부에 제공하는 것을 특징으로 한다.
본 발명은 입출력 포트의 데이터 속도와 관계없이 패킷 메시지를 스위칭할 수 있도록 해 준다. 이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명의 실시예에 따른 교환기에서의 패킷 메시지 스위칭 시스템은 도 2에 도시한 바와 같이, 다수 개의 대용량 메시지 스위치(40-1 ~ 40-N)와, 프로토콜 처리를 수행하고 다른 망의 접속을 위한 프레임 릴레이를 수행하는 다수 개의 라인 보드(50-1 ~ 50-M)와, 해당 각 대용량 메시지 스위치(40-1 ~ 40-N) 사이, 해당 대용량 메시지 스위치(40-1 ~ 40-N)와 라인 보드(50-1 ~ 50-M) 사이 및 해당 각 라인 보드(50-1 ~ 50-M) 사이의 패킷 메시지 데이터 통신을 위한 소용량 메시지 스위치(Gateway; 60)를 포함하여 이루어진다.
그리고, 상기 소용량 메시지 스위치(60)는 도 3에 도시된 바와 같이, 유효 메시지 검출부(61)와, 어드레스 검사부(62)와, 멀티플레서부(63)와, 직렬 큐 제어부(64)와, 다수 개의 직렬 큐(65-1 ~ 65-N+M)와, 데이터 검사부(66)와, 출력 드라이버부(67)를 포함하여 이루어진다.
여기서, 상기 유효 메시지 검출부(61)는 상기 각 대용량 메시지 스위치(40-1 ~ 40-N)와 상기 각 라인 보드(50-1 ~ 50-M)로부터 패킷 메시지 입력 및 클럭을 수신하여 HDLC 프레임의 플래그와 CRC를 검사하는 역할을 수행한다.
상기 어드레스 검사부(62)는 상기 유효 메시지 검출부(61)로부터 인가되는 데이터의 어드레스를 검사하는 역할을 수행한다.
상기 멀티플레서부(63)는 상기 어드레스 검사부(62)를 거친 데이터를 상기 직렬 큐(65-1 ~ 65-N+M)에 저장하기 위하여 상기 어드레스 검사부(62)를 거친 데이터를 다중화시켜 상기 직렬 큐 제어부(64)에 인가하는 역할을 수행한다.
상기 직렬 큐 제어부(64)는 상기 멀티플레서부(63)에서 다중화된 직렬 데이터를 병렬 데이터로 변환시키며, 해당 변환된 병렬 데이터를 상기 직렬 큐(65-1 ~ 65-N+M)에 저장하기 위한 제어 신호를 발생시켜 주는 역할을 수행한다.
상기 직렬 큐(65-1 ~ 65-N+M)는 상기 직렬 큐 제어부(64)의 제어 신호에 따라 상기 직렬 큐 제어부(64)에서 변환된 병렬 데이터를 패킷 메시지로 저장하는 역할을 수행한다.
상기 데이터 검사부(66)는 상기 직렬 큐(65-1 ~ 65-N+M)로부터 데이터를 판독하기 위하여 상기 직렬 큐(65-1 ~ 65-N+M)에 저장되어 있는 패킷 메시지가 유효한 데이터인지를 검사하는 역할을 수행한다.
상기 출력 드라이버부(67)는 상기 데이터 검사부(66)에서 유효한 데이터가 상기 직렬 큐(65-1 ~ 65-N+M)에 저장되어 있음을 판정한 경우에 상기 직렬 큐(65-1 ~ 65-N+M)에 저장되어 있는 패킷 메시지를 판독하여 출력 포트(Port)로 송신해 주는 역할을 수행한다.
상술한 바와 같이 구성된 본 발명의 실시예에 따른 교환기에서의 패킷 메시지 스위칭 시스템의 동작을 설명하면 다음과 같다.
소용량 메시지 스위치(60)는 다수 개의 대용량 메시지 스위치(40-1 ~ 40-N) 사이의 패킷 데이터 통신, 다수 개의 대용량 메시지 스위치(40-1 ~ 40-N)와 다수 개의 라인 보드(50-1 ~ 50-M) 사이의 패킷 데이터 통신, 그리고 다수 개의 라인 보드(50-1 ~ 50-M) 사이의 패킷 데이터 통신을 효율적으로 수행하도록 해 준다.
여기서, 해당 라인 보드(50-1 ~ 50-M)는 데이터 호 가입자로부터 메시지를 수신하여 프로토콜 처리를 수행하는 보드와 다른 망의 접속을 위한 프레임 릴레이를 수행하는 보드의 두 가지 형태가 존재하는데, 상기 소용량 메시지 스위치(60)는 상기 라인 보드(50-1 ~ 50-M) 중 프로토콜 처리를 수행하는 보드로부터 수신되는 메시지를 상기 대용량 메시지 스위치(40-1 ~ 40-N) 또는 다른 망에 연동하는 라인 보드로 송신해 주어야 하며, 상기 대용량 메시지 스위치(40-1 ~ 40-N) 또는 다른 망에 연동하는 라인 보드로부터 수신되는 메시지를 해당 라인 보드로 송신해 주어야 한다. 이때, 전송되는 데이터의 포맷은 HDLC이다.
그러면, 상기 소용량 메시지 스위치(60)의 동작 수행을 살펴보면, 먼저 유효 메시지 검출부(61)에서는 상기 각 대용량 메시지 스위치(40-1 ~ 40-N) 또는 상기 각 라인 보드(50-1 ~ 50-M)로부터 송신되는 데이터 및 클럭을 수신한다.
이 때, 상기 유효 메시지 검출부(61)는 HDLC 프레임으로 수신되는 데이터의 플래그를 검출하며, CRC 검사를 수행하여 유효한 데이터인지 아닌지를 판별하는데, 이상이 없는 경우, 즉 유효한 데이터로 판별된 경우에 해당 데이터를 어드레스 검사부(62)로 인가해 준다.
이에, 상기 어드레스 검사부(62)에서는 상기 유효 메시지 검출부(61)로부터 인가되는 데이터의 어드레스를 디코딩(Decoding)하여 해당 어드레스에 대응하는 직렬 큐(65-1 ~ 65-N+M)에 해당 데이터가 저장될 수 있도록 멀티플레서부(63)에 인에이블(Enable)을 제공해 준다. 여기서, 해당 어드레스는 해당 데이터(즉, 패킷 메시지)의 목적지(Destination)를 나타내는데, 즉 해당 직렬 큐(65-1 ~ 65-N+M)의 식별 번호이다.
그러면, 상기 멀티플레서부(63)에서는 상기 각 대용량 메시지 스위치(40-1 ~ 40-N) 또는 상기 각 라인 보드(50-1 ~ 50-M)로부터 송신되는 데이터를 상기 어드레스 검사부(62)에서 제공되는 인에이블에 따라 다중화시켜 직렬 큐 제어부(64)로 인가해 준다.
그리고, 상기 직렬 큐 제어부(64)에서는 상기 멀티플레서부(63)에서 다중화된 직렬 데이터를 인가받아 병렬 데이터로 변환시키며, 해당 변환된 병렬 데이터를 상기 직렬 큐(65-1 ~ 65-N+M)에 저장하기 위한 제어 신호를 발생시켜 준다.
이에 따라, 상기 직렬 큐(65-1 ~ 65-N+M)는 상기 직렬 큐 제어부(64)의 제어 신호에 따라 상기 직렬 큐 제어부(64)에서 변환된 병렬 데이터를 패킷 메시지로 저장하게 된다.
한편, 데이터 검사부(66)에서는 상기 직렬 큐(65-1 ~ 65-N+M)에 유효한 데이터가 저장되어 있는지를 주기적으로 검사하며, 상기 직렬 큐(65-1 ~ 65-N+M)에 유효한 데이터가 저장되어 있는 경우에 상기 직렬 큐(65-1 ~ 65-N+M)에 저장되어 있는 데이터를 판독하여 출력 드라이버부(67)로 인가해 준다.
그리고, 상기 출력 드라이버부(67)에서는 출력 포트의 데이터 비율(Rate)에 알맞게 클럭을 송출함과 동시에 상기 데이터 검사부(66)를 통해 인가되는 데이터를 해당 출력 포트로 송신해 준다.
이상과 같이, 본 발명에 의해 라인 보드가 데이터 프로토콜 처리를 종료한 후 즉시 패킷 메시지를 전송할 수 있어 메시지의 딜레이 현상을 방지할 수 있고 시스템 스펙에 따라 다양하게 라인 보드와 대용량 메시지 스위치를 연결할 수 있는 용이성이 있으며, 다양한 데이터 속도를 가지는 라인 보드 및 대용량 메시지 스위치를 연결하여 사용할 수 있다.

Claims (2)

  1. 다수 개의 대용량 메시지 스위치와, 다수 개의 라인 보드를 구비하는 교환기에 있어서,
    상기 대용량 메시지 스위치 또는 라인 보드로부터 클럭 및 데이터를 수신하여 HDLC 프레임의 플래그와 CRC를 검사하는 유효 메시지 검출부와;
    상기 유효 메시지 검출부를 거친 데이터의 어드레스를 디코딩해 인에이블을 제공하는 어드레스 검사부와;
    상기 어드레스 검사부를 거친 데이터를 상기 어드레스 검사부에서 제공되는 인에이블에 따라 다중화하는 멀티플레서부와;
    상기 멀티플레서부에서 다중화된 데이터를 병렬 데이터로 변환시켜 저장하는 직렬 큐 제어부와;
    상기 직렬 큐 제어부의 제어 신호에 따라 상기 병렬 데이터를 패킷 메시지로 저장하는 다수 개의 직렬 큐와;
    상기 직렬 큐에 유효한 데이터의 유무를 주기적으로 검사해 상기 직렬 큐로부터 유효 데이터를 판독하는 데이터 검사부와;
    출력 포트의 데이터 비율에 따라 클럭을 송출하고 상기 데이터 검사부를 통해 유효 데이터를 해당 출력 포트로 송신하는 출력 드라이버부를 포함하여 이루어진 것을 특징으로 하는 교환기에서의 패킷 메시지 스위칭 시스템.
  2. 제1항에 있어서,
    상기 어드레스 검사부는 상기 유효 메시지 검출부에서 유효한 데이터로 판별된 데이터를 수신하며, 해당 수신된 데이터의 어드레스를 디코딩하여 해당 어드레스에 대응하는 직렬 큐에 해당 수신된 데이터가 저장될 수 있도록 인에이블을 상기 멀티플레서부에 제공하는 것을 특징으로 하는 교환기에서의 패킷 메시지 스위칭 시스템.
KR1019990039413A 1999-09-14 1999-09-14 교환기에서의 패킷 메시지 스위칭 시스템 KR20010027608A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990039413A KR20010027608A (ko) 1999-09-14 1999-09-14 교환기에서의 패킷 메시지 스위칭 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990039413A KR20010027608A (ko) 1999-09-14 1999-09-14 교환기에서의 패킷 메시지 스위칭 시스템

Publications (1)

Publication Number Publication Date
KR20010027608A true KR20010027608A (ko) 2001-04-06

Family

ID=19611550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990039413A KR20010027608A (ko) 1999-09-14 1999-09-14 교환기에서의 패킷 메시지 스위칭 시스템

Country Status (1)

Country Link
KR (1) KR20010027608A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452640B1 (ko) * 2002-11-11 2004-10-14 한국전자통신연구원 데이터 패킷 수신 장치 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890017907A (ko) * 1988-05-31 1989-12-18 강진구 데이타 버퍼링을 이용한 데이타 전송방법
KR910013969A (ko) * 1989-12-30 1991-08-08 경상현 전자교환기의 데이터 링크 속도 정합장치
KR19980039224A (ko) * 1996-11-27 1998-08-17 양승택 Atm 교환기의 stm-1 중계선 정합장치
KR19990004523A (ko) * 1997-06-28 1999-01-15 김영환 에이티엠 셀 다중화/역다중화 장치
KR20000034160A (ko) * 1998-11-27 2000-06-15 서평원 비동기 전송 모드 교환기내의 프레임 릴레이 정합 장치
KR20000037856A (ko) * 1998-12-02 2000-07-05 이계철 비동기 전달 모드 교환기에서의 비동기 전달 모드 정합 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890017907A (ko) * 1988-05-31 1989-12-18 강진구 데이타 버퍼링을 이용한 데이타 전송방법
KR910013969A (ko) * 1989-12-30 1991-08-08 경상현 전자교환기의 데이터 링크 속도 정합장치
KR19980039224A (ko) * 1996-11-27 1998-08-17 양승택 Atm 교환기의 stm-1 중계선 정합장치
KR19990004523A (ko) * 1997-06-28 1999-01-15 김영환 에이티엠 셀 다중화/역다중화 장치
KR20000034160A (ko) * 1998-11-27 2000-06-15 서평원 비동기 전송 모드 교환기내의 프레임 릴레이 정합 장치
KR20000037856A (ko) * 1998-12-02 2000-07-05 이계철 비동기 전달 모드 교환기에서의 비동기 전달 모드 정합 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452640B1 (ko) * 2002-11-11 2004-10-14 한국전자통신연구원 데이터 패킷 수신 장치 및 방법

Similar Documents

Publication Publication Date Title
US5072440A (en) Self-routing switching system having dual self-routing switch module network structure
US4768190A (en) Packet switching network
EP0366935B1 (en) High-speed switching system with flexible protocol capability
US4512011A (en) Duplicated network arrays and control facilities for packet switching
US4354263A (en) Computer-communications concentrator for transmission and switching of packetized data
JPH022272A (ja) 処理素子間を接続する接続法及び交換ネツトワーク
US7130301B2 (en) Self-route expandable multi-memory packet switch with distributed scheduling means
EP0250951B1 (en) Data communication system
US6819675B2 (en) Self-route multi-memory expandable packet switch with overflow processing means
CN1738224B (zh) Tdm数据与帧格式转换的电路及方法、传输交换***及方法
US20010012269A1 (en) Atm communication apparatus and method of controlling congestion in a communication network using the atm communication apparatus
KR20010027608A (ko) 교환기에서의 패킷 메시지 스위칭 시스템
US4331835A (en) Interface unit for a modular telecommunication system
US6931020B1 (en) Method and device for switching a plurality of packet-oriented signals
US8090986B2 (en) System module and data relay method
US7130302B2 (en) Self-route expandable multi-memory packet switch
US5708661A (en) Asynchronous transfer mode cell demultiplexing control apparatus
KR100258706B1 (ko) Atm 교환기의 스위치 네트워크 장치
KR0168904B1 (ko) 그룹통신을 제공하는 데이터 교환 장치 및 방법
KR100333672B1 (ko) 비동기 전달 모드 근거리 통신망 시스템의 계층적 셀 헤더 처리 장치
JP3277924B2 (ja) 交換システム
KR950005644B1 (ko) 전전자 교환기의 패킷 조립 및 분해 제어기
JPH1132016A (ja) パケット通信装置
JP3512913B2 (ja) 局内制御システム及び局内制御方法
KR950000969B1 (ko) 공통선 신호방식 메세지전달부의 레벨 3기능 구현을 위한 메세지처리 보드

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application