KR20010026158A - Digital to analog converter - Google Patents

Digital to analog converter Download PDF

Info

Publication number
KR20010026158A
KR20010026158A KR1019990037365A KR19990037365A KR20010026158A KR 20010026158 A KR20010026158 A KR 20010026158A KR 1019990037365 A KR1019990037365 A KR 1019990037365A KR 19990037365 A KR19990037365 A KR 19990037365A KR 20010026158 A KR20010026158 A KR 20010026158A
Authority
KR
South Korea
Prior art keywords
voltage
output
resistor
resistance
digital
Prior art date
Application number
KR1019990037365A
Other languages
Korean (ko)
Inventor
이우열
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990037365A priority Critical patent/KR20010026158A/en
Publication of KR20010026158A publication Critical patent/KR20010026158A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE: A digital/analog converter is provided to obtain 12 bits, high resolution by using the lowest 2-bits as an extension resist-array to output the lower voltage and using the upper 10 bits as the conventional resist-array to output the upper voltage. CONSTITUTION: In a digital/analog converter including a series of resistors(20) which allow a voltage corresponding to a decoded value to be output, an analog voltage correcting unit divides the resistors constructing the resistor series into a plurality of resistor groups for stabilization of output characteristic. The analog voltage correcting unit corrects the voltage of each resistor group to have a uniform voltage variation. The lowest resistor of the resistor series is constructed of an extension resistor series(40) selected by an extension bit.

Description

디지털/아날로그 컨버터{DIGITAL TO ANALOG CONVERTER}Digital / Analog Converters {DIGITAL TO ANALOG CONVERTER}

본 발명은 디지털/아날로그 컨버터에 관한 것으로, 특히 디지털 비디오 디스크(DVD) 또는 컴팩트 디스크(CD)등에 모터 구동 제어용으로 사용되고 있는 디지털/아날로그 컨버터를 회로의 크기를 늘리지 않으면서 12비트의 고해상도로 확장시키고, 보정에 의해 12비트 이상의 고해상도에서도 안정적인 아날로그 전압을 얻을 수 있도록 하는 디지털/아날로그 컨버터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to digital / analog converters. In particular, digital / analog converters, which are used for motor drive control in digital video discs (DVD) or compact discs (CDs), can be expanded to 12-bit high resolution without increasing circuit size. The present invention relates to a digital-to-analog converter that enables stable analog voltages even at high resolutions of 12 bits or more by correction.

도1은 종래 10비트의 해상도를 가지는 디지털/아날로그 컨버터의 구성을 보인 블록도로서, 이에 도시한 바와 같이 10비트의 디지털 데이터를 입력받아 디코딩하는 디코더부(1)와; 상기 디코더부(1)에서 디코딩된 값에 의해 1024개(210)의 저항중에 하나의 저항이 스위칭되어 해당하는 전압이 출력될 수 있도록 하는 저항열(2)과; 상기 저항열(2)에서 출력되는 전압을 버퍼링하여 안정적으로 출력될 수 있도록 하는 버퍼부(3)로 구성되어 있다.1 is a block diagram showing a configuration of a digital-to-analog converter having a resolution of 10 bits in the related art, and a decoder unit 1 for receiving and decoding 10 bits of digital data as shown therein; A resistor string (2) for switching one of the 1024 resistors (2 10 ) by the value decoded by the decoder (1) to output a corresponding voltage; It is composed of a buffer unit (3) for buffering the voltage output from the resistance column (2) to be stably output.

이하, 상기와 같이 구성된 종래 디지털/아날로그 컨버터의 동작 및 작용을 설명하면 다음과 같다.Hereinafter, the operation and operation of the conventional digital-to-analog converter configured as described above will be described.

일단, 상기 디코더부(1)는 10비트의 디지털 데이터가 입력되면 상위 5비트와 하위 5비트로 나누어 디코딩하여 1024개(210)의 저항으로 구성된 저항열(2)에서 어느 하나의 저항을 스위칭하게 된다.Once the 10-bit digital data is input, the decoder unit 1 decodes the upper 5 bits and the lower 5 bits to switch any one of the resistors in the resistor string 2 composed of 1024 resistors 2 10 . do.

이때 상기 저항열(2)에는 일정한 전류가 흐르고 있으며 각 저항의 포인트에는 1최소단위(LSB) 간격으로 전압차가 존재하게 된다.At this time, a constant current flows in the resistor string 2, and a voltage difference exists at a point of each resistor at an interval of one minimum unit (LSB).

즉, 10비트의 디지털 데이터가 입력되면 디코딩되어 1024(210)개의 전압 레벨을 가진 저항열(2)중에서 하나의 저항을 스위칭하여 그에 해당하는 전압레벨을 버퍼부(3)를 통해 출력하게 된다.That is, when 10-bit digital data is input, it is decoded to switch one resistor in the resistor string 2 having 1024 (2 10 ) voltage levels and output the corresponding voltage level through the buffer unit 3. .

그러나, 상기 종래의 기술에 있어서 12비트 이상의 해상도를 얻기 위해서는 저항열의 구성 저항이 증가(10비트일 경우의 4배로 증가)하여 회로의 면적이 커지게 되는 문제점이 있고, 또한 이 경우 저항열을 구성하는 각 저항들의 크기가 일정하지 않기 때문에 디지털/아날로그 컨버터의 특성(DNL, INL)이 나빠져서 고해상도를 얻기가 어려운 문제점이 있었다.However, in the prior art, in order to obtain a resolution of 12 bits or more, there is a problem in that the resistance of the resistor string is increased (4 times as large as 10 bits) and the area of the circuit is increased. Since the resistors are not constant in size, the characteristics of the digital / analog converters (DNL, INL) are deteriorated, making it difficult to obtain high resolution.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 종래 저항열에서 최하위 저항을 확장 비트(2비트)에 의해 선택되는 확장 저항열로 구성하여 총 12비트중 10비트에 의해서는 종래의 저항열에 의한 전압을 출력하고, 나머지 2비트에 의해서는 확장 저항열에 의한 하위 전압을 출력하여 합한 전압을 최종 아날로그 출력 전압으로 출력함으로써 12비트의 고해상도를 얻게 되고, 이때 저항열의 구성 저항을 소정개씩의 단위로하여 복수개의 저항군으로 나누고, 각 저항군에서의 전압 변화량을 보정하여 일정하게 함으로써 저항값의 미스매치에 의한 특성을 개선하기 위한 디지털/아날로그 컨버터를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and the lowest resistance in the conventional resistance string is composed of an extended resistance string selected by an extension bit (2 bits), and thus, by 10 bits out of a total of 12 bits. Outputs the voltage by the conventional resistance string, and outputs the lower voltage by the expansion resistance string by the remaining 2 bits and outputs the summed voltage as the final analog output voltage to obtain a high resolution of 12 bits. It is an object of the present invention to provide a digital / analog converter for improving characteristics due to mismatches of resistance values by dividing the resistor groups into units of predetermined units and correcting the voltage variation in each resistor group.

도1은 일반적인 디지털/아날로그 컨버터의 구성을 보인 블록도.1 is a block diagram showing the configuration of a general digital-to-analog converter.

도2는 본 발명에 의한 디지털/아날로그 컨버터의 일실시예의 구성을 보인 블록도.2 is a block diagram showing the configuration of an embodiment of a digital-to-analog converter according to the present invention;

도3은 도2에서 전압 보정부의 상세 구성도.3 is a detailed configuration diagram of a voltage correction unit in FIG. 2;

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

10 : 디코더부 20 : 저항열10: decoder 20: resistance heat

20a∼20n : 저항군 30a∼30n : 전압 보정부20a to 20n: resistance group 30a to 30n: voltage correction unit

31 : 기준전압 발생부 32 : 전압 검출부31: reference voltage generator 32: voltage detector

33 : 저항값 조절부 33a : 비교부33: resistance value control unit 33a: comparison unit

33b : 전압 완충부 33c : 가변 저항부33b: voltage buffer part 33c: variable resistor part

40 : 확장 저항열 50 : 전압 출력부40: expansion resistor string 50: voltage output unit

이와 같은 목적을 달성하기 위한 본 발명은, 디코딩한 값에 해당하는 전압이 출력될 수 있도록 하는 저항열을 구비한 디지털/아날로그 컨버터에 있어서, 출력 특성 안정화를 위해 상기 저항열의 구성 저항을 소정개씩의 단위로하여 복수개의 저항군으로 나누고, 상기 각 저항군들의 전압 변화량을 일정하도록 보정하여 편차가 발생하지 않도록 하는 아날로그 전압 보정부를 구비하여 구성한 것을 특징으로 한다.In order to achieve the above object, the present invention provides a digital-to-analog converter having a resistor string for outputting a voltage corresponding to a decoded value. It is characterized by comprising an analog voltage correction unit for dividing into a plurality of resistance groups in units and correcting the voltage change amount of each of the resistance groups so as not to cause a deviation.

또한, 본 발명은 디코딩한 값에 해당하는 전압이 출력될 수 있도록 하는 저항열을 구비한 디지털/아날로그 컨버터에 있어서, 고해상도 구현을 위해 상기 저항열의 최하위의 구성 저항을 이와 등가이며 확장 비트에 의해 선택되는 확장 저항열로 구성한 것을 특징으로 한다.In addition, the present invention is a digital-to-analog converter having a resistor string for outputting a voltage corresponding to a decoded value. Characterized in that it consists of an expansion resistance heat.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 의한 디지털/아날로그 컨버터의 일실시예의 구성을 보인 블록도로서, 이에 도시한 바와 같이 12비트의 디지털 데이터를 입력받아 디코딩하는 디코더부(10)와; 상기 디코더부(10)에서 디코딩된 값(상위 10비트)에 의해 선택되는 1024개의 저항중에 하나의 저항이 스위칭되어 해당하는 전압이 출력될 수 있도록 하는 저항열(20)과; 상기 저항열(20)의 구성 저항을 소정개씩의 단위로하여 복수개의 저항군(20a∼20n)으로 나누고, 상기 각 저항군(20a∼20n)들의 전압 변화량을 일정하도록 보정하는 아날로그 전압 보정부(30a∼30n)와; 상기 저항열(20)의 최하위의 구성 저항을 상기 저항열(20)의 각 저항(R)과 등가이며 확장 비트(하위 2비트)에 의해 선택되는 확장 저항열(40)과; 상기 저항열(20,40)에서 상위 10비트에 의해 출력되는 전압과 하위 2비트에 의해 출력되는 전압을 합하여 원하는 전압 레벨의 최종 아날로그 전압을 출력하는 전압 출력부(50)로 구성한다.FIG. 2 is a block diagram showing the configuration of an embodiment of a digital-to-analog converter according to the present invention, and as shown therein, a decoder unit 10 for receiving and decoding 12-bit digital data; A resistor string 20 for switching one of the resistors among the 1024 resistors selected by the value (upper 10 bits) decoded by the decoder 10 to output a corresponding voltage; The analog voltage corrector 30a to divide the resistances of the resistor strings 20 into units of predetermined resistors 20a to 20n, and correct the voltage variation of each of the resistor groups 20a to 20n to be constant. 30n); An extension resistor row 40 equal to each of the resistors R of the resistor row 20 and selected by an extension bit (lower two bits) of the resistance string of the resistor row 20; The voltage output unit 50 outputs the final analog voltage having a desired voltage level by adding the voltage output by the upper 10 bits and the lower 2 bits in the resistor strings 20 and 40.

여기서, 상기 전압 보정부(30a∼30n)는 도3에 도시한 바와 같이 각 저항군(20a∼20n)에서 이론적으로 출력되어야 하는 정확한 전압을 발생하는 기준전압 발생부(31)와; 상기 각 저항군(20a∼20n)에서 실제로 출력되는 전압을 검출하는 전압 검출부(32)와; 상기 기준전압 발생부(31)에서 출력된 기준전압과 전압 검출부(32)에서 검출된 각 저항군(20a∼20n)의 출력전압을 비교하여 그 오차전압 만큼 각 저항군(20a∼20n)의 전체 저항값을 조절하여 각 저항군간의 전압차가 발생하지 않게 하는 저항값 조절부(33)로 구성된다.Here, the voltage corrector 30a to 30n includes a reference voltage generator 31 for generating an accurate voltage to be theoretically output from each of the resistance groups 20a to 20n, as shown in FIG. A voltage detector (32) for detecting a voltage actually output from the resistance groups (20a to 20n); The reference voltage output from the reference voltage generator 31 and the output voltage of each resistor group 20a to 20n detected by the voltage detector 32 are compared, and the total resistance value of each resistor group 20a to 20n by the error voltage. It is composed of a resistance value adjusting unit 33 to control the voltage difference between each resistance group does not occur.

이때 상기 저항값 조절부(33)는 상기 기준전압 발생부(31)에서 출력된 기준전압과 전압 검출부(32)에서 검출된 각 저항군(20a∼20n)의 출력전압을 비교하여 그 오차전압을 출력하는 비교부(33a)와; 상기 각 저항군(20a∼20n)에 병렬로 연결되어 있으면서 상기 비교부(33a)에서 출력되는 오차 전압에 의해 저항값이 조절되는 가변 저항부(33c)와; 상기 비교부(33a)에서 출력되는 오차 전압이 완만히 변하도록 하여 상기 가변 저항부(33c)의 저항값이 갑자기 변동하는 것을 방지하는 전압 완충부(33b)로 구성된 것으로, 이와 같이 구성한 본 발명에 따른 일실시예의 동작 및 작용을 설명하면 다음과 같다.At this time, the resistance value controller 33 compares the reference voltage output from the reference voltage generator 31 with the output voltage of each resistor group 20a to 20n detected by the voltage detector 32 and outputs the error voltage. A comparison unit 33a; A variable resistor section 33c connected in parallel to each of the resistor groups 20a to 20n and whose resistance is adjusted by an error voltage output from the comparison section 33a; According to the present invention constituted of a voltage buffer unit (33b) to prevent the sudden change of the resistance value of the variable resistor unit 33c by causing the error voltage output from the comparison unit (33a) to change gently. Referring to the operation and operation of one embodiment as follows.

여기서, 상기 기준전압 발생부(31)는 임의의 저항들의 조합에 의해 각 저항군(20a∼20n)에서 실제 출력되어야 하는 전압을 발생시키거나, 도3의 실시예와 같이 저항열(20)에서 어느 하나의 저항군(20a)의 출력 전압을 기준전압으로 사용하게 된다.Here, the reference voltage generator 31 generates a voltage to be actually output from each of the resistor groups 20a to 20n by a combination of arbitrary resistors, or as shown in the embodiment of FIG. The output voltage of one resistor group 20a is used as a reference voltage.

일단, 본 발명의 실시예는 종래의 10비트 디지털/아날로그 컨버터를 2비트 해상도를 높혀 12비트의 디지털/아날로그 컨버터의 구성예를 보인 것으로 만약, 2비트를 종래의 방법에 의해 확장할 경우는 저항열이 10비트일 경우(210=1024)에 비해 2비트가 확장된 12비트인 경우(212=4096)는 구성 저항의 수가 4배가 되어 회로가 커지게 되지만, 본 발명에서와 같이 저항열(20)의 최하위 저항(R)을 서로 병렬 연결된 저항들(Ra,Rb,R)에 의해 등가인 저항열(40)로 변환하여 저항(R)의 1/4의 전압을 출력하게 하여 상기 확장된 비트(하위 2비트)에 의해 선택되게 함으로써 상위 10비트에 의해서는 종래와 같이 저항열(20)을 디코딩하여 얻은 전압을 출력하고, 하위 2비트에 의해서는 확장 저항열(40)에 의해서 세부전압을 출력하게 함으로써, 회로의 크기를 크게하지 않으면서 12비트의 고해상도 디지털/아날로그 컨버터를 구현하게 된다.First, an embodiment of the present invention shows a configuration example of a 12-bit digital / analog converter by increasing the 2-bit resolution of a conventional 10-bit digital / analog converter. In the case of 12 bits (2 12 = 4096) in which 2 bits are expanded (2 12 = 4096) compared to the case in which the column is 10 bits (2 10 = 1024), the circuit becomes larger by four times the number of configuration resistors. The lowest resistance R of the 20 is converted into an equivalent resistance string 40 by the resistors Ra, Rb, and R connected in parallel to each other, thereby outputting a voltage of 1/4 of the resistance R. By selecting the selected bits (lower 2 bits), the upper 10 bits output the voltage obtained by decoding the resistor string 20 as in the prior art, and the lower 2 bits are detailed by the extended resistor string 40. By outputting a voltage, 12 ratios can be achieved without increasing the size of the circuit. It is the implementation of a high-resolution digital / analog converter.

다음, 상기와 같이 저항열(20)에 많은 저항을 사용할 경우 같은 저항값을 가진 저항으로 구성하려고 해도 오차가 발생하게 되는데, 전압 보정부(30a∼30n)에 의해 상기의 모든 저항열(20)의 구성 저항을 일정한 수의 저항군(20a∼20n)으로 나누고, 각 저항군들에서 원래 출력되어야 하는 전압과 실제 출력전압을 측정하여 비교부(33a)에서 그 오차 전압을 출력하게 하게 하고, 전압 완충부(33b)에서는 갑작스런 전압의 변화를 방지하면서 가변 저항부(33c)의 저항값을 조절하여 각 저항군(20a∼20n)에서의 전압 편차가 발생하지 않도록 일정하게 조절하여 안정적인 전압을 출력시킨다.Next, when a large number of resistors are used in the resistor string 20 as described above, an error occurs even when attempting to configure a resistor having the same resistance value, and the voltage resistors 30a to 30n all the resistor strings 20 described above. Divide the resistance of the configuration into a certain number of resistance groups (20a to 20n), measure the voltage and the actual output voltage to be originally output from each of the resistance groups to cause the comparison unit (33a) to output the error voltage, the voltage buffer unit In (33b), by adjusting the resistance value of the variable resistor portion 33c while preventing a sudden change in voltage, it is constantly adjusted so that voltage deviation in each of the resistance groups 20a to 20n does not occur, thereby outputting a stable voltage.

이상에서 설명한 바와 같이 본 발명 디지털/아날로그 컨버터는 종래 저항열에서 최하위 저항을 확장 비트(2비트)에 의해 선택되는 확장 저항열로 구성하여 총 12비트중 10비트에 의해서는 종래의 저항열에 의한 전압을 출력하고, 나머지 2비트에 의해서는 확장 저항열에 의한 하위 전압을 출력하여 합한 전압을 최종 아날로그 출력 전압으로 출력함으로써 12비트의 고해상도를 얻게 되고, 또한 저항열의 구성 저항을 소정개씩의 단위로하여 복수개의 저항군으로 나누고, 각 저항군에서의 전압 변화량을 보정하여 편차가 거의 발생하지 않도록 함으로써 안정적인 전압을 출력할 수 있도록 하는 있는 효과가 있다.As described above, the digital-to-analog converter of the present invention configures the lowest resistance in the conventional resistor string as an extension resistor string selected by the extension bit (2 bits). And output the lower voltage by the expansion resistor string by the remaining 2 bits, and output the combined voltage as the final analog output voltage to obtain a 12-bit high resolution. The resistance is divided into two resistance groups, and the voltage variation in each resistance group is corrected so that the deviation is hardly generated.

Claims (4)

디코딩한 값에 해당하는 전압이 출력될 수 있도록 하는 저항열을 구비한 디지털/아날로그 컨버터에 있어서, 출력 특성 안정화를 위해 상기 저항열의 구성 저항을 소정개씩의 단위로하여 복수개의 저항군으로 나누고, 상기 각 저항군들의 전압 변화량을 일정하도록 보정하여 편차가 발생하지 않도록 하는 아날로그 전압 보정부를 구비하여 구성한 것을 특징으로 하는 디지털/아날로그 컨버터.A digital / analog converter having a resistor string for outputting a voltage corresponding to a decoded value, the digital / analog converter comprising: a plurality of resistor groups divided by a predetermined unit in order to stabilize output characteristics; A digital / analog converter comprising an analog voltage correction unit configured to correct a voltage change amount of the resistance groups so that a deviation does not occur. 디코딩한 값에 해당하는 전압이 출력될 수 있도록 하는 저항열을 구비한 디지털/아날로그 컨버터에 있어서, 고해상도 구현을 위해 상기 저항열의 최하위의 구성 저항을 이와 등가이며 확장 비트에 의해 선택되는 확장 저항열로 구성한 것을 특징으로 하는 디지털/아날로그 컨버터.A digital / analog converter having a resistor string for outputting a voltage corresponding to a decoded value, wherein the lowest constituent resistor of the resistor string is equivalent to an extended resistor string selected by an extension bit for high resolution. Digital to analog converter characterized in that the configuration. 제1항에 있어서, 상기 전압 보정부는 각 저항군에서 출력되어야 하는 정확한 전압을 발생하는 기준전압 발생부와; 상기 각 저항군에서 실제로 출력되는 전압을 검출하는 전압 검출부와; 상기 기준전압 발생부에서 출력된 기준전압과 전압 검출부에서 검출된 각 저항군의 출력전압을 비교하여 그 오차전압 만큼 각 저항군의 전체 저항값을 조절하여 각 저항군간의 전압 편차가 발생하지 않게 하는 저항값 조절부로 구성된 것을 특징으로 하는 디지털/아날로그 컨버터.The apparatus of claim 1, wherein the voltage corrector comprises: a reference voltage generator configured to generate an accurate voltage to be output from each resistance group; A voltage detector for detecting a voltage actually output from each resistor group; Resistance value adjustment which compares the reference voltage output from the reference voltage generator with the output voltage of each resistance group detected by the voltage detector and adjusts the overall resistance value of each resistance group by the error voltage so that voltage deviation does not occur between the resistance groups. Digital to analog converter characterized in that the configuration. 제3항에 있어서, 상기 저항값 조절부는 상기 기준전압 발생부에서 출력된 기준전압과 전압 검출부에서 검출된 각 저항군의 출력전압을 비교하여 그 오차전압을 출력하는 비교부와; 상기 각 저항군에 병렬로 연결되어 있으면서 상기 비교부에서 출력되는 오차 전압에 의해 저항값이 조절되는 가변 저항부와; 상기 비교부에서 출력되는 오차 전압이 완만히 변하도록 하여 상기 가변 저항부의 저항값이 갑자기 변동하는 것을 방지하는 전압 완충부로 구성된 것을 특징으로 하는 디지털/아날로그 컨버터.The display apparatus of claim 3, wherein the resistance value adjusting unit comprises: a comparing unit comparing the reference voltage output from the reference voltage generating unit with an output voltage of each resistance group detected by the voltage detecting unit and outputting an error voltage thereof; A variable resistor unit connected to the respective resistance groups in parallel and having a resistance value adjusted by an error voltage output from the comparison unit; And a voltage buffer unit configured to gently change the error voltage output from the comparison unit to prevent the resistance value of the variable resistor unit from suddenly changing.
KR1019990037365A 1999-09-03 1999-09-03 Digital to analog converter KR20010026158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990037365A KR20010026158A (en) 1999-09-03 1999-09-03 Digital to analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990037365A KR20010026158A (en) 1999-09-03 1999-09-03 Digital to analog converter

Publications (1)

Publication Number Publication Date
KR20010026158A true KR20010026158A (en) 2001-04-06

Family

ID=19609995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990037365A KR20010026158A (en) 1999-09-03 1999-09-03 Digital to analog converter

Country Status (1)

Country Link
KR (1) KR20010026158A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145493B2 (en) 2004-06-04 2006-12-05 Samsung Electronics Co., Ltd. Digital-to-analog converter (DAC) circuits using different currents for calibration biasing and methods of operating same
KR100681685B1 (en) * 2004-12-30 2007-02-09 동부일렉트로닉스 주식회사 Repairable Digital-Analog Converter
US7375669B2 (en) 2005-06-21 2008-05-20 Samsung Electro-Mechanics Co., Ltd. Digital/analog converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63209225A (en) * 1987-02-25 1988-08-30 Yokogawa Electric Corp Integrated circuit for analog/digital converter
JPH0786949A (en) * 1993-09-09 1995-03-31 Nec Corp Digital/analog converter
JPH0879084A (en) * 1994-09-01 1996-03-22 Nec Corp String resistor type d/a converter
JPH0983369A (en) * 1995-09-06 1997-03-28 Nec Corp Resistor string type d/a converter and serial-parallel type a/d converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63209225A (en) * 1987-02-25 1988-08-30 Yokogawa Electric Corp Integrated circuit for analog/digital converter
JPH0786949A (en) * 1993-09-09 1995-03-31 Nec Corp Digital/analog converter
JPH0879084A (en) * 1994-09-01 1996-03-22 Nec Corp String resistor type d/a converter
JPH0983369A (en) * 1995-09-06 1997-03-28 Nec Corp Resistor string type d/a converter and serial-parallel type a/d converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145493B2 (en) 2004-06-04 2006-12-05 Samsung Electronics Co., Ltd. Digital-to-analog converter (DAC) circuits using different currents for calibration biasing and methods of operating same
KR100681685B1 (en) * 2004-12-30 2007-02-09 동부일렉트로닉스 주식회사 Repairable Digital-Analog Converter
US7375669B2 (en) 2005-06-21 2008-05-20 Samsung Electro-Mechanics Co., Ltd. Digital/analog converter

Similar Documents

Publication Publication Date Title
US7095351B2 (en) Digital-to-analog converter structures
US7639166B2 (en) D/A converter circuit
US20060114138A1 (en) Method for calibrating a digital-to-analog converter and a digital-to-analog converter
US11133818B2 (en) Interpolation digital-to-analog converter (DAC)
US6509857B1 (en) Digital-to-analog converting method and digital-to-analog converter
EP3442123B1 (en) Digital to analog converter (dac) having sub-dacs with arrays of resistors
US7295142B2 (en) Digital-to-analog converter with short integration time constant
EP3624345B1 (en) Digital-to-analog converter transfer function modification
US7145493B2 (en) Digital-to-analog converter (DAC) circuits using different currents for calibration biasing and methods of operating same
KR100384787B1 (en) Digital-Analog Converter
CN114650061A (en) Integrated circuit, digital-to-analog converter and driving method thereof
US7173552B1 (en) High accuracy segmented DAC
JP2001044837A (en) Digital/analog converting circuit and analog/digital converting circuit using the same
KR20010026158A (en) Digital to analog converter
WO2023116452A1 (en) Linear dac by input code modification
EP2304875B1 (en) Single pass inl trim algorithm for networks
US6970122B1 (en) Integral nonlinearity error correction for interpolating string DAC
US7256722B2 (en) D/A converter
KR101100766B1 (en) Analog to digital converter for differential non-linearity error correction
KR20040087048A (en) Digital to Analog Converter of Minute Control type And The Minute control Method

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application