KR20010011918A

KR20010011918A - Field emission device with resistors and its fabrication method

Info

Publication number: KR20010011918A
Application number: KR1019990031512A
Authority: KR
Inventors: 송윤호; 강승열; 최성율; 이진호; 조경익
Original assignee: 정선종; 한국전자통신연구원
Priority date: 1999-07-31
Filing date: 1999-07-31
Publication date: 2001-02-15

Abstract

PURPOSE: An FED(field emission device) and a producing method thereof are provided to improve stability and uniformity of electron emitting characteristic while repressing damage on device caused by over current. CONSTITUTION: A thin film for a cathode electrode(42) and a first silicon film(45) having relatively low combining density are formed on an insulating substrate(41). A second silicon film(48) having relatively high combing density is formed on the first silicon film. A mask of a disk shape is formed. Second/first silicon films are isotropic/anisotropic etched to form in cut cone/cylinder shapes. The silicon films are isotropic etched to form the second silicon film as a cone shaped tip. A gate insulating film(46) and a gate electrode(47) are formed around the silicon films.

Description

저항체를 가진 전계방출소자 및 그 제조방법{Field emission device with resistors and its fabrication method}Field emission device with resistor and its manufacturing method {Field emission device with resistors and its fabrication method}

본 발명은 전자원 장치(electron source device)에 관한 것으로, 특히 저항체를 가진 3극형 실리콘 전계방출소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source device, and more particularly to a tripolar silicon field emission device having a resistor and a method of manufacturing the same.

잘 알려진 바와 같이 전계방출소자는 진공 또는 특정 가스 분위기에서 전계(electric field)를 인가하여 전극(이하 캐소드라 명기함)으로부터 전자를 방출시키는 장치이다. 이러한 전계방출소자는 마이크로파 소자 및 센서, 평판 디스플레이 등의 전자원으로 이용된다.As is well known, a field emission device is a device that emits electrons from an electrode (hereinafter referred to as cathode) by applying an electric field in a vacuum or a specific gas atmosphere. The field emission device is used as an electron source such as a microwave device, a sensor, and a flat panel display.

전계방출소자에서 전자의 방출은 소자 구조 및 전극 물질, 전극 모양에 따라 그 효율이 크게 달라진다. 현재 전계방출소자의 구조는 크게 캐소드와 아노드로 구성된 2극형(diode)과 캐소드, 게이트 및 아노드로 구성된 3극형(triode)으로 분류할 수 있다. 3극형 구조는 전자방출을 위한 전계를 캐소드와 인접한 게이트로 인가하기 때문에 2극형에 비해 저전압 구동이 가능하고, 또한 아노드 뿐만 아니라 게이트로 방출전류를 쉽게 제어할 수 있기 때문에 많이 개발되고 있다. 전극물질로는 금속, 실리콘, 다이아몬드, 다이아몬드상 카본(diamond like carbon) 등이 있으며, 전극물질로 실리콘을 채택할 경우 반도체 공정장비를 이용할 수 있는 장점과 전계방출소자를 집적회로 공정과 양립하여 제작할 수 있는 장점을 취할 수 있게 된다.The emission of electrons from the field emission device varies greatly depending on the device structure, electrode material, and electrode shape. Currently, the structure of the field emission device can be largely classified into a diode composed of a cathode and an anode, and a triode composed of a cathode, a gate, and an anode. The three-pole structure has been developed because low-voltage driving is possible compared to the two-pole type because the electric field for electron emission is applied to the gate adjacent to the cathode, and the emission current can be easily controlled by the gate as well as the anode. Electrode materials include metal, silicon, diamond, and diamond-like carbon, and if silicon is used as an electrode material, the advantages of using semiconductor processing equipment and the field emission device can be made compatible with the integrated circuit process. You can take advantage of it.

한편, 전계방출소자는 전자(electron)가 캐소드 표면을 뚫고 나오는 특성 때문에 그 전기적 특성이 매우 불안정하고, 캐소드간의 전기적 특성의 균일도가 나쁘고, 또한 과전류에 의한 소자 파손(failure)이 쉽게 일어나는 단점이 있다. 이러한 문제점을 해소하기 위해서 전계방출소자에 저항층(resistive layer) 또는 전류를 제한할 수 있는 장치(예컨대 p-n 접합 등)를 도입하게 되었다.On the other hand, the field emission device has a disadvantage in that its electrical characteristics are very unstable due to the characteristics of electrons penetrating the cathode surface, the uniformity of electrical characteristics between the cathodes is poor, and device failure due to overcurrent easily occurs. . In order to solve this problem, a resistive layer or a device capable of limiting current (eg, p-n junction, etc.) has been introduced into the field emission device.

도1은 종래기술에 따른 저항층을 가진 3극형 금속 전계방출소자의 캐소드와 게이트를 나타낸 것이다. 도1의 구조를 살펴보면, 절연성 기판(11) 위에 캐소드 전극(12)를 가지고, 상기 캐소드 전극(12) 위에 비도핑된 비정질실리콘(amorphous silicon)(13)을 가지고, 상기 비정질실리콘(13)의 일부 위에 원추형의 금속 팁 캐소드(15)를 가지고, 상기 캐소드(15)에 전기장을 인가하기 위한 게이트 산화막(16) 및 게이트(17)로 구성되어 있다. 상기 도1의 구조에서 비정질실리콘(13)이 전계방출 전류를 일정한 값 이하로 억제시키는 저항층으로서 작용한다.1 shows a cathode and a gate of a tripolar metal field emission device having a resistive layer according to the prior art. Referring to the structure of FIG. 1, a cathode 12 is disposed on an insulating substrate 11, an amorphous silicon 13 undoped on the cathode electrode 12, and an amorphous silicon 13 is formed. It has a conical metal tip cathode 15 on a portion, and is composed of a gate oxide film 16 and a gate 17 for applying an electric field to the cathode 15. In the structure of FIG. 1, the amorphous silicon 13 acts as a resistive layer for suppressing the field emission current to a predetermined value or less.

도2는 종래기술에 따라 p-n 접합(junction)을 가진 3극형 실리콘 전계방출소자의 캐소드와 게이트를 나타낸 것이다. 도2의 구조를 살펴보면, p-형 실리콘 웨이퍼(21) 위에 n-형으로 도핑된 실리콘 팁에 의해 캐소드(28)가 형성되고, 상기 캐소드(28)에 전기장을 인가하기 위한 게이트 산화막(26) 및 게이트(27)로 구성되어 있다. 상기 도2의 구조에서 p-형 실리콘 웨이퍼(21)과 n-형 실리콘 팁의 캐소드(28)과의 p-n 접합이 전계방출 전류를 일정한 값 이하로 억제시키는 작용을 한다.Figure 2 shows the cathode and gate of a tripolar silicon field emission device having a p-n junction according to the prior art. Referring to the structure of FIG. 2, a cathode 28 is formed by an n-type doped silicon tip on a p-type silicon wafer 21, and a gate oxide layer 26 for applying an electric field to the cathode 28. And a gate 27. In the structure of FIG. 2, the p-n junction between the p-type silicon wafer 21 and the cathode 28 of the n-type silicon tip serves to suppress the field emission current to a predetermined value or less.

상기 도1에 도시된 종래의 3극형 금속 전계방출소자는, 저가격 및 대면적의 유리를 기판으로 사용할 수 있는 동시에 비정질실리콘으로 이루어진 저항층에 의해 전계방출 특성이 안정되고, 캐소드간의 전기적 특성의 균일도가 향상되고, 또한 과전류에 의한 소자 파손이 억제되는 등의 장점을 가진다. 그러나, 도1의 구조를 갖는 금속 전계방출소자의 제조방법은 반도체 공정과 양립할 수 없고, 또한 금속 캐소드를 균일하게 제작하기 위해서 게이트 구멍을 매우 균일하게 형성하여야 하는 단점이 있다.In the conventional tripolar metal field emission device shown in FIG. 1, low-cost and large-area glass can be used as a substrate, and a field emission characteristic is stabilized by a resistive layer made of amorphous silicon, and uniformity of electrical characteristics between cathodes. Is improved, and element breakage caused by overcurrent is suppressed. However, the manufacturing method of the metal field emission device having the structure of FIG. 1 is incompatible with the semiconductor process, and also has the disadvantage that the gate holes must be formed very uniformly in order to uniformly manufacture the metal cathode.

또한, 상기 도2에 도시된 종래의 p-n 접합을 가진 3극형 실리콘 전계방출소자는, p-n 접합 다이오드의 역방향 전류에 의해 전계방출 출력이 제어되기 때문에 전계방출 특성을 크게 개선시킬 수 있지만, 전계방출소자의 기판으로 반드시 실리콘웨이퍼만을 사용하여야 하기 때문에 대면적의 전자원 장치를 제조할 수 없을 뿐만 아니라 제조비용이 큰 단점을 가진다.In addition, the conventional tripolar silicon field emission device having a pn junction shown in FIG. 2 can greatly improve the field emission characteristic because the field emission output is controlled by the reverse current of the pn junction diode. Since only silicon wafers must be used as the substrates of the substrates, not only a large-area electron source device can be manufactured but also a large manufacturing cost is disadvantageous.

본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 전자방출 특성의 안정화 및 균일성이 크게 향상되고 과전류에 위하 소자 파손을 억제할 수 있는 전계방출소자를 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the prior art as described above, the object of the present invention is to provide a field emission device that can greatly improve the stabilization and uniformity of the electron emission characteristics and can suppress the element damage for overcurrent have.

또한 본 발명의 다른 목적은 저온 공정으로 유리기판 위에 제조 가능케 하여 반도체 공정을 이용한 저가격 및 대면적화를 이룰수 있는, 전계방출소자 제조방법을 제공하는데 있다.In addition, another object of the present invention is to provide a method for manufacturing a field emission device that can be produced on a glass substrate in a low temperature process to achieve low cost and large area using a semiconductor process.

도1은 종래의 저항층을 가진 3극형 금속 전계방출소자의 캐소드(cathode)와 게이트(gate)를 보여주는 단면도.1 is a cross-sectional view showing a cathode and a gate of a tripolar metal field emission device having a conventional resistive layer.

도2는 종래의 p-n접합을 가진 3극형 실리콘 전계방출소자의 캐소드와 게이트를 보여주는 단면도.2 is a cross-sectional view showing a cathode and a gate of a tripolar silicon field emission device having a conventional p-n junction;

도3은 본 발명에 의한 저항체를 가진 3극형 실리콘 전계방출소자의 캐소드와 게이트를 보여주는 단면도.3 is a cross-sectional view showing a cathode and a gate of a tripolar silicon field emission device having a resistor according to the present invention;

도4a 내지 도4g는 본 발명의 일실시예에 의한 저항체를 가진 3극형 실리콘 전계방출소자의 캐소드와 게이트 제조방법을 보여주는 단면도.4A to 4G are cross-sectional views illustrating a method of manufacturing a cathode and a gate of a tripolar silicon field emission device having a resistor according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

31 : 절연성 기판31: insulating substrate

32 : 캐소드 전극32: cathode electrode

35 : 원기둥형의 실리콘 저항체35: cylindrical silicon resistor

38 : 원추형의 실리콘 팁38: conical silicon tip

36 : 게이트 산화막36: gate oxide film

37 : 게이트37: gate

상기 목적을 달성하기 위한 본 발명의 3극형 전계방출소자는, 절연성의 기판; 상기 기판 상에 형성된 캐소드 전극; 상기 캐소드 전극의 일부 상에 비도핑되고 결함 밀도가 상대적으로 낮은 실리콘으로 만들어진 원기둥형의 저항체와, 상기 저항체 상에 결함 밀도가 상대적으로 높은 실리콘으로 만들어진 원추형의 팁을 갖는 캐소드; 및 상기 캐소드에 전기장을 인가하기 위한 게이트절연막 및 게이트를 포함하여 이루어진다.The tripolar field emission device of the present invention for achieving the above object is an insulating substrate; A cathode electrode formed on the substrate; A cathode having a cylindrical resistor made of silicon undoped on a portion of the cathode and having a relatively low defect density, and a cathode having a conical tip made of silicon having a relatively high defect density on the resistor; And a gate insulating film and a gate for applying an electric field to the cathode.

상기 본 발명의 3극형 전계방출소자는, 절연성 기판 위에 기둥이 있는 원추형의 실리콘 캐소드(cathode)를 가지며, 상기 기둥 부분은 결함(defect)이 적은 양질의 실리콘으로 구성되며, 원추 부분은 결함이 많은 실리콘(defective silicon)으로 구성되어 있다. 상기 기둥 부분의 양질의 실리콘은 전계방출의 저항체로 작용하며, 원추 부분의 결함이 많은 실리콘은 전자 방출 에미터(emitter)로 작용한다.The tripolar field emission device of the present invention has a conical silicon cathode having a pillar on an insulating substrate, and the pillar portion is made of high quality silicon with few defects, and the cone portion has many defects. It consists of silicon (defective silicon). The high quality silicon of the pillar portion acts as a field emission resistor, and the silicon having a large amount of defects in the cone portion acts as an electron emission emitter.

또한 본 발명의 3극형 전계방출소자 제조방법은, 절연성 기판 상에 캐소드 전극용 박막과 도핑되지 않고 결함 밀도가 상대적으로 낮은 제1실리콘막을 차례로 형성하는 제1단계; 상기 제1실리콘막 상에 결함 밀도가 상대적으로 높은 제2실리콘막을 형성하는 제2단계; 상기 제2실리콘막 상에 원판 모양의 마스크를 형성하는 제3단계; 상기 제2 및 제1실리콘을 등방성 식각 및 비등방성 식각하여, 상기 제1실리콘막을 기둥 모양으로 형성하고, 상기 제2실리콘막을 잘린 원추형으로 형성하는 제4단계; 및 상기 기둥 모양의 제1실리콘막 및 잘린 원추형의 제2실리콘막을 등방성 식각하여 상기제 2실리콘막을 끝이 뾰족한 원추형 팁으로 형성하는 제5단계; 및 상기 기둥 모양의 제1실리콘막과 상기 원추형 팁 모양의 제2실리콘막 주위에 게이트절연막과 게이트전극을 형성하는 제6단계를 포함하여 이루어진다.In addition, the method of manufacturing a tripolar field emission device of the present invention includes a first step of sequentially forming a first silicon film having a relatively low defect density without doping with a thin film for a cathode electrode on an insulating substrate; Forming a second silicon film having a relatively high defect density on the first silicon film; A third step of forming a disk-shaped mask on the second silicon film; An isotropic etching and anisotropic etching of the second and first silicon to form the first silicon film in a columnar shape and to form the second silicon film in a truncated cone; And a fifth step of isotropically etching the pillar-shaped first silicon film and the truncated conical second silicon film to form the second silicon film as a conical tip having a sharp tip. And a sixth step of forming a gate insulating film and a gate electrode around the pillar-shaped first silicon film and the conical tip-shaped second silicon film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도3은 본 발명에 의해 제안된 저항체를 가진 3극형 실리콘 전계방출소자의 캐소드와 게이트를 보여주는 단면도이다. 도3을 참조하면, 산화막, 질화막, 석영 또는 유리 등으로 이루어진 절연성 기판(31) 상에, 금속 또는 도핑된 실리콘으로 이루어진 캐소드 전극(32)이 형성되어 있고, 상기 캐소드 전극(32)의 일부 위에 원기둥형의 실리콘 저항체(35)와 상기 원기둥형의 실리콘 저항체(35) 위에 원추형의 실리콘 팁(38)으로 이루어진 캐소드가 형성된다. 그리고, 상기 캐소드(35, 38)에 전기장을 인가하기 위한 게이트 산화막(36) 및 게이트(37)를 가진다.3 is a cross-sectional view showing a cathode and a gate of a tripolar silicon field emission device having a resistor proposed by the present invention. Referring to FIG. 3, a cathode electrode 32 made of metal or doped silicon is formed on an insulating substrate 31 made of an oxide film, a nitride film, quartz, glass, or the like, and is formed on a portion of the cathode electrode 32. On the cylindrical silicon resistor 35 and the cylindrical silicon resistor 35, a cathode consisting of a conical silicon tip 38 is formed. A gate oxide layer 36 and a gate 37 for applying an electric field to the cathodes 35 and 38 are provided.

상기 캐소드(35, 38)의 원기둥형 실리콘 저항체(35)는 10¹⁸/cm³이하의 결함 밀도(defect density)를 가진 비도핑된 비정질실리콘(amorphous silicon), 미세결정 실리콘(microcrystalline silicon) 또는 다결정실리콘 (polycrystalline silicon)으로 실시 구성될 수 있다. 상기 캐소드의 원추형의 실리콘 팁(38) 역시 10¹⁸/cm³이상의 결함 밀도를 가진 비정질실리콘, 미세결정 실리콘 또는 다결정실리콘로 실시 구성될 수 있다. 전계방출소자의 아노드(도면에 도시되지 않음)는 상기 도3의 기판과는 다른 새로운 절연성 기판 위에 금속 또는 ITO(Indium Tin Oxide)로 구성된다. 상기 아노드가 형성되어 있는 기판과 상기 도3의 캐소드와 게이트가 형성되어 있는 기판를 서로 진공 패키징 (vacuum packaging)하면 3극형 전계방출소자가 완성된다.The cylindrical silicon resistors 35 of the cathodes 35, 38 are undoped amorphous silicon, microcrystalline silicon or polycrystalline with a defect density of 10 ¹⁸ / cm ³ or less. It may be embodied as silicon (polycrystalline silicon). The cathode silicon tip 38 of the cathode may also be implemented with amorphous silicon, microcrystalline silicon or polycrystalline silicon having a defect density of 10 ¹⁸ / cm ³ or more. The anode (not shown) of the field emission device is made of metal or indium tin oxide (ITO) on a new insulating substrate different from the substrate of FIG. When the substrate on which the anode is formed and the substrate on which the cathode and the gate of FIG. 3 are formed are vacuum packaged, a tripolar field emission device is completed.

도3의 구조를 갖는 본 발명에서, 상기 원기둥형 저항체(35)의 실리콘은 10¹⁸/cm³이하의 적은 결함 밀도를 갖기 때문에 결함-전류(defect-current: 결함을 통해서 전도되는 전류)가 낮고 또한 비도핑되었기 때문에 밴드-전류 (band-current: 전도대 또는 가전도대의 밴드에서 전도되는 전류)도 낮아 전자방출 과정의 전류-제한(current-limit)에 필요한 충분한 저항을 가질 수 있으며, 반면에 상기 원추형의 팁(38)의 실리콘은 10¹⁸/cm³이상의 결함 밀도를 가지기 때문에 높은 결함-전류를 갖게 되며 이것은 전자방출을 유도하는데 필요한 충분한 전기 전도도를 제공한다. 따라서, 본 발명에서는 상기와 같이 실리콘내의 결함 밀도를 조절하여 실리콘 저항체와 실리콘 팁을 쉽게 제조할 수 있으며, 이로 인해 전계방출소자의 전자방출 특성을 크게 향상시킬 수 있다.In the present invention having the structure of Fig. 3, since the silicon of the cylindrical resistor 35 has a small defect density of 10 ¹⁸ / cm ³ or less, defect-current is low. In addition, because they are undoped, the band-current is also low, so that they have sufficient resistance for the current-limit of the electron emission process. Since the silicon of the conical tip 38 has a defect density of 10 ¹⁸ / cm ³ or more, it has a high defect-current, which provides sufficient electrical conductivity necessary to induce electron emission. Accordingly, in the present invention, the silicon resistor and the silicon tip can be easily manufactured by adjusting the defect density in silicon as described above, thereby greatly improving the electron emission characteristics of the field emission device.

도4a 내지 도4g는 상기 도3과 같은 구조를 갖는 3극형 실리콘 전계방출소자의 캐소드와 게이트를 제조하기 위한 본 발명의 일실시예를 나타내는 공정 단면도이다.4A to 4G are cross-sectional views showing an embodiment of the present invention for manufacturing a cathode and a gate of a tripolar silicon field emission device having the structure as shown in FIG.

먼저, 도4a를 참조하면, 예컨대 산화막, 질화막, 석영 또는 유리 등으로 이루어진 절연성 기판(41) 위에 금속 또는 도핑된 실리콘으로 이루어진 캐소드 전극(42)를 형성한 후, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition : PECVD) 또는 저압화학기상증착(Low Pressure Chemical Vapor Deposition : LPCVD) 등의 화학기상증착법(CVD)을 이용하여 비도핑되고 결함 밀도가 10¹⁸/cm³이하로 낮은 비정질실리콘, 미세결정실리콘 또는 다결정실리콘과 같은 실리콘막(43)을 기판 전면에 형성한다. 이어서, 상기 결함 밀도가 낮은 실리콘막(43) 위에 스퍼터링(Sputtering) 또는 전자-빔 승착(Electron-Beam Evaporation) 등의 물리기상증착법(Physical Vapor Deposition : PVD)을 이용하여 결함 밀도가 10¹⁸/cm³이상으로 높은 비정질실리콘, 미세결정실리콘 또는 다결정실리콘과 같은 실리콘막(48A)를 증착한다.First, referring to FIG. 4A, a cathode electrode 42 made of metal or doped silicon is formed on an insulating substrate 41 made of, for example, an oxide film, a nitride film, quartz or glass, and then plasma enhanced chemical vapor deposition. Amorphous silicon and microcrystalline silicon that are undoped using chemical vapor deposition (CVD), such as Vapor Deposition (PECVD) or Low Pressure Chemical Vapor Deposition (LPCVD), and have a defect density below 10 ¹⁸ / cm ³ . Alternatively, a silicon film 43 such as polycrystalline silicon is formed on the entire substrate. Subsequently, the defect density is 10 ¹⁸ / cm on the silicon film 43 having a low defect density by using physical vapor deposition (PVD), such as sputtering or electron-beam evaporation. ^A silicon film 48A, such as amorphous silicon, microcrystalline silicon, or polycrystalline silicon, is deposited as high as ³ or more.

이어서, 그 후 상기 실리콘막(48A) 위에 산화막 또는 질화막과 같은 박막을 증착한 후 포토리소그래피와 식각 공정으로 원판 모양의 마스크(44)를 형성한다. 상기 원판 모양의 마스크(44)은 상기 실리콘막(43, 48A)를 부분 식각할 때 식각마스크로 작용한다.Subsequently, a thin film such as an oxide film or a nitride film is deposited on the silicon film 48A, and a disk-shaped mask 44 is formed by photolithography and etching processes. The disk-shaped mask 44 acts as an etching mask when the silicon films 43 and 48A are partially etched.

이어서, 도4c에 도시된 바와 같이, 상기 실리콘(43, 48A)를 등방성식각한 다음, 다시 비등방성 식각한다. 이렇게 1차로 등방성식각하고, 2차로 비등방성하면 기둥 모양의 실리콘(45A) 및 잘린 원추형의 실리콘(48B)를 얻을 수 있다. 식각공정 후 마스크(44)는 그대로 유지될 수도 있고, 남지 않을 수도 있다.Subsequently, as shown in FIG. 4C, the silicon 43 and 48A are isotropically etched, and then anisotropically etched again. By isotropically etching first and anisotropically in this manner, columnar silicon 45A and truncated conical silicon 48B can be obtained. After the etching process, the mask 44 may be maintained as it is or may not remain.

이어서, 도4d를 참조하면 실리콘(45A, 48B)를 등방성 식각하여 기둥 모양의 실리콘(45) 및 끝이 뾰족한 원추형 실리콘(48)로 이루어진 캐소드를 형성한다. 상기 등방성 식각은 건식 또는 습식 공정으로 진행된다. 여기서, 상기 기둥 모양의 실리콘(45)는 도핑되지 않고 결함 밀도가 낮은 실리콘으로 전계방출소자의 저항체로 작용하며, 상기 원추형의 실리콘(48)은 결함 밀도가 높은 실리콘으로 전자방출 에미터로 작용한다.4D, the silicon 45A and 48B is isotropically etched to form a cathode made of columnar silicon 45 and pointed conical silicon 48. The isotropic etching is carried out in a dry or wet process. Here, the pillar-shaped silicon 45 is silicon that is not doped and has a low defect density, and serves as a resistor of the field emission device, and the conical silicon 48 is an electron emission emitter that is silicon having a high defect density. .

이어서, 도4e를 참조하면, 화학기상증착에 의해 산화막(46)를 기판 전면에 증착한다. 그 후, 상기 산화막(46) 위에 화학기상증착법 또는 물리적기상증착법을 이용하여 금속막 또는 도핑된 실리콘의 전도막(47)을 증착한다. 여기서, 상기 산화막(46)과 금속막 또는 도핑된 실리콘과 같은 전도막(47)은 각각 3극형 전계방출소자의 게이트 절연막과 게이트 전극으로 이용된다.4E, an oxide film 46 is deposited on the entire surface of the substrate by chemical vapor deposition. Thereafter, a metal film or a conductive film 47 of doped silicon is deposited on the oxide film 46 by using chemical vapor deposition or physical vapor deposition. The oxide film 46 and the conductive film 47 such as a metal film or doped silicon are used as the gate insulating film and the gate electrode of the tripolar field emission device, respectively.

이어서, 도4f를 참조하면, 상기 전도막(47) 위에 포토레지스터나 SOG(Spin-On-Glass) 물질을 증착한 후, 플라즈마 식각 방법으로 에치백 공정을 수행하여, 전도막(47)과 포토레지스터 또는 SOG 물질을 동시에 식각한다. 이때, 전도막(47)과, 포토레지스터 또는 SOG 물질, 및 산화막(46)의 식각율 차이와 식각 시간을 제어함으로써, 캐소드가 있는 부분의 게이트 물질을 원하는 모양으로 제거할 수 있다.Subsequently, referring to FIG. 4F, after depositing a photoresist or spin-on-glass (SOG) material on the conductive film 47, an etch back process is performed by a plasma etching method to form the conductive film 47 and the photo. Etch the resistor or SOG material simultaneously. At this time, by controlling the etching rate difference and the etching time of the conductive film 47, the photoresist or the SOG material, and the oxide film 46, the gate material of the cathode portion can be removed to a desired shape.

이어서, 도4g를 참조하면, 상기 캐소드 주위의 산화막(46)을 습식 식각으로 제거하여 캐소드를 완전히 노출시킨 후, 광리소그래피와 식각공정으로 게이트 전극을 패터닝함으로써 본 발명의 전계방출소자를 완성한다.Referring to FIG. 4G, the oxide film 46 around the cathode is removed by wet etching to completely expose the cathode, and then the gate electrode is patterned by photolithography and etching to complete the field emission device of the present invention.

본 발명에서 제안한 제조방법은 모든 공정이 600℃ 이하의 온도에서 수행될 수 있기 때문에 저가격 및 대면적의 유리를 전계방출소자의 기판으로 사용할 수 있다. 또한, 상기 모든 공정은 반도체 집적회로(integrated circuit) 공정과 양립할 수 있다.In the manufacturing method proposed in the present invention, since all processes can be performed at a temperature of 600 ° C. or less, low cost and large area glass can be used as a substrate of the field emission device. In addition, all of the above processes may be compatible with semiconductor integrated circuit processes.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명에서는 절연성 기판상에, 비도핑되고 결함 밀도가 낮은 실리콘으로 만들어진 기둥 모양의 실리콘 저항체와, 결함 밀도가 높은 실리콘으로 만들어진 원추형의 실리콘 팁으로 전계방출소자의 캐소드를 구성함으로써, 저항체에 의해 전계방출 특성을 안정시킬 수 있고, 캐소드간의 전기적 특성의 균일도를 향상시킬 수 있으며, 과전류에 의한 소자 파손를 억제시킬 수 있다. 더욱이, 본 발명에 의한 실리콘 저항체와 팁은 도핑(doping) 공정없이 쉽게 구현될 수 있기 때문에 모든 공정이 600℃ 이하의 온도에서 수행될 수 있고 이에 따라 저가격 및 대면적의 유리를 전계방출소자의 기판으로 사용할 수 있다. 이에 따라, 본 발명을 이용하면 전계방출소자의 특성을 크게 개선시킬 수 있고 아울러 저가격 및 대면적의 전계방출소자를 반도체 공정으로 쉽게 제조할 수 있다.In the present invention, a cathode of a field emission device is composed of a pillar-shaped silicon resistor made of silicon undoped with low defect density and a conical silicon tip made of silicon with high defect density on an insulating substrate, thereby forming an electric field by the resistor. The emission characteristics can be stabilized, the uniformity of the electrical characteristics between the cathodes can be improved, and element breakage due to overcurrent can be suppressed. Moreover, since the silicon resistor and the tip according to the present invention can be easily implemented without a doping process, all the processes can be performed at a temperature of 600 ° C. or lower, and thus, low-cost and large-area glass can be used as the substrate of the field emission device. Can be used as Accordingly, by using the present invention, the characteristics of the field emission device can be greatly improved, and a low cost and large area field emission device can be easily manufactured by a semiconductor process.

Claims

3극형 전계방출소자에 있어서,In the 3-pole field emission device,

절연성의 기판;An insulating substrate;

상기 기판 상에 형성된 캐소드 전극;A cathode electrode formed on the substrate;

상기 캐소드 전극의 일부 상에 비도핑되고 결함 밀도가 상대적으로 낮은 실리콘으로 만들어진 원기둥형의 저항체와, 상기 저항체 상에 결함 밀도가 상대적으로 높은 실리콘으로 만들어진 원추형의 팁을 갖는 캐소드; 및A cathode having a cylindrical resistor made of silicon undoped on a portion of the cathode and having a relatively low defect density, and a cathode having a conical tip made of silicon having a relatively high defect density on the resistor; And

상기 캐소드에 전기장을 인가하기 위한 게이트절연막 및 게이트Gate insulating film and gate for applying an electric field to the cathode

를 포함하여 이루어진 3극형 전계방출소자.Three-pole type field emission device comprising a.

제1항에 있어서,The method of claim 1,

상기 절연성 기판이 산화막, 질화막, 석영, 및 유리중 어느 하나임을 특징으로 하는 3극형 전계방출소자.And the insulating substrate is any one of an oxide film, a nitride film, quartz, and glass.

제1항에 있어서,The method of claim 1,

상기 원기둥형의 저항체는 10¹⁸/cm³이하의 결함 밀도를 갖는 실리콘으로 이루어지고, 상기 원추형의 실리콘 팁은 10¹⁸/cm³이상의 결함 밀도를 갖는 실리콘으로 이루어짐을 특징으로 하는 3극형 전계방출소자.The cylindrical resistor is made of silicon having a defect density of 10 ¹⁸ / cm ³ or less, and the conical silicon tip is made of silicon having a defect density of 10 ¹⁸ / cm ³ or more. .

제1항 내지 제3항중 어느한 항에 있어서,The method according to any one of claims 1 to 3,

상기 원기둥형의 저항체 및 원추형의 팁이 비정질 실리콘 또는 미세결정 실리콘 또는 다결정 실리콘임을 특징으로 하는 3극형 전계방출소자.And the cylindrical resistor and the conical tip are amorphous silicon, microcrystalline silicon, or polycrystalline silicon.

상기 캐소드 전극은 금속 또는 도핑된 실리콘임을 특징으로 하는 3극형 전계방출소자.The cathode electrode is a three-pole field emission device, characterized in that the metal or doped silicon.

3극형 전자방출소자를 제조하는 방법에 있어서,In the method for manufacturing a tripolar electron emitting device,

절연성 기판 상에 캐소드 전극용 박막과 도핑되지 않고 결함 밀도가 상대적으로 낮은 제1실리콘막을 차례로 형성하는 제1단계;A first step of sequentially forming a first silicon film having a relatively low defect density without doping with the thin film for the cathode electrode on the insulating substrate;

상기 제1실리콘막 상에 결함 밀도가 상대적으로 높은 제2실리콘막을 형성하는 제2단계;Forming a second silicon film having a relatively high defect density on the first silicon film;

상기 제2실리콘막 상에 원판 모양의 마스크를 형성하는 제3단계;A third step of forming a disk-shaped mask on the second silicon film;

상기 제2 및 제1실리콘을 등방성 식각 및 비등방성 식각하여, 상기 제1실리콘막을 기둥 모양으로 형성하고, 상기 제2실리콘막을 잘린 원추형으로 형성하는 제4단계;An isotropic etching and anisotropic etching of the second and first silicon to form the first silicon film in a columnar shape and to form the second silicon film in a truncated cone;

상기 기둥 모양의 제1실리콘막 및 잘린 원추형의 제2실리콘막을 등방성 식각하여 상기제 2실리콘막을 끝이 뾰족한 원추형 팁으로 형성하는 제5단계; 및A fifth step of isotropically etching the columnar first silicon film and the truncated conical second silicon film to form the second silicon film as a conical tip having a sharp tip; And

상기 기둥 모양의 제1실리콘막과 상기 원추형 팁 모양의 제2실리콘막 주위에 게이트절연막과 게이트전극을 형성하는 제6단계A sixth step of forming a gate insulating film and a gate electrode around the pillar-shaped first silicon film and the conical tip-shaped second silicon film

를 포함하여 이루어진 3극형 전자방출소자 제조방법.Method for producing a three-pole type electron emitting device comprising a.

제6항에 있어서,The method of claim 6,

상기 제6단계는,The sixth step,

기판 전면에 절연막과 게이트용 전도막을 차례로 형성하는 단계;Sequentially forming an insulating film and a gate conductive film on the entire surface of the substrate;

상기 전도막을 에치백하고 이에 의해 노출된 상기 절연막을 식각하여 상기 기둥 모양의 제1실리콘막과 상기 원추형 팁 모양의 제2실리콘막을 노출시키는 단계; 및Etching back the conductive film and etching the exposed insulating film to expose the pillar-shaped first silicon film and the conical tip-shaped second silicon film; And

상기 전도막을 패터닝하여 게이트전극을 형성하는 단계Patterning the conductive film to form a gate electrode

제7항에 있어서,The method of claim 7, wherein

상기 에치백은, 상기 전도막 상에 포토레지스터나 SOG를 도포한 후 수행하는 것을 특징으로하는 3극형 전자방출소자 제조방법.The etch back is a method of manufacturing a three-pole type electron emission device, characterized in that performed after applying a photoresist or SOG on the conductive film.

제6항 또는 제7항에 있어서,The method according to claim 6 or 7,

상기 기판은 산화막, 질화막, 석영, 및 유리중 어느 하나임을 특징으로 하는 3극형 전계방출소자 제조방법.And the substrate is one of an oxide film, a nitride film, quartz, and glass.

제6항 또는 제7항에 있어서,The method according to claim 6 or 7,

상기 제1실리콘막은 화학기상증착법으로 형성되는 것을 특징으로 하는 3극형 전계방출소자 제조방법.The first silicon film is a method of manufacturing a three-pole field emission device, characterized in that formed by chemical vapor deposition.

제6항 또는 제7항에 있어서,The method according to claim 6 or 7,

상기 제2실리콘막은 물리기상증착법으로 형성되는 것을 특징으로 하는 3극형 전계방출소자 제조방법.The second silicon film is a three-pole field emission device manufacturing method characterized in that formed by physical vapor deposition.