KR20010011117A - 넓은 주파수 도입 범위를 갖는 클럭 복원회로 - Google Patents

넓은 주파수 도입 범위를 갖는 클럭 복원회로 Download PDF

Info

Publication number
KR20010011117A
KR20010011117A KR1019990030344A KR19990030344A KR20010011117A KR 20010011117 A KR20010011117 A KR 20010011117A KR 1019990030344 A KR1019990030344 A KR 1019990030344A KR 19990030344 A KR19990030344 A KR 19990030344A KR 20010011117 A KR20010011117 A KR 20010011117A
Authority
KR
South Korea
Prior art keywords
signal
value
variable
clock signal
maximum value
Prior art date
Application number
KR1019990030344A
Other languages
English (en)
Inventor
이수웅
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990030344A priority Critical patent/KR20010011117A/ko
Publication of KR20010011117A publication Critical patent/KR20010011117A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10222Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G11B20/1025Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used the PLL being discrete time or digital PLL
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/14618 to 14 modulation, e.g. the EFM code used on CDs or mini-discs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/14658 to 16 modulation, e.g. the EFM+ code used on DVDs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/20Disc-shaped record carriers
    • G11B2220/25Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537Optical discs
    • G11B2220/2545CDs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/20Disc-shaped record carriers
    • G11B2220/25Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537Optical discs
    • G11B2220/2562DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

넓은 주파수 도입 범위를 갖는 클럭 복원회로가 공개된다. 광디스크 재생 시스템에서 EFM 신호를 검출하고, 검출된 EFM 신호를 EFM 복조하기위해 사용되는 재생 클럭신호를 복원하는 본 발명에 따른 넓은 주파수 도입범위를 갖는 재생 클럭 복원회로는 주기가 일정한 기준 클럭신호, 제1변수 및 제2변수를 받아들여 다음 수식에 의해 제어 클럭신호를 발생하는 주파수 합성부,
VCOCK=FIN*M/P
(여기서, VCOCK는 제어 클럭신호를, FIN은 기준 클럭신호를, M은 제1변수를, P는 제2변수를 각각 나타낸다.)
제어 클럭신호와 상기 EFM 신호를 받아들여 EFM 신호를 복조하기 위한 재생 클럭신호를 발생하는 디지털 위상 동기 루프 및 디지털 위상 동기 루프의 분해능 및 디스크의 배속에 따라 제1변수의 초기값을 결정하고, EFM 신호와 제어 클럭신호를 받아들여, EFM 신호의 비트율에 따라 제어 클럭신호가 적응적으로 가변되도록 제1변수를 제어하는 적응적 클럭제어부를 구비하는 것을 특징으로 하고, EFM 신호의 비트율에 따라 디지털 PLL의 동작을 제어하는 제어 클럭신호의 주파수를 디지털 PLL의 주파수 도입범위내에 들도록 적응적으로 가변시켜 디지털 PLL이 EFM 신호를 정확히 추종하여 최적의 재생 클럭신호를 복원할 수 있다는 효과가 있다.

Description

넓은 주파수 도입 범위를 갖는 클럭 복원회로{Clock recovery circuit having wide capture range}
본 발명은 CDP(Copact Dick Player) 또는 DVDP(Digital Versatile Dick Player)등과 같은 광디스크 재생시스템에서 EFM 데이터를 복원하기 위해 사용되는 재생 클럭신호를 발생하는 클럭 복원회로에 관한 것으로, 특히, 재생 클럭신호의 주파수를 EFM 신호의 비트율에 따라 가변시킬 수 있는 넓은 주파수 도입범위를 갖는 클럭 복원회로에 관한 것이다.
CDP 또는 DVDP등과 같은 광디스크 재생 시스템에서 디스크로부터 읽어들인 EFM 신호로부터 EFM 복조 데이터를 추출하고, 추출된 EFM 복조 데이터를 16~33kbit 정도의 내부 또는 외부 메모리에 저장하였다가 일정 속도로 읽어내면서 에러정정을 하고, 에러정정된 데이터를 DAC를 통과하여 출력하게 된다. 이상적인 경우에 EFM 신호는 4.3218MHz의 비트율로 입력되며 44.1KHZ로 출력된다. 그러나 실제로 출력은 수정발진기의 클럭에 의해서 44.1KHz로 일정하지만 입력은 디스크 회전속도의 변이등에 의해서 지터를 가지게 된다. 따라서, 위상동기루프를 내장 또는 외장하여 EFM 신호에 동기되는 클럭 재생신호를 발생하고, 클럭 재생신호를 이용하여 EFM 복조 데이터를 복원하도록 한다. 그러나 지터가 누적되면 위상동기루프가 정상적으로 동작하여 EFM 신호를 제대로 읽었다 하더라도, 입력 비트율과 출력비트율의 차이로 인해 에러정정을 위한 메모리가 풀(full)되거나 엠티(empty)가 되어 정상적인 신호가 출력되지 못한다. 따라서, 위상동기루프의 록킹(locking)특성이 좋다하더라도 별의미가 없다. 실제로 일반적인 CDP에 쓰이는 위상동기루프는 3~7%정도의 주파수 도입범위를 갖는다. 그러나, ESP(Electric Shock Proof) 기능이 추가되면 데이터 버퍼용으로 1Mbit 이상의 별도의 메모리를 이용하고 이 메모리의 풀 또는 엠티 정도에 따라 디스크 의 데이터를 읽거나 중지하거나 하기 때문에 EFM의 지터가 누적되더라도 출력에는 영향을 주지 않는다. 따라서 PLL의 특성이 더욱 중요시되며 큰 주파수 도입범위를 갖는 위상동기루프가 필요하게 된다.
도 1은 일반적인 클럭 재생회로를 개략적으로 나타내는 블록도이다. 종래 기술에 의한 클럭 재생회로는 주파수 합성기(10)와 디지털 PLL(12)을 포함하여 구성된다.
도 1에 도시된 주파수 합성기(10)는 디지털 PLL(22)을 동작시키기 위한 제어 클럭신호(VCOCK)를 공급하여준다. 이 때, 제어 클럭신호(VCOCK)는 디지털 PLL(22)의 분해능(resolution)에 따라 EFM 신호의 비트율에 n배되는 주파수를 갖게된다. 여기서, 디스크가 1배속인 경우, EFM 신호의 비트율은 4.3218MHz이다. 주파수 합성기(10)의 구성 및 동작은 후에 상세히 설명된다.
주파수 합성기(10)에서 출력되는 제어 클럭신호(VCOCK)는 디스크의 배속 및 디지털 PLL의 분해능에 따라 다음 수학식 1에 의해 결정된다.
VCOCK=FIN*M/P
여기서, FIN은 수정발진기에서 출력되는 주기가 일정한 기준 클럭신호이고, M과 P는 디지털 PLL의 분해능과 디스크의 배속에 의해 결정되는 제1 및 제2변수이다.
종래에는 해상도와 배속이 결정되면 제1 및 제2변수(M,P)가 결정되며, 따라서 제어 클럭신호(VCOCK)가 자동적으로 결정된다.
디지털 PLL(12)은 제어 클럭신호(VCOCK)에 응답하여 EFM 신호의 주파수에러와 위상에러를 검출하여 이상적으로 4.3218MHz(1배속인 경우)의 재생 클럭신호(PLCK)를 발생하며, 재생 클럭신호(PLCK)를 이용하여 EFM 신호를 복조한다.
그러나, 디지털 PLL의 분해능에 관계없이 EFM 신호의 지터가 0.5T(여기서, T는 재생 클럭신호의 한주기) 이상이 되면 잘못된 주파수 에러 및 위상 에러가 검출된다. 따라서, EFM 신호를 제대로 추종하지 못하여 결국, 잘못된 EFM 신호를 검출하게 된다.
본 발명이 이루고자 하는 기술적 과제는 EFM 신호의 비트율에 따라 디지털 PLL의 동작을 제어하는 제어 클럭신호의 주파수를 적응적으로 가변시켜 디지털 PLL이 최적의 재생 클럭신호를 발생할 수 있도록 하는 넓은 주파수 도입범위를 갖는 클럭 복원회로를 제공하는 데 있다.
도 1은 일반적인 클럭 재생회로를 개략적으로 나타내는 블록도이다.
도 2는 본 발명에 따른 넓은 주파수 도입범위를 갖는 클럭 복원회로를 개략적으로 나타내는 블록도이다.
도 3은 도 2에 도시된 장치에서 적응적 클럭 제어부의 본 발명에 따른 제1일실예를 나타내는 회로도이다.
도 4는 도 2에 도시된 적응적 클럭 제어부의 본 발명에 따른 제2실시예를 나타내는 블록도이다.
도 5(a)~(j)는 도 4에 도시된 장치에서 제1변수(M)를 변화시키는 과정을 보이는 타이밍도이다.
상기 과제를 이루기 위해, 광디스크 재생 시스템에서 EFM 신호를 검출하고, 검출된 EFM 신호를 EFM 복조하기위해 사용되는 재생 클럭신호를 복원하는 본 발명에 따른 넓은 주파수 도입범위를 갖는 재생 클럭 복원회로는 주기가 일정한 기준 클럭신호, 제1변수 및 제2변수를 받아들여 다음 수식에 의해 제어 클럭신호를 발생하는 주파수 합성부,
VCOCK=FIN*M/P
(여기서, VCOCK는 제어 클럭신호를, FIN은 기준 클럭신호를, M은 제1변수를, P는 제2변수를 각각 나타낸다.)
제어 클럭신호와 상기 EFM 신호를 받아들여 EFM 신호를 복조하기 위한 재생 클럭신호를 발생하는 디지털 위상 동기 루프 및 디지털 위상 동기 루프의 분해능 및 디스크의 배속에 따라 제1변수의 초기값을 결정하고, EFM 신호와 제어 클럭신호를 받아들여, EFM 신호의 비트율에 따라 제어 클럭신호가 적응적으로 가변되도록 제1변수를 제어하는 적응적 클럭제어부를 구비하는 것이 바람직하다.
도 2는 본 발명에 따른 넓은 주파수 도입범위를 갖는 클럭 복원회로를 개략적으로 나타내는 블록도이다. 본 발명에 따른 넓은 주파수 도입범위를 갖는 클럭 복원회로는 적응적 클럭제어부(30), 주파수 합성기(34) 및 디지털 PLL(32)을 포함하여 구성된다.
도 2를 참조하면, 주파수 합성기(34)는 전술된 바와 같이 주기가 일정한 기준 클럭신호(FIN), 디지털 PLL(32)의 분해능 및 디스크의 배속에 따라 결정되는 제1변수(M) 및 제2변수를 받아들여 수학식 1에 의해 제어 클럭신호(VCOCK)를 발생한다. 좀 더 상세히, 주파수 합성기(34)는 제1 및 제2분주기(20,22), 위상차 검출기(24), 챠지 펌프(25), 루프필터(26), 전압제어 발진기(28)를 포함하여 구성된다.
제1분주기(20)는 외부의 수정발진기로부터 발생되는 주기가 일정한 기준 클럭신호(FIN)를 받아들여 제2변수(P)로 분주하고, 분주된 신호를 제1분주신호로서 발생한다. 제2분주기(22)는 전압제어 발진기(28)에서 발생되는 제어 클럭신호(VCOCK)를 받아들여 제1변수(M)로 분주하고, 분주된 신호를 제2분주신호로서 발생한다. 위상차 검출기(24)는 제1 및 제2분주기(20,22)에서 발생되는 제1 및 제2분주신호의 위상차를 검출하여 그 결과를 출력하고, 챠지 펌프(25)는 위상차 검출기(24)에서 검출된 위상차에 상응하는 전하를 루프필터(26)로부터 싱크하거나 또는 루프필터(26)로 공급한다. 루프필터(26)는 챠지펌프(25)로부터 공급되거나 또는 챠지펌프(25)로 싱크되는 신호를 저역필터링하고, 저역필터링된 신호를 제어전압으로서 발생한다. 전압제어 발진기(28)는 루프필터(26)로부터 발생되는 제어전압에 상응하여 발진하는 제어 클럭신호(VCOCK)를 발생한다.
디지털 PLL(32)은 제어 클럭신호(VCOCK)와 EFM 신호를 받아들여 EFM 신호를 복조하기 위한 재생 클럭신호(PLCK)를 발생한다.
적응적 클럭제어부(30)는 디지털 PLL(32)의 분해능에 따라 상기 제1변수(M)의 초기값 M0를 결정하고, EFM 신호와 제어 클럭신호(PLCK)를 받아들여, EFM 신호의 비트율에 따라 제어 클럭신호(PLCK)가 적응적으로 가변되도록 제1변수(M)를 제어한다. 즉, 주파수 합성기(34)에서 출력되는 제어 클럭신호(VCOCK)의 주파수가 디지털 PLL(32)의 분해능과 디스크의 배속에 따라 고정는 것이 아니라, 디스크의 회전속도등의 변화에 의해 가변되는 EFM 신호의 비트율에 따라 제1변수(M)를 적응적으로 가변시키므로, 제어 클럭신호(VCOCK)가 EFM 신호를 추종하도록 한다.
일반적으로, EFM 신호에는 매 프레임마다 프레임 동기를 위하여 최장듀티(MAXT) 구간이 존재한다. CD의 경우 최장듀티(MAXT)가 11T이며, 2회 연속으로 발생된다. 또한, DVD의 경우 최장듀티(MAXT)가 14T이며, 1회발생된다. 이처럼, EFM 신호의 최장듀티(MAXT)를 제어 클럭신호(VCOCK)로 카운트하여 EFM 신호의 비트율을 예측할 수 있으며, 이에따라 제1변수(M)의 값을 변화시켜 디지털 PLL의 주파수 도입범위내에 들어오도록 제어 클럭신호(VCOCK)의 주파수를 변화시킬 수 있다.
디지털 PLL(32)의 분해능을 Nr이라고 하면, 제어 클럭신호(VCOCK)의 주파수는 분해능 Nr과 EFM 신호의 비트율을 곱하여 구할 수 있으며, EFM 신호의 비트율은 디스크의 배속에 따라 결정된다. 예컨대, 1배속인 경우 EFM 신호의 비트율은 4.3218MHz이며, n배속인 경우 EFM 신호의 비트율은 n*4.3218MHz이다.
이 때, 최장듀티(MAXT)가 11T이라면, 이상적인 경우 최장듀티(MAXT)를 제어 클럭신호(VCOCK)로 카운트한 값은 11*Nr이 된다. 따라서, 최장듀티(MAXT)〉11*Nr+α이면 EFM 신호의 비트율이 느린 경우이므로 제1변수(M)값을 감소시켜 제어 클럭신호(VCOCK)의 주파수를 감소시킨다. 반면, 최장듀티(MAXT)〈11*Nr-α이면 EFM 신호의 비트율이 빠른 경우이므로 제1변수(M)값을 증가시켜 제어 클럭신호(VCOCK)의 주파수를 증가시킨다. 여기서, α는 디지털 PLL(32)이 추종할 수 있는 주파수 도입범위에 해당하는 마진(magin)값이다. 즉, 11*Nr-α≤최장듀티≤11*Nr+α가 될 때까지 제1변수(M)의 값을 변화시키면, 디지털 PLL은 ±α의 에러를 추종하여 EFM 신호의 비트율에 동기되는 재생 클럭신호(PLCK)를 출력하므로 정확한 제생 클럭신호(PLCK)를 복원할 수 있다.
도 3은 도 2에 도시된 장치에서 적응적 클럭 제어부(30)의 본 발명에 따른 제1일실예를 나타내는 회로도이다. 제1실시예에 따른 적응적 클럭 제어부(30)는 카운터(70), 최대값 발생부(80) 및 변수 제어부(90)를 포함하여 구성된다.
도 3을 참조하여, 카운터(70)는 EFM 신호의 하이구간 및 로우구간마다 제어 클럭신호를 카운트한다. 여기서, CD의 최장듀티인 11T는 '00000000000'의 형태로 나타날 수도 있고, '11111111111'의 형태로 나타날 수도 있다. DVD의 경우도 마찬가지이다. 따라서, 최장듀티인 11T 또는 14T를 카운트하기 위해서는 EFM 신호의 하이구간 및 로우구간마다 제어 클럭신호(VCOCK)를 카운트해야 한다.
최대값 발생부(80)는 제어신호(C)에 응답하여 소정기간동안 카운터(70)에서 카운트된 값들중 최대값을 추출하고, 추출된 최대값을 출력한다. 이 때, 최대값을 추출한다는 것을 프레임 동기구간을 검출한다는 것이며, 따라서 최대값을 추출하는 주기 내에 반드시 프레임 동기구간이 포함되어야 한다. 최대값 발생부(80)에 대한 상세한 설명은 도 4를 참조하여 후술된다.
변수 제어부(90)는 최대값 발생부(80)에서 출력된 최대값이 제1기준값보(REF1)다 크면 제1변수(M)의 값을 소정값만큼 작게하고, 최대값이 제2기준값(REF2)보다 작으면 제1변수(M)의 값을 소정값만큼 크게 제어한다. 여기서, CD의 경우 제1기준값(REF1)은 (11*Nr+α)이고, 제2기준값(REF2)은 (11*Nr-α)이다. 또한, DVD의 경우, 제1기준값(REF1)은 (14*Nr+α)이고, 제2기준값(REF2)는 (14*Nr-α)이다. 예컨대, 현재 제1변수(M)의 값이 98인 상태에서 최대값 발생부(80)에서 출력된 최대값이 제1기준값보(REF1)다 크다면 EFM 신호의 비트율이 느린 경우이므로, 제어 클럭신호(VCOCK)의 주파수를 감소시키기 위해 제1변수(M)의 값을 97로 하향 조정한다. 또한, 현재 제1변수(M)의 값이 98인 상태에서 최대값 발생부(80)에서 출력된 최대값이 제2기준값보(REF2)다 작다면 EFM 신호의 비트율이 빠른 경우이므로, 제어 클럭신호(VCOCK)의 주파수를 증가시키기 위해 제1변수(M)의 값을 99로 상향 조정한다. 변수 제어부(90)에 대한 상세한 설명은 도 4를 참조하여 후술된다.
한편, DVD의 경우 프레임 동기구간에 최장듀티(MAXT)인 14T가 1회 발생되나 CD의 경우 11T가 2회 연속발생된다. 따라서, CDP의 경우 최장듀티(MAXT)인 11T를 카운트하지 않고 2회 연속발생되는 11T를 카운트하여 즉, 22T를 카운트하여 CDP의 경우 정확도를 높일 수 있다.
도 4는 도 2에 도시된 적응적 클럭 제어부(30)의 본 발명에 따른 제2실시예를 나타내는 블록도이다. 제2실시예에 따른 클럭 제어부(30)는 카운터부(46), 최대값 발생부(60) 및 변수 제어부(62)를 포함하여 구성된다. 바람직하게는, 카운터부(46)는 제1카운터(40), 제2카운터(42) 및 선택기(44)를 포함하여 구성되고, 최대값 발생부(60)는 최대값 추출부(50), 레지스터(52) 및 저역통과필터(54)를 포함하여 구성되며, 변수 제어부(62)는 비교기(56) 및 상/하향 카운터(58)를 포함하여 구성된다.
도 5(a)~(j)는 도 4에 도시된 장치에서 제1변수(M)를 변화시키는 과정을 보이는 타이밍도이다. 도 5(a)는 EFM 신호를 나타내고, 도 5(b)는 제1카운터(40)의 출력을 나타내고, 도 5(c)는 제2카운터(42)의 출력을 나타내고, 도 5(d)는 선택기(44)의 출력을 나타내고, 도 5(e)는 최대값 추출부(50)의 출력을 나타내고, 도 5(f)는 제어신호(C)를 나타내고, 도 5(g)는 레지스터(52)의 출력을 나타내고, 도 5(h)는 비교기(56)에서 출력되는 제2제어신호(C2)를 나타내고, 도 5(i)는 비교기(56)에서 출력되는 제3제어신호(C3)를 나타내고, 도 5(j)는 상/하향 카운터(58)에서 출력되는 제1변수(M)를 각각 나타낸다. 도 5(a)~(j)에 도시된 입/출력 결과는 기준 주파수(FIN, 도 2참조)가 16.9344MHz이고, 제2변수(P)가 48이고, 제1변수(M)의 초기값인 M0가 98이고, 디지털 PLL(32, 도 2참조)의 분해능인 Nr이 8이고, α가 4인 경우의 결과이다.
도 4를 참조하여, 카운터부(46)는 EFM 신호의 상승에지에서 다음 상승에지가 발생하는 구간마다 제어 클럭신호(VCOCK)를 카운트하여 제1카운트값(CNT1)을 구하고, 하강에지에서 다음 하강에지가 발생하는 구간마다 제어 클럭신호(VCOCK)를 카운트하여 제2카운트값(CNT2)을 구한다. 여기서, 연속되는 11T-11T는 '0000000000011111111111'의 형태로 나타날 수도 있고, '1111111111100000000000'의 형태로 나타날 수도 있다. 따라서, 연속되는 1T-11T를 카운트하기 위해서는 EFM 신호의 상승에지에서 다음 상승에지가 발생하는 구간과 하강에지에서 다음 하강에지가 발생하는 구간 모두에서 제어 클럭신호(VCOCK)를 카운트해야 한다. 또한, 카운터부(46)는 선택신호(S)에 응답하여 제1카운트값(CNT1) 또는 제2카운트값(CNT2)을 선택적으로 출력한다.
좀 더 상세히, 카운터부(46)의 제1카운터(40)는 도 5(a)에 도시된 EFM 신호의 상승에지에서 제어 클럭신호(PLCK)를 카운트하고, 다음 상승에지가 발생되면 카운트된 값을 선택기(44)로 출력하고, 리셋되어 다시 제어 클럭신호(PLCK)를 카운트한다. 즉, 제1카운터(40)는 EFM 신호의 상승에지에서 다음 상승에지 구간동안 제어 클럭신호(VCOCK)를 카운트하고, 카운트된 값을 도 5(b)에 도시된 제1카운트값(CNT1)로서 출력한다. 제2카운터(42)는 도 5(a)에 도시된 EFM 신호의 하강에지에서 제어 클럭신호(PLCK)를 카운트하고, 다음 하강에지가 발생되면 카운트된 값을 선택기(44)로 출력하고, 리셋되어 다시 제어 클럭신호(PLCK)를 카운트한다. 즉, 제2카운터(42)는 EFM 신호의 하강에지에서 다음 하강에지 구간동안 제어 클럭신호(VCOCK)를 카운트하고, 카운트된 값을 도 5(c)에 도시된 바와 같이 제2카운트값(CNT2)을 출력한다. 선택기(44)는 제1 및 제2카운터(40,42)에서 출력되는 제1 및 제2카운트값(CNT1,CNT2)를 받아들이고, 선택신호(S)에 응답하여 도 5(d)에 도시된 바와 같이 제1 또는 제2카운트값(CNT1,CNT2)을 선택적으로 출력한다. 여기서, 선택신호(S)는 EFM 신호를 이용한다. 즉, EFM 신호가 하이레벨이면 제1카운터(42)에서 출력되는 제1카운트값(CNT1)을 선택 출력하고, EFM 신호가 로우레벨이면 제2선택기(40)에서 출력되는 제2카운트값(CNT2)을 선택 출력한다.
최대값 발생부(60) 제1제어신호(C1)에 응답하여 소정기간동안 카운터부(46)에서 출력되는 값들중 최대값을 추출하고, 추출된 최대값을 출력한다.
좀 더 상세히, 최대값 발생부(60)의 최대값 추출부(50)는 도 5(f)에 도시된 제1제어신호(C1)의 한 주기동안 도 5(d)에 도시된 카운터부(46)의 출력을 받아들이고, 그 중 최대값을 추출한다. 그 방법은 도 5(e)에 도시된 바와 같이, 최대값 추출부(50)는 처음 카운터부(46)로부터 출력되는 40을 기억하고, 그 이후에는 40보다 큰 값인 128을 기억하고, 그 다음에는 128보다 큰 값인 164를 기억함으로써 제1제어신호(C1)의 한 주기동안 발생되는 카운터부(46)의 출력값중 최대값을 추출할 수 있다. 최대값 추출부(50)는 제1제어신호(C1)가 인에이블되면 기억하고 있는 최대값을 레지스터(52)로 출력하고 리셋된 다음, 다시 제1제어신호(C1)의 다음 한주기동안 발생되는 카운터부(46)의 출력값중 최대값을 추출하여 레지스터(52)로 출력한다. 이 때, 전술하였듯이 최대값을 추출한다는 것은 11T-11T의 최장듀티구간인 프레임 동기구간을 검출한다는 것이며, 따라서 최대값을 추출하는 제1제어신호(C1)의 주기 내에 반드시 프레임 동기구간이 포함되어야 한다. 레지스터(52)는 최대값 추출부(50)에서 출력되는 최대값을 도 5(g)에 도시된 바와 같이 래치하고, LPF(54)는 레지스터(52)에 래치되는 최대값에 안정성을 기하기 위함이며 생략되어도 가능하다.
변수 제어부(62)는 최대값 발생부(60)에서 출력된 최대값이 제1기준 카운트값(REF1)보다 크면 제1변수(M)의 값을 소정값만큼 작게하고, 최대값이 제2기준 카운트값(REF2)보다 작으면 제1변수(M)의 값을 소정값만큼 크게 조정한다. 여기서, 제1기준값(REF1)은 (22*Nr+α)이고, 제2기준값(REF2)은 (22*Nr-α)이다. 예컨대, 현재 제1변수(M)의 값이 98인 상태에서 최대값 발생부(80)에서 출력된 최대값이 제1기준값보(REF1)다 크다면 EFM 신호의 비트율이 느린 경우이므로, 제어 클럭신호(VCOCK)의 주파수를 감소시키기 위해 제1변수(M)의 값을 97로 하향 조정한다. 또한, 현재 제1변수(M)의 값이 98인 상태에서 최대값 발생부(80)에서 출력된 최대값이 제2기준값보(REF2)다 작다면 EFM 신호의 비트율이 빠른 경우이므로, 제어 클럭신호(VCOCK)의 주파수를 증가시키기 위해 제1변수(M)의 값을 99로 상향 조정한다.
좀 더 상세히, 비교기(56)는 최대값 발생부(60)로부터 발생되는 최대값을 제1 및 제2기준값(REF1, REF2)과 그 크기를 비교하고, 비교된 결과에 따라 제2 및 제3제어신호(C2, C3)를 발생한다. 즉, 비교기(56)는 최대값이 제1기준 카운트값(REF1)보다 크거나 또는 제2기준 카운트값(REF2)보다 작으면 제1변수(M)의 값을 소정값만큼 상/하향 조정해야 함을 나타내기 위해 도 5(h)에 도시된 바와 같이 제2제어신호(C2)를 하이레벨로 한다. 또한, 비교기(56)는 최대값을 제3기준 카운트값(REF3)과 비교하고, 비교결과에 따라 제1변수(M)의 값을 상향조정할 것인가 또는 하향조정할 것인가를 나타내는 제3제어신호(C3)를 출력한다. 여기서, 제3기준 카운트값(REF3)은 이상적인 경우의 카운트값(22*Nr)이다. 예컨대, 도 5(i)에 도시된 바와 같이, 최대값이 제3기준 카운트값(REF3)보다 작으면, 제1변수(M)를 상향조정하기 위해 제3제어신호(C3)를 하이레벨로 하고, 최대값이 제3기준 카운트값(REF3)보다 크면 제1변수(M)를 하향조정하기 위해 제3제어신호(C3)를 로우레벨로 한다.
상/하향 카운터(58)는 비교기(56)에서 출력되는 제2 및 제3제어신호(C2, C3)에 응답하여 제1변수(M)의 값을 조정한다. 이 때, 상/하향 카운터(58)는 초기적으로 제1변수(M)의 초기값인 M0로 설정된다. 상/하향 카운터(58)는 제2제어신호(C2)가 로우레벨이면 현재의 제1변수값(M)을 그대로 유지한다. 반면, 제2제어신호(C2)가 하이레벨로 되면, 제3제어신호(C3)에 따라 제1변수(M)의 값을 증가시키거나 또는 감소시킨다. 즉, 상/하향 카운터(58)는 도 5(h)~(j)에 도시된 바와 같이, 제2제어신호(C2)가 하이레벨이고, 제3제어신호(C3)가 하이레벨이면 현재의 제1변수(M)에서 소정값(예컨대, 1)만큼 업카운트한 값을 출력한다. 또한, 상/하향 카운터(58)는 제2제어신호(C2)가 하이레벨이고, 제3제어신호(C3)가 로우레벨이면 현재의 제1변수(M)에서 소정값(예컨대, 1)만큼 다운 카운트한 값을 출력한다.
이상에서 설명된 바와 같이, 디스크의 회전속도등에 의해 EFM 신호의 비트율이 가변됨에 따라, 디지털 PLL(32)의 동작을 제어하는 제어 클럭신호(VCOCK)의 주파수를 디지털 PLL(32)의 주파수 도입범위내에 들도록 적응적으로 가변시키므로, 디지털 PLL(32)이 EFM 신호를 정확히 추종하여 최적의 재생 클럭신호를 복원할 수 있다.
한편, 디펙트(defect)에 대응하기 위해 최대값은 수용할 수 있는 최대값과 최소값을 정하여 그 범위를 벗어날 경우에는 무시하도록 할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
상술한 바와 같이, 본 발명에 따른 넓은 주파수 도입범위를 갖는 클럭 복원회로는 EFM 신호의 비트율에 따라 디지털 PLL(32)의 동작을 제어하는 제어 클럭신호의 주파수를 디지털 PLL(32)의 주파수 도입범위내에 들도록 적응적으로 가변시켜 디지털 PLL(32)이 EFM 신호를 정확히 추종하여 최적의 재생 클럭신호를 복원할 수 있다는 효과가 있다.

Claims (3)

  1. 광디스크 재생 시스템에서 EFM 신호를 검출하고, 검출된 EFM 신호를 EFM 복조하기위해 사용되는 재생 클럭신호를 복원하는 넓은 주파수 도입범위를 갖는 재생 클럭 복원회로에 있어서,
    주기가 일정한 기준 클럭신호, 제1변수 및 제2변수를 받아들여 다음 수식에 의해 제어 클럭신호를 발생하는 주파수 합성부;
    VCOCK=FIN*M/P
    (여기서, VCOCK는 상기 제어 클럭신호를, FIN은 상기 기준 클럭신호를, M은 상기 제1변수를, P는 상기 제2변수를 각각 나타낸다.)
    상기 제어 클럭신호와 상기 EFM 신호를 받아들여 상기 EFM 신호를 복조하기 위한 재생 클럭신호를 발생하는 디지털 위상 동기 루프; 및
    상기 디지털 위상 동기 루프의 분해능 및 상기 디스크의 배속에 따라 상기 제1변수의 초기값을 결정하고, 상기 EFM 신호와 상기 제어 클럭신호를 받아들여, 상기 EFM 신호의 비트율에 따라 상기 제어 클럭신호가 적응적으로 가변되도록 상기 제1변수를 제어하는 적응적 클럭제어부를 구비하는 것을 특징으로 하는 넓은 주파수 도입 범위를 갖는 클럭 복원회로.
  2. 제1항에 있어서, 상기 적응적 클럭 제어부는
    상기 EFM 신호의 하이구간 및 로우구간마다 상기 제어 클럭신호를 카운트하는 카운터;
    제어신호에 응답하여 소정기간동안 상기 카운터에서 카운트된 값들중 최대값을 추출하고, 추출된 최대값을 출력하는 최대값 발생부; 및
    상기 최대값 발생부에서 출력된 상기 최대값이 기준 카운트값보다 크면 상기 제1변수의 값을 소정값만큼 작게, 상기 최대값이 상기 기준 카운트값보다 작으면 상기 제1변수의 값을 소정값만큼 크게 제어하는 변수 제어부를 구비하는 것을 특징으로 하는 넓은 주파수 도입 범위를 갖는 클럭 복원회로.
  3. 제1항에 있어서, 상기 적응적 클럭 제어부는
    상기 EFM 신호의 상승에지에서 다음 상승에지가 발생하는 구간마다 상기 제어 클럭신호를 카운트하여 제1카운트값을 구하고, 하강에지에서 다음 하강에지가 발생하는 구간마다 상기 제어 클럭신호를 카운트하여 제2카운트값을 구하고, 선택신호에 응답하여 상기 제1카운트값 또는 상기 제2카운트값을 출력하는 카운터부;
    제어신호에 응답하여 소정기간동안 상기 카운터에서 출력되는 값들중 최대값을 추출하고, 추출된 최대값을 출력하는 최대값 발생부; 및
    상기 최대값 발생부에서 출력된 상기 최대값이 기준 카운트값보다 크면 상기 제1변수의 값을 소정값만큼 작게, 상기 최대값이 상기 기준 카운트값보다 작으면 상기 제1변수의 값을 소정값만큼 크게 제어하는 변수 제어부를 구비하는 것을 특징으로 하는 넓은 주파수 도입 범위를 갖는 클럭 복원회로.
KR1019990030344A 1999-07-26 1999-07-26 넓은 주파수 도입 범위를 갖는 클럭 복원회로 KR20010011117A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990030344A KR20010011117A (ko) 1999-07-26 1999-07-26 넓은 주파수 도입 범위를 갖는 클럭 복원회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990030344A KR20010011117A (ko) 1999-07-26 1999-07-26 넓은 주파수 도입 범위를 갖는 클럭 복원회로

Publications (1)

Publication Number Publication Date
KR20010011117A true KR20010011117A (ko) 2001-02-15

Family

ID=19604574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030344A KR20010011117A (ko) 1999-07-26 1999-07-26 넓은 주파수 도입 범위를 갖는 클럭 복원회로

Country Status (1)

Country Link
KR (1) KR20010011117A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614344B1 (ko) * 2004-08-18 2006-08-21 주식회사 히타치엘지 데이터 스토리지 코리아 기록매체 탐색시의 에러 개선 방법 및 장치
US8223603B2 (en) 2003-05-13 2012-07-17 Samsung Electronics Co., Ltd. Frequency detection apparatus and method for generation of a clock signal for optical disc

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223603B2 (en) 2003-05-13 2012-07-17 Samsung Electronics Co., Ltd. Frequency detection apparatus and method for generation of a clock signal for optical disc
KR100614344B1 (ko) * 2004-08-18 2006-08-21 주식회사 히타치엘지 데이터 스토리지 코리아 기록매체 탐색시의 에러 개선 방법 및 장치
US8139449B2 (en) 2004-08-18 2012-03-20 Hitachi-Lg Data Storage Korea, Inc. Method and apparatus for eliminating errors in a seek operation on a recording medium

Similar Documents

Publication Publication Date Title
US6147530A (en) PLL circuit
EP0763825B1 (en) Data detection apparatus
US4535306A (en) Phase-locked loop detecting circuit
KR100190032B1 (ko) Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프
US5598396A (en) Optical disk reproducing apparatus
US6980500B2 (en) ATIP bit data generator and method for generating ATIP bit data in optical discs
JP2000230947A (ja) デジタル位相制御ループにおける周波数検出方法
US5293275A (en) Data recovery system for information recording media
KR20010011117A (ko) 넓은 주파수 도입 범위를 갖는 클럭 복원회로
KR100846773B1 (ko) 워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기루프 회로
JPS5989038A (ja) フエ−ズ・ロツクド・ル−プ回路
US6665359B1 (en) Digital data separator
JPS59167813A (ja) 位相同期回路
KR100217185B1 (ko) 다종 디스크 재생장치용 위상동기루프의 전압제어발진기 입력전압 조정장치
JPH11191270A (ja) Pll回路
US20040165497A1 (en) Decoder having analog PLL circuit and digital PLL circuit
KR100208377B1 (ko) 디지탈 비디오 디스크 재생장치의 채널비트클럭 재생회로
KR20000061191A (ko) 이.에프.엠 신호 복조를 위한 t보정장치 및 보정방법
JP2922605B2 (ja) データ復調装置
JP2800772B2 (ja) クロック抽出回路
KR100528108B1 (ko) 고정밀동기화를실현할수있는동기회로및광디스크재생장치
KR100223883B1 (ko) 광 디스크 기록재생기의 회전제어장치
JP2001053600A (ja) Pll回路
JPH0758736A (ja) タイミング再生装置
KR20000008832A (ko) 광디스크용 위상동기루프 시스템

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination