KR20010003320A - 프레임 동기를 위한 파일럿 시퀀스 생성 방법 - Google Patents
프레임 동기를 위한 파일럿 시퀀스 생성 방법 Download PDFInfo
- Publication number
- KR20010003320A KR20010003320A KR1019990023568A KR19990023568A KR20010003320A KR 20010003320 A KR20010003320 A KR 20010003320A KR 1019990023568 A KR1019990023568 A KR 1019990023568A KR 19990023568 A KR19990023568 A KR 19990023568A KR 20010003320 A KR20010003320 A KR 20010003320A
- Authority
- KR
- South Korea
- Prior art keywords
- code
- sequence
- autocorrelation
- pilot
- correlation value
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70701—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation featuring pilot assisted reception
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
차세대 이동 통신 시스템에 있어서, 특히 W-CDMA 방식을 이용하는 차세대 이동 통신 시스템의 상향 또는 하향 링크에서 프레임 동기에 사용될 슬롯의 두 배 길이의 파일럿 시퀀스를 생성하는 방법에 관한 것이다.
본 발명은 슬롯 길이 코드 시퀀스를 생성하는 수학적 생성 방안을 제시하며,
Description
본 발명은 차세대 이동 통신 시스템에 관한 것으로, 특히 W-CDMA 방식을 이용하는 차세대 이동 통신 시스템의 상향 또는 하향 링크에서 프레임 동기에 사용될 슬롯의 두 배 길이의 파일럿 시퀀스를 생성하는 방법에 관한 것이다.
최근 일본의 ARIB, 유럽의 ETSI, 미국의 T1, 한국의 TTA 및 일본의 TTC는 음성, 영상 및 데이터와 같은 멀티미디어를 서비스하는 기존 이동 통신 세계화 시스템(GSM : Grobal System for Mobile Communications)의 코어 네트워크와 무선 접속 기술을 기본으로 한 보다 진화된 차세대 이동 통신 시스템을 구상하였다.
진화된 차세대 이동 통신 시스템에 대한 기술적인 명세를 제시하기 위하여 이들은 공동 연구에 동의하였으며, 이를 위한 프로젝트를 3세대 공동 프로젝트(Third Generation Partnership Project ; 이하, 3GPP 라 약칭함)라 하였다.
3GPP는 크게 다음의 세 가지 기술 연구 영역을 포함한다.
첫 째, 3GPP 시스템 및 서비스 부문이다, 이는 3GPP 명세를 근거로 한 시스템의 구조 및 서비스 능력에 대한 연구를 하는 부문이다.
둘 째, 범지구 무선 접속 네트워크(UTRAN : Universal Terrestrial Radio Access Network)에 대한 연구 부문이다, 여기서 범지구 무선 접속 네트워크(UTRAN)는 주파수 분할 듀플렉스(FDD : Frequency Division Duplex) 모드에 따르는 W-CDMA와 시간 분할 듀플렉스(TDD : Time Division Duplex) 모드에 따르는 TD-CDMA를 적용한 무선 접속 네트워크(RAN : Radio Access Network)이다.
세 째, 2세대의 이동 통신 세계화 시스템(GSM)에서 진화되어 이동성 관리 및 전세계적 로밍(Global roaming)과 같은 3세대 네트워킹 능력을 갖는 코어 네트워크(Core network)에 대한 연구 부문이다.
상기한 3GPP의 기술 연구 부문들 중에서 범지구 무선 접속 네트워크(UTRAN)에 대한 연구 부문에서는 전송 채널(Transport channel)과 물리 채널(Physical channel)에 대한 정의 및 이에 대한 설명을 기술하고 있다.
3GPP에 기술된 상향 링크 또는 하향 링크의 물리 채널은 일반적으로 슈퍼 프레임(Superframes), 무선 프레임(Radio frames) 및 타임 슬롯(Timeslots)의 3개의 계층 구조로 이루어진다.
3GPP 무선 접속 네트워크(RAN) 규격에서는 슈퍼 프레임(Superframe)을 720ms 주기를 갖는 최대 프레임 단위로 규정하고 있으며, 시스템 프레임수에서 볼 때 하나의 슈퍼 프레임은 72개의 무선 프레임으로 구성된다고 규정하고 있다. 또한 무선 프레임은 16개의 타임 슬롯으로 구성되며, 각 타임 슬롯은 물리 채널에 따른 해당 정보 비트들을 갖는 필드들로 구성된다고 규정하고 있다.
특히 현재 3GPP에서 논의되고 있는 상향 링크 또는 하향 링크의 물리 채널에서는 4.096Mcps의 칩율을 기본으로 한다. 이는 프레임 동기를 위해 16 슬롯 길이의 파일럿 패턴을 사용한다는 것이다.
이는 슬롯 길이가 2n인 경우에 대해서만 고려한 것이다. 그런데 앞으로 3GPP에서는 상향 링크 또는 하향 링크의 물리 채널에서 3.84Mcps의 칩율을 사용하고자 하는 움직임이 있는데, 이렇게 만약 칩율이 4.096Mcps에서 3.84Mcps로 바뀐다면 한 무선 프레임이 15개의 슬롯만으로 구성되므로, 16 슬롯 길이의 파일럿 패턴을 그대로 이에 적용할 경우 최적의 효과를 얻어내기는 어렵게 된다. 따라서 프레임 동기를 위해 15 슬롯 길이의 파일럿 패턴이 요구된다.
그러나, 아직까지 15 슬롯 길이를 포함한 2n-1(n=2,3,4,…) 슬롯 길이의 파일럿 패턴을 생성하는 구체적인 방안이 제시된 바 없으며, 프레임 동기를 위해 사용되는 파일럿 시퀀스를 생성하는 방안 및 그에 따른 증명 또한 제시되고 있지 않은 실정이다.
본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 슬롯 길이 코드 시퀀스를 생성하는 수학적 생성 방안을 제시하며,로 정의되는 슬롯의 2배 길이인 파일럿 시퀀스를 프레임 동기에 사용하고자 할 때, 이를 생성하는 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 프레임 동기를 위한 파일럿 시퀀스 생성 방법의 특징은, 프레임 동기에 사용될 파일럿 시퀀스의 비트 길이를 선택하고, 상관 주기의 특정 지연 시점에서 최대 상관값을 나타내며 상기 특정 지연 시점을 제외한 나머지 지연 시점에서 최소 상관값을 나타내는 임의의 제1 코드 시퀀스를 선정하고, 상기 선정된 코드 시퀀스와 동일한 상관 특성을 나타내는 또다른 제2 코드 시퀀스를 선정하고, 상기 선정된 코드 시퀀스들을 결합하여 상기 선택된 비트 길이의 파일럿 시퀀스를 생성한다는 것이다.
여기서, 상기 제2 코드 시퀀스는 상기 제1 코드 시퀀스를 임의의 비트 길이만큼 쉬프트 시키고, 인버젼(Inversion)시킨 시퀀스이며, 상기 코드 시퀀스들은 상관 주기 중 스스로 정합되는 지연 시점에서 자신의 비트 길이에 대응되는 상관값을 나타내며, 상기 정합되는 지연 시점을 제외한 나머지 지연 시점에서는 상기 비트 길이에 대응되는 상관값과 반대 극성의 최소 상관값을 나타낸다.
또한 상기한 목적을 달성하기 위한 본 발명의 또다른 특징은, 비트 길이가로 정의되는 파일럿 시퀀스의 비트 길이(N)를 선택하고, 상관 주기의 특정 지연 시점에서 최대 상관값(N/2)을 나타내며 상기 특정 지연 시점을 제외한 나머지 지연 시점에서 최소 상관값을 나타내는 N/2 비트 길이의 제1 코드 시퀀스를 선정하고, 상기 선정된 제1 코드 시퀀스를비트 길이 만큼 쉬프트 시키고, 이를 인버젼(Inversion)시켜 N/2 비트 길이의 제2 코드 시퀀스를 선정하고, 상기 선정된 제1 코드 시퀀스와 제2 코드 시퀀스를 결합하여 상기 선택된 비트 길이의 파일럿 시퀀스를 생성한다는 것이다.
바람직하게는, 상기 생성된 파일럿 시퀀스가 자기 상관 주기 중 스스로 정합되는 지연 시점에서 자신의 비트 길이(N)에 대응되는 상관값(N)을 나타내며, 상기 자기 상관 주기의 반주기만큼 지연된 시점에서 상기 상관값(N)과 반대 극성이면서 상기 상관값(N)과 동일한 크기의 또다른 상관값(-N)을 나타낸다.
여기서, 상기 생성된 파일럿 시퀀스는 상기 상관값 N 또는 -N이 나타나는 지연 시점을 제외한 나머지 지연 시점에서 상기 선정된 코드 시퀀스의 최소 상관값의 정수배인 상관값을 나타낸다.
도 1 은 본 발명에 따른 파일럿 시퀀스 생성 방법을 설명하기 위한 PN 코드 발생기의 구성을 나타낸 도면.
*도면의 주요부분에 대한 부호의 설명*
100 : X(x) PN 코드 발생부 200 : Y(x) PN 코드 발생부
이하, 본 발명에 따른 프레임 동기를 위한 파일럿 시퀀스 생성 방법에 대한 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다.
본 발명에서는 상향 링크 또는 하향 링크의 물리 채널에서 4.096Mcps의 칩율(16슬롯 길이)이 아닌 3.84Mcps의 칩율을 사용할 경우에 프레임 동기를 위한 최적의 파일럿 패턴을 생성한다.
특히 본 발명에서는 통신 링크의 물리 채널에서 3.84Mcps의 칩율이 사용되고, 15 슬롯 길이의 파일럿 패턴이 프레임 동기를 위한 상관 처리에 그대로 사용되지 않을 때, 프레임 동기를 위한 상관 처리에 적용되는 슬롯의 두 배 길이(30 슬롯 길이)인 파일럿 시퀀스를 생성하는 방안을 설명한다.
이하 슬롯의 두 배 길이인 파일럿 시퀀스(코드A, 코드B)가의 길이를 갖는다고 정의한다. 따라서 슬롯 길이의 코드 시퀀스는이 된다.
먼저 본 발명에서는길이의 코드 시퀀스 C1, C2를 다음 식 1과 같이 나타낸다.
여기서, C2는 C1으로부터 만들어지는데, 다음 식 2에 의해 생성된다.
식 2에서는 좌측으로 순환 쉬프트(Left cyclic shift)를 나타내며, "-"는 이진 부호를 1의 보수로 나타내는 인버젼(Inversion)을 나타낸다. 결국 C1을만큼 좌측 순환 쉬프트 시키고 동시에 인버젼(Inversion)시켜서 C2가 만들어진다. 이렇게 생성된 C2를 식 3에 나타내었다.
이와 같은 C1, C2에 의해의 길이를 갖는 파일럿 시퀀스(코드A)가 정의된다.
그런데 코드A가 존재하기 위해서는, C1에 대한 정의가 필요하다.
C1은 다음의 식 5 또는 식 6과 같은 자기 상관(auto-correlation) 특성을 나타낸다. 또한 C2도 동일한 자기 상관 특성을 나타낸다.
다음 식 7 또는 식 8은 코드A의 자기 상관 특성을 나타낸다.
이에 따라 식 5와 식 6에 나타낸 자기 상관 특성을 갖는 C1(또는 C2)이 존재한다면, 식 7 또는 식 8에 나타낸 자기 상관 특성을 갖는 코드A는 반드시 존재한다고 볼 수 있다.
따라서 상기한 길이가인 코드 시퀀스 C1(또는 C2)와, 길이()가인 코드 A에 대한 정의에 의하면, 다음 식 9와 같이 첨자을 사용하여 코드A의 각 비트로 표현할 수 있다.
식 9에 의해 코드A는 파일럿 시퀀스의 코드 길이를이라 할 때, 다음의 식 10과 같이도 표현된다.
이 때 식 9와 식 10을 살펴보면, 다음 식 11과 식 12에 나타낸 규칙성을 확인할 수 있다.
------------------(2)
---(3)
----------------(4)
식 12에서 (1)의 식은, 지연이 '0'인 시점에서 C1과 C2의 상호 상관(Cross correlation)값이 지연이 ''인 시점에서 C1의 자기 상관값과 크기는 같고 반대 극성을 갖는다는 것을 나타내며, 또한 이는 지연이 '1'인 시점에서 코드A의 자기 상관값의 절반과 같다는 것을 나타낸다. 이는 식 12의 (2)에서도 동일하다.
이와 같은 규칙성에 의해 다음 식 13, 식 14와 같은 결과가 도출된다.
또한, 전술한 정의에서 C2를 식 2에 의해 정의했으므로, 다음의 식 15와 같은 결과가 도출된다.
상기한 설명을 근거로 하여 종합해 보면, 만약 프레임 동기를 위한 두 배 슬롯 길이의 파일럿 시퀀스가인 경우에 식 5의 자기 상관 특성을 갖는길이의 코드 시퀀스 C1이 존재하거나, 프레임 동기를 위한 두 배 슬롯 길이의 파일럿 시퀀스가인 경우에 식 6의 자기 상관 특성을 갖는길이의 코드 시퀀스 C1이 존재하면, 식 15에 의해 식 7 또는 식 8과 같은 자기 상관 특성을 갖는인 코드A가 존재한다.
이제는 역으로 상기한 코드A가 존재함을 검증한다.
만약 식 7 또는 식 8과 같은 자기 상관 특성을 갖는 코드A가 존재하면, 식 15의 ""에 의해이므로, 식 5 와 식 6과 같은 자기 상관 특성을 갖는 코드 시퀀스가 반드시 적어도 하나 존재한다.
다음은 지금까지의 설명을 근거로 하여인 파일럿 시퀀스들의 여러 예를 나열한다.
먼저, 식 7 또는 식 8과 같은 자기 상관 특성을 갖는 코드A를 찾는다.
첫 번째,일 때()를 표 1에 나타내었다.
코드A | 1 0 0 0 1 1 |
코드A의 자기 상관값 | 6 2 -2 -6 -2 2 |
C1 | 1 0 1 |
C1의 자기 상관값 | 3 -1 -1 |
C2 | 0 0 1 |
C2의 자기 상관값 | 3 -1 -1 |
표 1에서일 때() 존재하는 코드A는 하나이다.
두 번째,일 때()를 표 2에 나타내었다.
코드A | 0 1 0 0 0 1 0 1 1 1 |
코드A의 자기 상관값 | 10 -2 2 -2 2 -10 2 -2 2 -2 |
C1 | 0 0 0 0 1 |
C1의 자기 상관값 | 5 1 1 1 1 |
C2 | 1 0 1 1 1 |
C2의 자기 상관값 | 5 1 1 1 1 |
표 2에서일 때() 존재하는 코드A는 하나이다.
세 번째,일 때()를 표 3 및 표 4에 나타내었다.
코드A | 0 0 1 0 0 0 0 1 1 0 1 1 1 1 |
코드A의 자기 상관값 | 14 2 -2 2 -2 2 -2 -14 -2 2 -2 2 -2 2 |
C1 | 0 1 0 0 1 1 1 |
C1의 자기 상관값 | 7 -1 -1 -1 -1 -1 -1 |
C2 | 0 0 0 1 0 1 1 |
C2의 자기 상관값 | 7 -1 -1 -1 -1 -1 -1 |
코드A | 0 1 1 0 0 0 0 1 0 0 1 1 1 1 |
코드A의 자기 상관값 | 14 2 -2 2 -2 2 -2 -14 -2 2 -2 2 -2 2 |
C1 | 0 1 0 0 0 1 1 |
C1의 자기 상관값 | 7 -1 -1 -1 -1 -1 -1 |
C2 | 1 0 0 1 0 1 1 |
C2의 자기 상관값 | 7 -1 -1 -1 -1 -1 -1 |
표 3과 표 4에서일 때() 존재하는 코드A는 두 개이다.
그러나,일 때()는 식 7 또는 식 8에 해당되는 코드A가 존재하지 않는다.
네 번째,일 때()를 표 5 및 표 6에 나타내었다.
코드A | 0 0 0 1 0 0 1 0 0 0 0 1 1 1 0 1 1 0 1 1 1 1 |
코드A의 자기 상관값 | 22 2 -2 2 -2 2 -2 2 -2 2 -2 -22 -2 2 -2 2 -2 2 -2 2 -2 2 |
C1 | 0 0 0 1 0 0 1 0 1 1 1 |
C1의 자기 상관값 | 11 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 |
C2 | 0 1 0 0 0 1 1 1 0 1 1 |
C2의 자기 상관값 | 11 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 |
코드A | 0 1 1 0 1 1 1 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 |
코드A의 자기 상관값 | 22 2 -2 2 -2 2 -2 2 -2 2 -2 -22 -2 2 -2 2 -2 2 -2 2 -2 2 |
C1 | 0 1 1 1 0 0 0 1 0 1 1 |
C1의 자기 상관값 | 11 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 |
C2 | 1 0 1 0 0 1 0 0 0 1 1 |
C2의 자기 상관값 | 11 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 |
표 5과 표 6에서일 때() 존재하는 코드A는 두 개이다.
다섯 번째,일 때()를 표 7, 표 8, 표 9 및 표 10에 나타내었다.
코드A | 0 0 1 1 0 1 0 1 0 0 0 0 0 1 1 0 0 1 0 1 0 1 1 1 1 1 |
코드A의 자기 상관값 | 26 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -26 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 |
C1 | 0 1 0 0 0 0 0 1 0 0 0 1 1 |
C1의 자기 상관값 | 13 1 1 1 1 1 1 1 1 1 1 1 1 |
C2 | 0 1 1 1 0 0 1 0 1 1 1 1 1 |
C2의 자기 상관값 | 13 1 1 1 1 1 1 1 1 1 1 1 1 |
코드A | 0 1 0 1 0 0 1 1 0 0 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 1 |
코드A의 자기 상관값 | 26 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -26 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 |
C1 | 0 0 0 1 0 0 0 0 0 1 0 1 1 |
C1의 자기 상관값 | 13 1 1 1 1 1 1 1 1 1 1 1 1 |
C2 | 1 1 0 1 0 0 1 1 1 0 1 1 1 |
C2의 자기 상관값 | 13 1 1 1 1 1 1 1 1 1 1 1 1 |
코드A | 0 0 1 0 0 0 1 0 1 0 0 0 0 1 1 0 1 1 1 0 1 0 1 1 1 1 |
코드A의 자기 상관값 | 26 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -26 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 |
C1 | 0 1 0 1 1 0 0 1 1 1 1 1 1 |
C1의 자기 상관값 | 13 1 1 1 1 1 1 1 1 1 1 1 1 |
C2 | 0 0 0 0 0 0 1 0 1 0 0 1 1 |
C2의 자기 상관값 | 13 1 1 1 1 1 1 1 1 1 1 1 1 |
코드A | 0 1 0 1 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 1 0 0 1 1 1 1 |
코드A의 자기 상관값 | 26 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -26 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 |
C1 | 0 0 1 0 1 0 0 0 0 0 0 1 1 |
C1의 자기 상관값 | 13 1 1 1 1 1 1 1 1 1 1 1 1 |
C2 | 1 1 1 1 0 0 1 1 0 1 0 1 1 |
C2의 자기 상관값 | 13 1 1 1 1 1 1 1 1 1 1 1 1 |
표 7, 표 8, 표 9 및 표 10에서일 때() 존재하는 코드A는 네 개이다.
여섯 번째,일 때()를 표 11 및 표 12에 나타내었다.
코드A | 0 0 1 1 1 0 1 1 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 1 0 1 1 1 1 1 |
코드A의 자기 상관값 | 30 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 -30 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 |
C1 | 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 |
C1의 자기 상관값 | 15 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 |
C2 | 0 1 0 1 1 0 0 1 0 0 0 1 1 1 1 |
C2의 자기 상관값 | 15 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 |
코드A | 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 1 |
코드A의 자기 상관값 | 30 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 -30 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 |
C1 | 0 0 1 0 1 0 0 0 0 1 1 1 0 1 1 |
C1의 자기 상관값 | 15 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 |
C2 | 1 0 0 0 1 0 0 1 1 0 1 0 1 1 1 |
C2의 자기 상관값 | 15 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 |
표 11 및 표 12에서일 때() 존재하는 코드A는 두 개다.
그러나,일 때()와 마찬가지로일 때()는 식 7 또는 식 8에 해당되는 코드A가 존재하지 않는다.
다음일 때()는 식 7 또는 식 8에 해당되는 코드A는 두 개 존재하며,일 때()와일 때()는 식 7 또는 식 8에 해당되는 코드A가 존재하지 않는다.
다음은 상향 링크 또는 하향 링크의 물리 채널에서 3.84Mcps의 칩율을 사용할 경우에, 표 13에 나타낸 15 슬롯 길이의 파일럿 패턴으로부터 만들어지는 슬롯의 2배 길이(30 슬롯 길이)인 파일럿 패턴을 표 14에 나타내었다.
표 13에는 표 11에 나타낸 파일럿 시퀀스를 인버젼(Inversion)시킨 것으로 식 8에 나타낸 자기 상관 특성은 동일하다. 즉 표 13의 FC1은 표 11의 C1을 인버젼(Inversion)시킨 것이고, FC2는 표 11의 C2를 인버젼시킨 것이다.
결국 FC1,FC2의 각 시퀀스가 상기한 식 6에 의해 다음의 식 16과 같은 자기 상관 특성을 나타낸다.
표 14의 30 슬롯 길이의 파일럿 시퀀스도 식 8에 의해 다음의 식 17과 같은 자기 상관 특성을 갖는다.
또한, 이들 파일럿 패턴의 중요한 특성 중 하나는 자기 상관 결과가 다음의 네가지 경우에 모두 동일한 값을 갖는다는 것이다..
첫 째, 원 시퀀스를 순환적 쉬프트 했을 때,
둘 째, 원 시퀀스를 시간적으로 변환하고, 이를 다시 순환 쉬프트 했을 때,
세 째, 원 시퀀스를 보수 변환하고, 이를 다시 순환 쉬프트 했을 때,
네 째, 원 시퀀스를 시간적으로 변환 및 보수 변환하고, 이를 다시 순환 쉬프트 했을 때이다.
코드 시퀀스(15슬롯 길이) |
FC1=(1 0 0 0 1 1 1 1 0 1 0 1 1 0 0) |
FC2=(1 0 1 0 0 1 1 0 1 1 1 0 0 0 0) |
30 슬롯 길이 시퀀스 |
A'=(110001001011111001110110100000) |
이상과 같이 최적의 자기 상관 특성을 갖는 30 슬롯 길이의 파일럿 패턴은 3GPP 무선 접속 네트워크(RAN) 규격에서 언급하고 있는 상향 링크 전용 물리 채널(Uplink DPCH), 하향 링크 전용 물리 채널(Downlink DPCH) 및 공통 제어 물리 채널(CCPCH)에 대한 프레임 동기를 위한 상관 처리에 적용된다.
또한 일 예로써, 15 슬롯 길이의 코드 시퀀스는 도 1에 나타낸 PN 코드 발생기를 사용하여 생성할 수 있다.
그러나, 도 1에 도시된 PN 코드 발생기에서는 각 쉬프트 레지스터에 초기치를 본 발명의 파일럿 패턴을 생성할 수 있게끔 적절히 사용한다.
도 1의 각 PN 코드 발생부(100,200)에는 각각 다음 식 18과 식 19와 같은 PN 코드 생성 다항식이 사용된다.
식 18 및 도 1에 도시된 초기치에 의해 X(x) PN 코드 발생부(100)로부터 출력되는 코드 시퀀스는 상기한 표 13의 FC1과 FC2이며, 이로부터 생성되는 30 슬롯 길이의 파일럿 시퀀스는 표 14의 코드A'이다.
또한, 식 19 및 도 1에 도시된 초기치에 의해 Y(x) PN 코드 발생부(200)로부터 출력되는 코드 시퀀스는 다음의 표 15의 FC3과 FC4이며, 이로부터 생성되는 30 슬롯 길이의 파일럿 시퀀스는 표 16의 코드B'이다.
코드 시퀀스(15슬롯 길이) |
FC3=(1 1 0 0 0 1 0 0 1 1 0 1 0 1 1) |
FC4=(0 0 1 0 1 0 0 0 0 1 1 1 0 1 1) |
30 슬롯 길이 시퀀스 |
B'=(101001000110000010110111001111) |
도 1에 도시된 PN 코드 발생기로부터 FC1,FC2,FC3 및 FC4가 생성되는 절차를 이하 설명한다.
먼저 X(x) PN 코드 발생부(100)에서는 PN 코드 생성 다항식으로 식 18의이 사용된다. 식 18을 다시 표현하면 다음 식 20과 같이 나타낼 수 있다.
식 18과 식 20을 계수 비교하면, g0=1, g1=1, g2=0, g3=0, g4=1가 된다. 이에 따라 X(x) PN 코드 발생부(100)에서 제1 코드 발생부(110) 및 제2 코드 발생부(120)의 각 쉬프트 레지스터의 출력 중 배타적 논리합(exclusive or)에 사용될 출력이 결정된다.
제1 코드 발생부(110)에서는 각 레지스터(111,112,113,114)의 초기치로 "0 0 0 1"이 주어졌기 때문에, 제1 쉬프트 레지스터(111)에서 최초로 "1"이 출력된다.
최초 "1"이 출력된 이후 제1 쉬프트 레지스터(111), 제2 쉬프트 레지스터(112) 및 제3 쉬프트 레지스터(113)에는 각각 순서대로 "0 0 0"이 저장되며, 제4 쉬프트 레지스터(114)에는 현재 자신의 출력 "0"과 현재 제1 쉬프트 레지스터(111)의 출력 "1"을 배타적 논리합(exclusive or)한 결과 "1"을 저장한다. 따라서 제1 코드 발생부(110)의 각 레지스터(111,112,113,114)에는 "1 0 0 0"이 저장된다.
이후 제1 쉬프트 레지스터(111)에서는 다시 "0"이 출력된다.
제1 쉬프트 레지스터(111)는 "0"을 출력한 후에 이전 제2 쉬프트 레지스터(112)에 저장되어 있던 "0"을 저장하며, 제2 쉬프트 레지스터(112)는 이전 제3 쉬프트 레지스터(113)에 저장되어 있던 "0"을 저장하게 된다. 또한 제3 쉬프트 레지스터(113)는 이전 제4 쉬프트 레지스터(114)에 입력되어 저장된 "1"을 저장하게 된다.
이 때, 제4 쉬프트 레지스터(114)에는 현재 자신의 출력 "1"과 현재 제1 쉬프트 레지스터(111)로부터 출력되는 "0"을 배타적 논리합(exclusive or)한 결과인 "1"이 저장된다.
이 후에도 제1 코드 발생부(110)에서는 상기한 동작을 반복하게 된다.
그 밖에도 Y(x) PN 코드 발생부(200)에서는 PN 코드 생성 다항식으로 식 19의이 사용된다. 식 19를 다시 표현하면 다음 식 21과 같이 나타낼 수 있다.
식 19와 식 21을 계수 비교하면, h0=1, h1=0, h2=0, h3=1, h4=1가 된다. 이에 따라 Y(x) PN 코드 발생부(200)에서 제3 코드 발생부(210) 및 제4 코드 발생부(220)의 각 쉬프트 레지스터의 출력 중 배타적 논리합(exclusive or)에 사용될 출력이 결정된다.
상기 설명한 제1 코드 발생부(11)의 코드 발생 동작과 같이, 제2 코드 발생부(120), 제3 코드 발생부(210) 및 제4 코드 발생부(220)에서도 상기한 코드 발생 동작을 반복적으로 수행한다.
단, 제2 코드 발생부(120)와 제4 코드 발생부(220)에서는 출력되는 이진 부호를 인버젼(Inversion)시켜 출력하며, 각 코드 발생부(110,120,210,220)에 주어지는 초기치가 다르고, 사용되는 코드 생성 다항식이 다르기 때문에 서로 다른 코드열이 출력된다.
다음의 표 17에는 각 코드 발생부(110,120,210,220)의 출력을 나타내었다.
상기한 표 17에서 FC1과 FC2으로부터 코드A'를 생성하며, FC3와 FC4로부터 코드B'를 생성한다.
또한 표 17을 살펴보면 알 수 있듯이, 제1 코드 발생부(110) 및 제2 코드 발생부(120)에서는 쉬프트 레지스터#3의 출력과 쉬프트 레지스터#0의 출력을 배타적 논리합하여 다음 쉬프트#의 쉬프트 레지스터#3의 이진값으로 결정한다.
그러나 제3 코드 발생부(210) 및 제4 코드 발생부(220)에서는 다른 PN 코드 생성 다항식을 사용하므로, 쉬프트 레지스터#1의 출력과 쉬프트 레지스터#0의 출력을 배타적 논리합하여 다음 쉬프트#의 쉬프트 레지스터#3의 이진값으로 결정한다.
이상에서 설명한 바와 같이 본 발명의 프레임 동기를 위한 파일럿 시퀀스 생성 방법에 따르면, 이동 통신 시스템의 상향 링크 및 하향 링크에서 3.84Mcps의 칩율을 사용할 때, 프레임 동기를 위한 슬롯의 2배 길이를 갖는 최적의 파일럿 패턴을 수학적 증명 및 검증에 의해 생성 할 수 있다.
이에 따라, 본 발명에 따른 30 슬롯 길이의 파일럿 시퀀스를 2n-1 길이의 PN 코드를 발생하는 PN 코드 발생기에 의해 쉽게 생성할 수 있다.
또한, 상기한 수학적 증명 및 검증에 생성된 파일럿 패턴이 프레임 동기에 적용될 시에는 최적의 성능을 지원해 줄 수 있기 때문에, 차세대 이동 통신 시스템의 현저한 성능 향상이 기대된다.
Claims (3)
- 프레임 동기에 사용될 파일럿 시퀀스의 비트 길이를 선택하고,상관 주기의 특정 지연 시점에서 최대 상관값을 나타내며 상기 특정 지연 시점을 제외한 나머지 지연 시점에서 최소 상관값을 나타내는 임의의 제1 코드 시퀀스를 선정하고,상기 선정된 코드 시퀀스와 동일한 상관 특성을 나타내는 또다른 제2 코드 시퀀스를 선정하고,상기 선정된 코드 시퀀스들을 결합하여 상기 선택된 비트 길이의 파일럿 시퀀스를 생성하는 것을 특징으로 하는 프레임 동기를 위한 코드 생성 방법.
- 제 1 항에 있어서, 상기 제2 코드 시퀀스는 상기 제1 코드 시퀀스를 임의의 비트 길이만큼 쉬프트 시키고, 인버젼(Inversion)시킨 시퀀스임을 특징으로 하는 프레임 동기를 위한 코드 생성 방법.
- 제 1 항에 있어서, 상기 생성된 파일럿 시퀀스는, 자기 상관 주기 중 스스로 정합되는 지연 시점에서 자신의 비트 길이(N)에 대응되는 상관값(N)을 나타내며, 상기 자기 상관 주기의 반주기만큼 지연된 시점에서 상기 상관값(N)과 반대 극성이면서 상기 상관값(N)과 동일한 크기의 또다른 상관값(-N)을 나타내는 것을 특징으로 하는 프레임 동기를 위한 파일럿 시퀀스 생성 방법.
Priority Applications (37)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990008630A KR100294711B1 (ko) | 1999-03-15 | 1999-03-15 | 최적의 파일럿 심볼을 이용한 프레임 동기 방법 |
KR1019990023568A KR100331872B1 (ko) | 1999-06-22 | 1999-06-22 | 프레임 동기를 위한 파일럿 시퀀스 생성 방법 |
US09/373,703 US6791960B1 (en) | 1999-03-15 | 1999-08-13 | Pilot signals for synchronization and/or channel estimation |
US09/376,373 US6721299B1 (en) | 1999-03-15 | 1999-08-18 | Pilot signals for synchronization and/or channel estimation |
US09/525,446 US7012906B1 (en) | 1999-03-15 | 2000-03-14 | Pilot signals for synchronization and/or channel estimation |
DE2000112286 DE10012286B4 (de) | 1999-03-15 | 2000-03-14 | Pilotsignale für die Synchronisation und/oder Kanalschätzung |
DE2000112284 DE10012284B4 (de) | 1999-03-15 | 2000-03-14 | Pilotsignale für die Synchronisation und/oder Kanalschätzung |
US09/525,448 US6891815B1 (en) | 1999-03-15 | 2000-03-14 | Pilot signals for synchronization and/or channel estimation |
US09/525,444 US6804264B1 (en) | 1999-03-15 | 2000-03-14 | Pilot signals for synchronization and/or channel estimation |
US09/525,447 US6987746B1 (en) | 1999-03-15 | 2000-03-14 | Pilot signals for synchronization and/or channel estimation |
GB0006262A GB2350037B (en) | 1999-03-15 | 2000-03-15 | Pilot signals for synchronization and/or channel estimation |
DE60043800T DE60043800D1 (de) | 1999-03-15 | 2000-03-15 | Pilotsignale zur Synchronisierung und/oder Kanalschätzung |
JP2000072966A JP3463015B2 (ja) | 1999-03-15 | 2000-03-15 | 移動通信システムにおいて同期確認が可能なパイロット信号 |
AT00302093T ATE457554T1 (de) | 1999-03-15 | 2000-03-15 | Pilotsignale zur synchronisierung und/oder kanalschätzung |
EP20070015144 EP1850511B1 (en) | 1999-03-15 | 2000-03-15 | Pilot signals for synchronization and/or channel estimation |
CNB2004100491090A CN100483972C (zh) | 1999-03-15 | 2000-03-15 | 用于帧同步的导频序列及帧同步方法和装置 |
ES09154137T ES2415884T3 (es) | 1999-03-15 | 2000-03-15 | Emisor con sincronización de señal piloto |
GB0006264A GB2350760B (en) | 1999-03-15 | 2000-03-15 | Pilot signals for frame synchronization |
ES07015144.4T ES2502015T3 (es) | 1999-03-15 | 2000-03-15 | Señales piloto para sincronización y/o estimación de canal |
CNB001031066A CN1161903C (zh) | 1999-03-15 | 2000-03-15 | 用于帧同步的通信网络、方法和装置 |
BRPI0001674A BRPI0001674B1 (pt) | 1999-03-15 | 2000-03-15 | método para gerar sinal piloto para sistema de comunicações |
EP20090154137 EP2081306B1 (en) | 1999-03-15 | 2000-03-15 | Emitter with pilot signal synchronisation |
EP20000302094 EP1037407B1 (en) | 1999-03-15 | 2000-03-15 | Pilot signals for synchronisation and/or channel estimation |
CN00103104A CN1124708C (zh) | 1999-03-15 | 2000-03-15 | 消除旁瓣的方法和帧结构 |
EP20000302093 EP1039654B1 (en) | 1999-03-15 | 2000-03-15 | Pilot signals for synchronisation and/or channel estimation |
DE60044627T DE60044627D1 (de) | 1999-03-15 | 2000-03-15 | Pilotsignale zur Synchronisierung und/oder Kanalschätzung |
ES00302094T ES2347129T3 (es) | 1999-03-15 | 2000-03-15 | Simbolos pilotos para sincronizacion y/o estimacion de canales. |
EP20090154135 EP2099143B1 (en) | 1999-03-15 | 2000-03-15 | Emitter with pilot signal synchronisation |
AT00302094T ATE473562T1 (de) | 1999-03-15 | 2000-03-15 | Pilotsignale zur synchronisierung und/oder kanalschätzung |
JP2003161320A JP4318963B2 (ja) | 1999-03-15 | 2003-06-05 | 同期化及び/又はチャネル推定のためのパイロット信号 |
US10/719,057 US7317749B2 (en) | 1999-03-15 | 2003-11-24 | Pilot signals for synchronization and/or channel estimation |
US11/100,594 US7496132B2 (en) | 1999-03-15 | 2005-04-07 | Pilot signals for synchronization and/or channel estimation |
HK05109014A HK1077134A1 (en) | 1999-03-15 | 2005-10-13 | Pilot sequences for frame synchronization, method and apparatus for frame synchronization |
US12/188,025 US7602841B2 (en) | 1999-03-15 | 2008-08-07 | Pilot signals for synchronization and/or channel estimation |
US12/398,473 US7643540B2 (en) | 1999-03-15 | 2009-03-05 | Pilot signals for synchronization and/or channel estimation |
US12/398,344 US7616681B2 (en) | 1999-03-15 | 2009-03-05 | Pilot signals for synchronization and/or channel estimation |
US12/619,966 US7848393B2 (en) | 1999-03-15 | 2009-11-17 | Pilot signals for synchronization and/or channel estimation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990023568A KR100331872B1 (ko) | 1999-06-22 | 1999-06-22 | 프레임 동기를 위한 파일럿 시퀀스 생성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010003320A true KR20010003320A (ko) | 2001-01-15 |
KR100331872B1 KR100331872B1 (ko) | 2002-11-23 |
Family
ID=19594323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990023568A KR100331872B1 (ko) | 1999-03-15 | 1999-06-22 | 프레임 동기를 위한 파일럿 시퀀스 생성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100331872B1 (ko) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2600580B2 (ja) * | 1993-09-09 | 1997-04-16 | 日本電気株式会社 | 同期式pn符号系列発生回路 |
JP2689890B2 (ja) * | 1993-12-30 | 1997-12-10 | 日本電気株式会社 | スペクトラム拡散受信機 |
US5754603A (en) * | 1995-08-03 | 1998-05-19 | Northern Telecom Limited | Pseudo random number sequence synchronization in communications systems |
-
1999
- 1999-06-22 KR KR1019990023568A patent/KR100331872B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100331872B1 (ko) | 2002-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5228113B2 (ja) | 無線通信システムにおけるスクランブリングコード生成装置及びその方法 | |
KR100669568B1 (ko) | 기지국과 이동국을 동기화하는 방법, 기지국 및 이동국 | |
EP1112632B1 (en) | Apparatus and method for generating scrambling code in umts mobile communication system | |
RU2234196C2 (ru) | Способы и устройство связи, основанные на ортогональных последовательностях адамара, имеющих выбранные корреляционные свойства | |
US8345867B2 (en) | Method and apparatus for generating pseudo random sequence in broadband wireless communication system | |
EP1858171B1 (en) | Method and apparatus for reducing peak-to-average ratio in a CDMA communication system | |
EP1418681A2 (en) | Apparatus and method for transmitting TFCI bits for a hard split mode in a CDMA mobile communication system | |
TWI398106B (zh) | 用於通訊系統中引示拌碼之裝置、方法、與電腦程式產品 | |
US6917643B2 (en) | Diffusion code generator, CDMA communication apparatus using the same, and diffusion code generating method used therefor | |
US6674712B1 (en) | Device and method for generating quaternary complex quasi-orthogonal code and spreading transmission signal using quasi-orthogonal code in CDMA communication system | |
US7792179B2 (en) | Arrangement and method for sequence production in a spread spectrum communication system | |
MXPA02001889A (es) | Un metodo y aparato para la generacion de bitios multiples de una secuencia de pseudoruido con cada pulso de reloj mediante el computo de bitios en paralelo. | |
KR100331872B1 (ko) | 프레임 동기를 위한 파일럿 시퀀스 생성 방법 | |
US20020016805A1 (en) | Method and device for self-clock controlled pseudo random noise (PN) sequence generation | |
KR100304938B1 (ko) | 최적의 파일럿 패턴을 이용한 프레임 동기 방법 | |
KR100379453B1 (ko) | 프레임 동기를 위한 파일럿 시퀀스 생성 방법 | |
KR100710344B1 (ko) | 이동통신 시스템에서의 무선 프레임 구조 및 파일롯 패턴전송 방법 | |
KR100606673B1 (ko) | 파일럿 패턴을 이용한 프레임 동기 방법 | |
EP1180867A1 (en) | Signal processor for multiplex communication system and signal processing method therefor | |
KR100339337B1 (ko) | 최적의 파일럿 패턴을 이용한 프레임 동기 장치 및 방법 | |
US8315291B2 (en) | Method and apparatus for generating scrambling codes | |
KR100805342B1 (ko) | 직교 확산 방법 | |
KR20010003026A (ko) | 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법 | |
Akbil et al. | Spreading code and interleaver design for grouped CDMA-IDMA (G-CDMA-IDMA) based on a single parameter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130226 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140224 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20150224 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20160224 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20170224 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |