KR20010003016A

KR20010003016A - Digital data interpolation apparatus

Info

Publication number: KR20010003016A
Application number: KR1019990023126A
Authority: KR
Inventors: 김진구
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-06-19
Filing date: 1999-06-19
Publication date: 2001-01-15
Also published as: KR100294247B1

Abstract

PURPOSE: A digital data interpolating device is provided to reduce a production cost and the number of components by comparing step components with previous data, interpolating the result as data of various points and removing an analog filter of the final end. CONSTITUTION: The digital data interpolating device includes following units. A data processing unit(10) outputs data required to a digital convergence system. A data separating unit(11) separates the digital data into time division data, respectively, by a sampling method of time division data. A data delay unit(12) stores the data separated from the data separating unit(11), shifting by one line. A data interpolating and processing unit(13) calculates the difference between the present input data separated from the data separation unit(11) and the data delayed from the data delay unit(12) and outputs a digital interpolating value by the difference. A data holding unit(14) shapes and outputs the digital interpolating value of data interpolating and processing unit(13).

Description

디지탈 데이타 보간장치{Digital data interpolation apparatus}Digital data interpolation apparatus

본 발명은 디지탈 콘버젼스 시스템에서, 데이타 보간을 통하여 최종단의 필터를 제거시키도록 하는 디지탈 데이타 보간장치에 관한 것이다.The present invention relates to a digital data interpolation apparatus in a digital convergence system, which removes a final filter through data interpolation.

디지탈 콘버젼스 시스템(Digital Convergence system)에서 디지탈 값을 연속적으로 아나로그 신호로 변환시켜 외부로 출력할 경우 시스템에서 정해진 구간만큼의 스텝(Step)을 유지하게 된다.In the digital convergence system, when the digital value is continuously converted into an analog signal and output to the outside, the system maintains a step of a predetermined section.

이러한 스텝성분을 제거하기 위해서는 신호출력 후단에 아나로그 필터를 구성하여야 한다.To remove these step components, an analog filter must be configured after the signal output.

즉 기존에는 도 1 에 도시된 바와 같이 디지탈소오스(1)를 디지탈 아나로그콘버터(2)에서 아나로그 신호로 연속변환시킬 때 발생되는 스텝을 제거하기 위하여 최종단에 아나로그필터(3)를 구성하여야 한다.That is, conventionally, the analog filter (3) is configured at the final stage to eliminate the step that occurs when the digital source (1) in the digital analog converter (2) continuously converts to an analog signal as shown in FIG. shall.

이경우 디지탈 아나로그 콘버터(2)뒷단에 아나로그필터(3)가 추가되므로 원가부담 및 부품수가 증가되는 문제가 있었다.In this case, since the analog filter 3 is added to the rear end of the digital analog converter 2, the cost burden and the number of parts have been increased.

본 발명은 디지탈 신호를 연속적인 아나로그 신호로 변환시킬 때 발생되는 스텝성분을 이전의 데이타와 비교하여 여러점의 데이타로 보간시킴으로써 최종단의 아나로그 필터를 제거하도록 하는 것이다.The present invention removes the analog filter at the final stage by interpolating a step component generated when converting a digital signal into a continuous analog signal into data of several points compared with previous data.

이러한 본 발명은 디지탈데이타를 시분할 데이타 샘플링 방법에 의해 분리시키는 데이타 분리부와, 분리된 데이타를 1라인만큼 지연시키는 데이타 지연부와, 데이타 분리부의 현재 입력데이타와 데이타 지연부의 지연 데이타와의 차분을 계산하고 차분에 의한 디지탈 보간값을 연산하는 데이타 보간 및 프레싱부와, 상기 디지탈 보간값을 정형하여 출력시키는 데이타 홀드부를 구비시킴으로써 이루어진다.The present invention provides a data separator that separates digital data by a time division data sampling method, a data delay unit that delays the separated data by one line, and a difference between the current input data of the data separator unit and delayed data of the data delay unit. And a data interpolation and pressing section for calculating and calculating a digital interpolation value by difference, and a data hold section for shaping and outputting the digital interpolation value.

도 1 은 기존 회로도1 is a conventional circuit diagram

도 2 는 본 발명의 일실시 회로도2 is a circuit diagram of one embodiment of the present invention;

도 3 은 본 발명의 보간 개념 설명도3 is an explanatory diagram of an interpolation concept of the present invention.

[도면의 주요부분에 대한 부호의 설명][Explanation of symbols on the main parts of the drawings]

10 : 데이타 프로세싱부 11 : 데이타 분리부10: data processing section 11: data separation section

12 : 데이타 지연부 13 : 데이타보간 및 프로세싱부12: data delay unit 13: data interpolation and processing unit

14 : 데이타 홀드부14: data hold part

본 발명은 도 2 에 도시된 바와 같이 디지탈 콘버젼스 시스템에서 필요한 데이타를 연산출력시키는 데이타 프로세싱부(10)와, 데이타 프로세싱부(10)의 디지탈 데이타를 시분할 데이타 샘플링방법에 의해 각각의 시분할 데이타로 분리시키는 데이타분리부(11)와, 데이타분리부(11)에서 분리된 데이타를 1라인 시프트시켜가며 저장하는 데이타지연부(12)와, 상기 데이타분리부(11)에서 분리된 현재 입력데이타와 데이타지연부(12)에서 지연된 데이타와의 차분을 계산하고 이차분에 의해 디지탈 보간값을 연산출력시키는 데이타보간 및 프로세싱부(13)와, 데이타보간 및 프로세싱부(13)의 디지탈 보간값을 시스템에 적합하게 정형하여 데이타출력(15)시키는 데이타홀드부(14)를 구비시킴으로써 구성된다.As shown in FIG. 2, the present invention provides a data processing unit 10 for calculating and outputting data required by a digital convergence system, and time-division data of the digital data of the data processing unit 10 by a time division data sampling method. A data separator 11 for separating the data into two parts, a data delay unit 12 for shifting and storing the data separated by the data separator 11 by one line, and the current input data separated from the data separator 11. And the data interpolation and processing unit 13 for calculating the difference between the delayed data and the data delay unit 12 and calculating and outputting the digital interpolation value by the second difference, and the digital interpolation value of the data interpolation and processing unit 13. It is comprised by providing the data holding part 14 which shape | molds suitably for a system, and the data output 15 is carried out.

이러한 본 발명에서 데이타보간 및 프로세싱부(13)에 대하여 도 3 을 참고로하여 설명한다.The data interpolation and processing unit 13 in the present invention will be described with reference to FIG.

디지탈 콘버젼스를 사용하고 있는 편향계에서는 수평라인에 비해 수직라인간의 간격은 극히 좁기 때문에 수평으로 같은 위치에 있는 수직 m라인과 m-1의 라인값은 거의 같게 된다.In the deflectometer using digital convergence, the distance between the vertical lines is extremely narrow compared to the horizontal lines, so that the line values of vertical m lines and m-1 in the same horizontal position are almost the same.

즉 도 3 에서 1라인의 σ₀와 그라인의 σ₁₀₀은 거의 같고 다음 포인트인 과 σ₁₀과 σ₁₁₀의 값 또한 거의 같다.That is, in FIG. 3, σ ₀ of one line and σ ₁₀₀ of the line are almost the same, and the values of σ ₁₀ and σ ₁₁₀ , which are the next points, are also substantially the same.

여기서 n은 시드데이타(seed data)사이에 몇 개의 시드데이타를 넣을 것인가에 따라 달라지는 것으로 시드데이타 사이에 한개의 값을 넣는 경우 n=1이고 x개의 값을 넣을 경우 n = x-1의 값이 된다.Where n is dependent on how many seed data are inserted between seed data. If one value is inserted between seed data, n = 1, and if x values, n = x-1 do.

이러한 관계를 일반적인 1차 보간식으로 표현하면 다음과 같다.This relationship can be expressed as general linear interpolation as follows.

이와 같은 방법으로 수직라인만큼 보간하게 되고 위의 보간방법에 의한 오차는이나 이값은 편향계에서 무시될 수 있는 값이다.In this way, the interpolation is performed as much as the vertical line. This value is negligible in the deflector.

이같이 데이타 보간을 시킬 경우 데이타출력(15)을 별도의 아나로그 필터를 통과시킬 필요가 없게 된다.When data interpolation is performed like this, it is not necessary to pass the data output 15 through a separate analog filter.

본 발명은 디지탈 데이타의 연속적인 아나로그 신호를 변환시킬 때 발생되는 스텝 성분을 이전의 데이타와 비교하여 여러점의 데이타로 보간하여 최종단의 아나로그 필터를 제거하므로써 시스템의 디지탈 완칩화가 가능하고 생산비용의 절감과 부품수를 감소시킬 수 있다.The present invention is capable of digitally perfecting the system by eliminating the analog filter of the final stage by interpolating the step components generated when converting continuous analog signals of digital data into data of several points compared with previous data. The cost can be reduced and the number of parts can be reduced.

Claims

디지탈 콘버젼스 시스템에서 필요한 데이타를 연산출력시키는 데이타 프로세싱부(10)와,A data processing unit 10 for calculating and outputting data necessary for the digital convergence system;

데이타프로세싱부(10)의 디지탈 데이타를 시분할 데이타 샘플링 방법에 의해 각각의 시분할 데이타로 분리시키는 데이타분리부(11)와,A data separation unit 11 for dividing the digital data of the data processing unit 10 into respective time division data by a time division data sampling method,

데이타분리부(11)에서 분리된 데이타를 1라인 시프트시켜가며 저장하는 데이타지연부(12)와,A data delay unit 12 for shifting and storing the data separated by the data separator 11 by one line;

상기 데이타분리부(11)에서 분리된 현재 입력데이타와 데이타지연부(12)에서 지연된 데이타와의 차분을 계산하고 이차분에 의해 디지탈보간값을 연산출력시키는 데이타보간 및 프로세싱부(13)와,A data interpolation and processing unit 13 for calculating a difference between the current input data separated by the data separator 11 and the data delayed by the data delay unit 12 and calculating and outputting a digital interpolation value by the second difference;

데이타보간 및 프로세싱부(13)의 디지탈보간값을 시스템에 적합하게 정형하여 데이타출력(15)시키는 데이타홀드부(14)를 구비시킨 것을 특징으로 하는 디지탈 데이타 보간장치.A digital data interpolation apparatus comprising: a data holding section (14) for shaping the digital interpolation value of the data interpolation and processing section (13) to suit the system and outputting the data (15).