KR20010001346A - LCD device and the same method - Google Patents
LCD device and the same method Download PDFInfo
- Publication number
- KR20010001346A KR20010001346A KR1019990020496A KR19990020496A KR20010001346A KR 20010001346 A KR20010001346 A KR 20010001346A KR 1019990020496 A KR1019990020496 A KR 1019990020496A KR 19990020496 A KR19990020496 A KR 19990020496A KR 20010001346 A KR20010001346 A KR 20010001346A
- Authority
- KR
- South Korea
- Prior art keywords
- bus line
- gate
- electrode
- semiconductor layer
- contact hole
- Prior art date
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02B—HYDRAULIC ENGINEERING
- E02B7/00—Barrages or weirs; Layout, construction, methods of, or devices for, making same
- E02B7/20—Movable barrages; Lock or dry-dock gates
- E02B7/205—Barrages controlled by the variations of the water level; automatically functioning barrages
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66F—HOISTING, LIFTING, HAULING OR PUSHING, NOT OTHERWISE PROVIDED FOR, e.g. DEVICES WHICH APPLY A LIFTING OR PUSHING FORCE DIRECTLY TO THE SURFACE OF A LOAD
- B66F3/00—Devices, e.g. jacks, adapted for uninterrupted lifting of loads
- B66F3/02—Devices, e.g. jacks, adapted for uninterrupted lifting of loads with racks actuated by pinions
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02B—HYDRAULIC ENGINEERING
- E02B7/00—Barrages or weirs; Layout, construction, methods of, or devices for, making same
- E02B7/20—Movable barrages; Lock or dry-dock gates
- E02B7/26—Vertical-lift gates
- E02B7/36—Elevating mechanisms for vertical-lift gates
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D9/00—Level control, e.g. controlling quantity of material stored in vessel
- G05D9/12—Level control, e.g. controlling quantity of material stored in vessel characterised by the use of electric means
Landscapes
- Engineering & Computer Science (AREA)
- Structural Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Civil Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Life Sciences & Earth Sciences (AREA)
- Geology (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
본 발명은 액정표시장치의 화소 및 그 제조방법에 관련된 것이다.The present invention relates to a pixel of a liquid crystal display and a manufacturing method thereof.
특히, 본 발명은 BBC(buried bus coplanar)구조의 화소어레이에 관련된 것으로써, 제1금속막으로는 게이트버스라인과 보조용량용 공통전극 라인을 형성하고, 게이트전극은 제2금속막으로 데이터버스라인을 형성할 때 동시에 형성한 후, 콘택홀을 통하여 화소전극과 연결한다.In particular, the present invention relates to a pixel array having a buried bus coplanar (BBC) structure, in which a first bus film is formed of a gate bus line and a common electrode line for a storage capacitor, and the gate electrode is a data bus of a second metal film. The lines are formed at the same time as the lines are formed, and then connected to the pixel electrodes through the contact holes.
상기와 같이 화소어레이를 구성하므로써, 데이터버스라인의 두께를 두껍게 할 수 있고, 제1 및 제2보조용량전극을 형성하는 P-Si층에 충분히 이온을 도핑할 수 있는 구조를 제공하므로써 낮은 전극전압으로도 충분한 용량을 확보할 수 있고, 제2보조용량전극 형성시 제2절연막의 두께 증가에 따른 용량감소를 막아줄 수 있으며 데이터버스라인의 저항 감소에 유용하게 적용할 수 있다.By constructing the pixel array as described above, the thickness of the data bus line can be increased, and a low electrode voltage is provided by providing a structure capable of sufficiently doping ions to the P-Si layer forming the first and second storage capacitor electrodes. In addition, it is possible to secure sufficient capacity, and to prevent the capacity decrease due to the increase of the thickness of the second insulating layer when forming the second storage capacitor electrode, it can be usefully applied to the reduction of the resistance of the data bus line.
본 발명의 상세한 설명에 앞서, 도 1, 도 2a∼도 2e, 도 3, 도 4를 참고하여 종래 액정표시장치의 구조 및 제조방법 등을 설명한다.Prior to the detailed description of the present invention, a structure, a manufacturing method, and the like of a conventional liquid crystal display will be described with reference to FIGS. 1, 2A, 2E, 3, and 4.
종래의 액정표시장치는 도 1의 평면도에서 알 수 있는 것처럼, 게이트버스라인 20, 20과 데이터버스라인 30, 30이 교차하여 형성되는 영역에 화소전극 40이 형성된다. 상기 화소전극 40은 게이트전극 20a, 소스전극 30a,드레인전극 40a 반도체층 80 등으로 구성되는 TFT(Thin Film Transistor)와 접촉되어 전류의 인가가 컨트롤된다.In the conventional liquid crystal display device, as can be seen in the plan view of FIG. 1, the pixel electrode 40 is formed in a region where the gate bus lines 20 and 20 and the data bus lines 30 and 30 cross each other. The pixel electrode 40 is in contact with a thin film transistor (TFT) composed of a gate electrode 20a, a source electrode 30a, a drain electrode 40a, and a semiconductor layer 80 to control the application of current.
한편, 상기 화소전극 40에 인가된 전류의 누설을 보충하여 주기 위하여 제1보조용량전극 60과 제2보조용량전극 70이 형성된다. 상기 제1보조용량전극 60은 화소전극 영역을 가로지르는 보조용량용 공통전극 50과 절연막을 개재하여 중첩되므로써 형성되고, 제2보조용량전극 70은 화소전극 40과 게이트버스라인 20이 절연막을 개재하여 중첩되므로써 형성된다.Meanwhile, the first storage capacitor electrode 60 and the second storage capacitor electrode 70 are formed to compensate for the leakage of the current applied to the pixel electrode 40. The first storage capacitor electrode 60 is formed by overlapping the storage capacitor common electrode 50 intersecting the pixel electrode region with an insulating film. The second storage capacitor electrode 70 includes the pixel electrode 40 and the gate bus line 20 interposing the insulating film. It is formed by overlapping.
상기와 같이 구성되는 종래의 액정표시장치의 화소는 제조공정도 및 단면 구조에 의하여 더 쉽게 이해 할 수 있다.The pixel of the conventional liquid crystal display device configured as described above may be more easily understood by the manufacturing process diagram and the cross-sectional structure.
즉, 도 2a와 같이 투명기판 위에 제1금속막으로 된 데이터버스라인 30의 패턴이 형성된다.That is, as shown in FIG. 2A, a pattern of the data bus line 30 made of the first metal film is formed on the transparent substrate.
이어서 도 2b와 같이 SiNx,SiOx 등의 무기절연막이나 유기절연막으로 이루어진 층간절연막 35가 데이터버스라인 30을 덮도록 형성되고, 상기 층간절연막 35 위에 p-Si층으로 이루어지는 반도체층 80이 소정의 패턴 모양으로 형성된다.Subsequently, as shown in FIG. 2B, an interlayer insulating film 35 made of an inorganic insulating film or an organic insulating film such as SiNx, SiOx or the like is formed to cover the data bus line 30, and the semiconductor layer 80 made of a p-Si layer on the interlayer insulating film 35 has a predetermined pattern shape. Is formed.
이어서 도 2c, 도 3, 도 4와 같이 반도체층 80이 형성된 기판 위에 무기절연막으로 이루어지는 게이트절연막 25가 형성되고, 그 위에 게이트전극 20a 및 게이트버스라인 20, 보조용량용 공통전극 50이 제2금속막의 패터닝에 의하여 형성된다. 상기 제2금속막을 패터닝한 상태에서 상기 패터닝된 제2금속막을 마스크로 하여 반도체층에 n+ 또는 p+이온을 도핑한 후, 레이져 등을 이용하여 활성화 하므로써 반도체층 80의 일부가 소스/드레인전극층이 되도록 한다.Subsequently, a gate insulating film 25 made of an inorganic insulating film is formed on the substrate on which the semiconductor layer 80 is formed, as shown in FIGS. 2C, 3, and 4, and the gate electrode 20a, the gate bus line 20, and the storage capacitor common electrode 50 are formed of the second metal. It is formed by the patterning of the film. Doping n + or p + ions in the semiconductor layer using the patterned second metal layer as a mask while the second metal layer is patterned, and then activating the same using a laser or the like so that a part of the semiconductor layer 80 becomes a source / drain electrode layer. do.
상기 반도체층의 활성화 공정이 끝난 후, 도 2d와 같이 무기절연막 또는 유기절연막으로 이루어지는 제1보호막 65와 제2보호막 75가 적층되어 게이트절연막 등을 덮도록 형성되고, 데이터버스라인 30의 일부가 노출되는 콘택홀 9a와, 이온이 도핑된 반도체층의 일부가 노출되는 콘택홀 9b,9c가 형성된다.After the activation process of the semiconductor layer is finished, as shown in FIG. 2D, the first passivation layer 65 and the second passivation layer 75 made of an inorganic insulation layer or an organic insulation layer are stacked to cover the gate insulation layer and the like, and a part of the data bus line 30 is exposed. Contact holes 9a and contact holes 9b and 9c exposing portions of the semiconductor layer doped with ions are formed.
상기와 같이 콘택홀 9a,9b,9c를 형성한 후, 그 위에 ITO(indium tin oxide)막을 형성하고, 그 ITO막을 소정의 패턴으로 형성하여 이온이 도핑된 반도체층과 접촉되는 화소전극 40을 형성한다. 상기 화소전극의 형성과정에서 콘택홀 9a와, 콘택홀 9b를 통하여 데이터버스라인 30과 이온이 도핑된 반도체층이 서로 접촉되도록 하여 소스전극 30a를 형성한다. 한편 드레인전극 40a는 콘택홀 9c의 형성에 의하여 화소전극 40과 직접접촉되므로써 구성된다.After forming the contact holes 9a, 9b, and 9c as described above, an indium tin oxide (ITO) film is formed thereon, and the ITO film is formed in a predetermined pattern to form the pixel electrode 40 in contact with the ion-doped semiconductor layer. do. The source electrode 30a is formed by contacting the data bus line 30 and the ion-doped semiconductor layer through the contact hole 9a and the contact hole 9b during the formation of the pixel electrode. On the other hand, the drain electrode 40a is formed by making direct contact with the pixel electrode 40 by forming the contact hole 9c.
그리고, 제1보조용량전극 60은 도1 및 도 4의 구조에서 알 수 있는 것처럼 화소전극 40의 단부가 게이트버스라인 20과 중첩되고, 그 사이에는 무기절연막 또는 유기절연막으로 이루어진는 제1보호막 65, 제2보호막 75가 개재된다. 또, 제2보조용량전극 70은 도 1 및 도 3의 구조에서 알 수 있는 것처럼 보조용량용 공통전극 50이 반도체층 80과 중첩되고, 그 중첩부 사이에는 무기절연막 또는 유기절연막 으로 이루어지는 게이트절연막 25가 개재된다.As shown in the structures of FIGS. 1 and 4, the first storage capacitor electrode 60 has an end portion of the pixel electrode 40 overlapping the gate bus line 20, and an inorganic insulating layer or an organic insulating layer therebetween. The second protective film 75 is interposed. As shown in the structures of FIGS. 1 and 3, the second storage capacitor electrode 70 includes a gate insulating film 25 formed of an inorganic insulating film or an organic insulating film between the storage capacitor common electrode 50 overlapping the semiconductor layer 80. Is interposed.
그런데, 상기와 같이 제조되어 구성되는 액정표시장치의 화소어레이에 있어서, 데이터버스라인 30이 먼저 형성되기 때문에 TFT를 형성하는 과정에서 다른 배선의 단선을 초래할 수 있으므로 그 두께를 두껍게 할 수 없고, 특히, 제1보조용량전극 60, 제2보조용량전극 70의 용량을 효율적으로 형성할 수 없다. 즉, 상기 제1보조용량전극을 형성하는 반도체층 80에 이온을 도핑하는 공정에서 보조용량용 공통전극 50에 의하여 이온도핑이 차단되므로 그 제1보조용량전극을 형성하는 반도체층부의 도전율이 떨어진다.By the way, in the pixel array of the liquid crystal display device manufactured and configured as described above, since the data bus line 30 is formed first, the thickness of the wiring cannot be increased since the disconnection of other wirings may be caused in the process of forming the TFT. The capacitance of the first storage capacitor electrode 60 and the second storage capacitor electrode 70 cannot be efficiently formed. That is, since ion doping is blocked by the common electrode 50 for the storage capacitor in the process of doping ions in the semiconductor layer 80 forming the first storage capacitor electrode, the conductivity of the semiconductor layer portion forming the first storage capacitor electrode is lowered.
또한, 제2보조용량전극부에서 보호층의 두께가 증가되는 추세를 감안하면 보조용량전극을 증가시키는데 한계가 있다.In addition, when the thickness of the protective layer is increased in the second storage capacitor electrode unit, there is a limit in increasing the storage capacitor electrode.
따라서, 상기와 같은 종래 구조에 의하여 화소어레이를 구성하면 데이터버스라인의 저항값을 줄일 수 없고, 특히 제1, 제2보조용량전극의 용량을 개구율의 저하없이 효율적으로 구성할 수 없다.Therefore, if the pixel array is constructed by the conventional structure as described above, the resistance value of the data bus line cannot be reduced, and in particular, the capacitances of the first and second storage capacitor electrodes cannot be efficiently configured without lowering the aperture ratio.
본 발명은 상기와 같은 문제점을 개선하기 위하여 제1금속막으로 게이트버스라인 및 보조용량용 공통전극을 먼저 구성하고, 층간절연막을 형성한 후, 반도체층을 패터닝하고 게이트절연막을 도포하고, 그 게이트절연막 위에 제2금속막으로 게이트전극과 데이터버스라인을 형성한다. 또, 제2보조용량전극부는 데이터버스라인 및 게이트전극을 구성하는 제2금속막으로 게이트버스라인 위에 섬모양으로 금속패턴을 구성하고, 그 금속막은 제1보호막 및 제2보호막을 개재하여 화소전극의 단부와 중첩되고, 콘택홀을 통하여 화소전극과 접촉되도록 구성된다.In order to solve the above-mentioned problems, the present invention first constitutes a common electrode for a gate bus line and a storage capacitor as a first metal film, forms an interlayer insulating film, and then patterns the semiconductor layer and applies the gate insulating film, and the gate The gate electrode and the data bus line are formed of the second metal film on the insulating film. In addition, the second storage capacitor electrode part is a second metal film constituting the data bus line and the gate electrode, and forms a metal pattern in an island shape on the gate bus line, and the metal film is a pixel electrode via the first protective film and the second protective film. It overlaps with an end of and is made to contact a pixel electrode through a contact hole.
한편, 데이터버스라인의 일부가 노출되도록 제2보호막, 제1보호막을 관통하여 형성되는 콘택홀과, 이온이 도핑된 반도체층의 한 쪽 단부가 노출되도록 제2보호막, 제1보호막 및 게이트절연막을 관통하여 형성되는 콘택홀을 통하여 데이터버스라인과 이온이 도핑된 반도체층의 한 쪽 단부가 연결되고, 이온이 도핑된 반도체층의 다른 쪽 단부는 제2보호막, 제1보호막 및 게이트절연막을 관통하는 또 다른 콘택홀을 통하여 화소전극과 접촉된다.Meanwhile, a contact hole formed through the second passivation layer and the first passivation layer so that a part of the data bus line is exposed, and the second passivation layer, the first passivation layer and the gate insulating layer are exposed so that one end of the semiconductor layer doped with ions is exposed. One end of the semiconductor layer doped with ions is connected to the data bus line through the contact hole formed therethrough, and the other end of the semiconductor layer doped with ions passes through the second passivation layer, the first passivation layer, and the gate insulating layer. The contact with the pixel electrode is made through another contact hole.
또한, 제1금속막으로 형성되는 게이트버스라인과 제2금속막으로 형성되는 게이트전극은 별도의 콘택홀을 통하여 ITO막으로 연결된다.In addition, the gate bus line formed of the first metal film and the gate electrode formed of the second metal film are connected to the ITO film through separate contact holes.
상기와 같이 본 발명의 액정표시장치의 화소어레이를 구성하므로써, 게이트전극을 마스크로 하여 반도체층에 이온을 도핑 할 때, 반도체층은 게이트전극에 의하여만 차폐되고, 제1보조용량전극이 형성되는 영역에 위치하는 반도체층은 제1금속막 또는 제2금속막 등에 의하여 차폐되지 않는다. 따라서, 제1보조용량전극부에 중첩되는 반도체층에도 충분히 이온이 도핑되어 도전율은 대폭증대되고, 보조용량전극에 낮은 전압을 인가하더라도 전극의 용량을 크게할 수 있다. 아울러 제2보조용량전극은 제2금속막과 ITO막이 콘택홀로 연결되어 있기 때문에 제2보호막의 두께가 증가하더라도 보조용량 감소없이 일정하게 유지시켜 줄 수 있다.By constructing the pixel array of the liquid crystal display device of the present invention as described above, when the semiconductor layer is doped with the gate electrode as a mask, the semiconductor layer is shielded only by the gate electrode, and the first storage capacitor electrode is formed. The semiconductor layer located in the region is not shielded by the first metal film, the second metal film, or the like. Therefore, the semiconductor layer overlapped with the first storage capacitor electrode portion is sufficiently doped with ions, thereby significantly increasing the conductivity, and the electrode capacity can be increased even when a low voltage is applied to the storage capacitor electrode. In addition, since the second metal capacitor and the ITO layer are connected to the contact hole, the second storage capacitor electrode can be kept constant without decreasing the storage capacitance even if the thickness of the second protective film is increased.
또, 데이터버스라인이 상층에 형성되므로 데이터버스라인의 두께를 두껍게 형성하여 데이터버스라인의 라인 저항을 감소시킬 수 있다.In addition, since the data bus line is formed on the upper layer, the thickness of the data bus line can be formed thick, thereby reducing the line resistance of the data bus line.
따라서, 본 발명의 목적은 데이터버스라인의 라인 저항을 작게하고, 개구율을 저하시키지 않으면서 보조용량전극의 용량을 크게하는 액정표시장치의 화소어레이 구조를 제공하는데 있다.Accordingly, an object of the present invention is to provide a pixel array structure of a liquid crystal display device which reduces the line resistance of the data bus line and increases the capacitance of the storage capacitor electrode without lowering the aperture ratio.
도 1은 종래 액정표시장치의 1화소전극을 나타내는 평면도이고,1 is a plan view showing one pixel electrode of a conventional liquid crystal display device;
도 2a∼도 2e는 도 1의 A-A´선을 따라 절단하여 나타내는 제조공정 단면도이고,2A to 2E are cross-sectional views of the manufacturing process taken along the line A-A 'of FIG.
도 3은 도 1의 B-B´선을 따라 절단하여 나타내는 단면도이고,3 is a cross-sectional view taken along the line BB ′ of FIG. 1;
도 4는 도 1의 C-C´선을 따라 절단하여 나타내는 단면도이고,4 is a cross-sectional view taken along the line CC ′ of FIG. 1;
도 5는 본 발명의 액정표시장치의 1화소전극을 나타내는 평면도이고,5 is a plan view showing one pixel electrode of the liquid crystal display of the present invention;
도 6a∼도 6e는 도 5의 A-A´선을 따라 절단하여 나타내는 제조공정 단면도이고,6A to 6E are cross-sectional views of the manufacturing process taken along the line A-A 'of FIG.
도 7은 도 5의 B-B´선을 따라 절단하여 나타내는 단면도이고,FIG. 7 is a cross-sectional view taken along the line BB ′ of FIG. 5;
도 8는 도 5의 C-C´선을 따라 절단하여 나타내는 단면도이고,8 is a cross-sectional view taken along the line CC ′ of FIG. 5;
도 9는 도 5의 D-D´선을 따라 절단하여 나타내는 단면도이다.FIG. 9 is a cross-sectional view taken along the line D-D ′ of FIG. 5.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10, 110 - 투명기판 20, 120 - 게이트버스라인10, 110-Transparent substrate 20, 120-Gate bus line
25, 125 - 게이트절연막 30,130 - 데이터버스라인25, 125-Gate insulating film 30,130-Data bus line
35, 135 - 층간절연막 40,140 - 화소전극35, 135-Interlayer insulating film 40,140-Pixel electrode
50,150 - 보조용량용 공통전극 60, 160 - 제1보조용량전극50,150-Common electrode for storage capacitor 60, 160-First storage capacitor electrode
65, 165 - 제1보호막 70,170 - 제2보조용량전극65, 165-First passivation layer 70, 170-Second storage capacitor electrode
75, 175 - 제2보호막 80,180 - 반도체층75, 175-Second passivation layer 80, 180-Semiconductor layer
240a,240b - ITO도전막240a, 240b-ITO conductive film
본 발명은 적어도 게이트전극을 마스크로하여 제1영역과 제2영역에 이온을 도핑하고 활성화 하여 형성되는 반도체층과, 상기 반도체층의 제1영역의 이온도핑부와 접촉되는 데이터버스라인과, 상기 반도체층의 제2영역의 이온도핑부와 접촉되는 화소전극과를 갖는 액정표시장치에 있어서,A semiconductor layer is formed by doping and activating ions in a first region and a second region using at least a gate electrode as a mask, a data bus line in contact with an ion doping portion in a first region of the semiconductor layer, and A liquid crystal display device having a pixel electrode in contact with an ion doping portion in a second region of a semiconductor layer,
상기 반도체층의 하층에 적어도 층간절연막을 개재하여 게이트버스라인이 형성되고, 상기 반도체층의 상층에 적어도 게이트절연막을 개재하여 상기 게이트전극과 상기 데이터버스라인이 형성되고, 상기 게이트전극 및 데이터버스라인을 포함하여 덮는 보호막 위에 상기 화소전극이 형성되고, 상기 데이터버스라인과 상기 반도체층의 제1영역의 이온도핑부는 제1 및 제2콘택홀을 통하여 상기 화소전극을 형성하는 재질에 의하여 서로 연결되고, 상기 반도체층의 제2영역의 이온도핑부는 제3콘택홀을 통하여 상기 화소전극과 접촉되고, 상기 게이트전극과 상기 게이트버스라인은 제4 및 제5콘택홀을 통하여 상기 화소전극을 형성하는 재질에 의하여 서로 연결되도록 구성되는 것을 특징으로한다.A gate bus line is formed under the interlayer insulating film at least under the semiconductor layer, and the gate electrode and the data bus line are formed over at least a gate insulating film over the semiconductor layer, and the gate electrode and data bus line are formed. The pixel electrode is formed on the passivation layer covering the substrate, and the ion doping portions of the data bus line and the first region of the semiconductor layer are connected to each other by a material forming the pixel electrode through first and second contact holes. And an ion doping portion of the second region of the semiconductor layer is in contact with the pixel electrode through a third contact hole, and the gate electrode and the gate bus line form the pixel electrode through fourth and fifth contact holes. It characterized in that configured to be connected to each other by.
특히, 상기 게이트버스라인과 함께 제1보조용량용 공통전극이 형성되고, 상기 제1보조용량용 공통전극과 상기 반도체층의 제2영역은 적어도 상기 층간절연막을 개재하여 중첩되어 있다.In particular, a first storage capacitor common electrode is formed together with the gate bus line, and the first storage capacitor common electrode and the second region of the semiconductor layer overlap at least through the interlayer insulating film.
또, 상기 데이터버스라인 및 게이트전극과 함께 제2보조용량용 금속막이 상기 게이트버스라인과 중첩되도록 상기 게이트절연막과 상기 층간절연막을 개재하여 섬모양으로 형성되고, 상기 제2보조용량용 금속막은 상기 보호막을 개재하여 상기 화소전극의 단부와 중첩되고, 상기 화소전극의 단부와는 제6콘택홀을 통하여 연결되도록 구성되어 있다.The second storage capacitor metal layer is formed in an island shape with the data bus line and the gate electrode interposed between the gate insulating film and the interlayer insulating film so that the second storage capacitor metal film overlaps the gate bus line. The pixel layer overlaps with an end portion of the pixel electrode through a protective film, and is connected to an end portion of the pixel electrode through a sixth contact hole.
본 발명의 액정표시장치의 제조방법은 투명기판 위에 제1금속막으로 게이트버스라인을 형성하는 공정, 상기 게이트버스라인이 형성된 기판 위에 층간절연막을 형성하는 공정, 상기 층간절연막 위에 반도체층을 형성하는 공정, 상기 반도체층이 형성된 기판 위에 게이트절연막을 형성하는 공정, 상기 게이트절연막 위에 제2금속막으로 데이터버스라인 및 게이트전극을 형성하는 공정, 적어도 상기 게이트전극을 마스크로하여 상기 반도체층의 제1영역과 제2영역에 이온을 도핑하고 활성화 하는공정, 상기 데이터버스라인 및 게이트전극을 포함하여 덮는 보호막을 형성하는 공정, 상기 데이터버스라인의 일부가 노출되는 제1콘택홀, 상기 반도체층의 이온이 도핑된 제1영역의 일부가 노출되는 제2콘택홀, 상기 반도체층의 이온이 도핑된 제2영역의 일부가 노출되는 제3콘택홀, 상기 게이트전극의 일부가 노출되는 제4콘택홀, 상기 게이트버스라인의 일부가 노출되는 제5콘택홀을 동시에 형성하는 공정,A method of manufacturing a liquid crystal display device according to the present invention includes forming a gate bus line with a first metal film on a transparent substrate, forming an interlayer insulating film on a substrate on which the gate bus line is formed, and forming a semiconductor layer on the interlayer insulating film. Forming a gate insulating film on the substrate on which the semiconductor layer is formed; forming a data bus line and a gate electrode on the gate insulating film using a second metal film; at least the gate electrode as a mask; Doping and activating ions in a region and a second region, forming a protective film covering the data bus line and the gate electrode, a first contact hole exposing a portion of the data bus line, and ions of the semiconductor layer A second contact hole exposing a portion of the doped first region and a portion of the second region doped with ions of the semiconductor layer Simultaneously forming a third contact hole exposed, a fourth contact hole exposing a portion of the gate electrode, and a fifth contact hole exposing a portion of the gate bus line;
상기 각각의 콘택홀이 형성된 기판 위에 투명도전막을 형성하는 공정, 상기 투명도전막을 패터닝하여 상기 제1콘택홀과 제2콘택홀이 연결되는 도전막, 상기 제3콘택홀과 접촉되는 화소전극, 상기 제4콘택홀과 제5콘택홀이 연결되는 도전막으로 형성하는 공정을 포함한다.Forming a transparent conductive film on the substrate on which each contact hole is formed, a conductive film connecting the first contact hole and the second contact hole by patterning the transparent conductive film, a pixel electrode in contact with the third contact hole, and And forming a conductive film to which the fourth contact hole and the fifth contact hole are connected.
또, 상기 제1금속막으로 상기 게이트버스라인을 형성할 때 제1보조용량용 공통전극을 동시에 형성하고, 상기 제1보조용량용 공통배선은 상기 층간절연막을 개재하여 상기 반도체층의 이온이 도핑된 제2영역의 단부와 중첩되도록 형성된다.In addition, when the gate bus line is formed of the first metal layer, a common electrode for a first storage capacitor is simultaneously formed, and the first storage capacitor common wiring is doped with ions in the semiconductor layer through the interlayer insulating layer. And overlap the end portions of the second regions.
또, 상기 제2금속막으로 상기 데이터버스라인 및 게이트전극을 형성할 때 제2보조용량용 금속막을 동시에 형성하되, 상기 제2보조용량용 금속막은 상기 게이트버스라인과 중첩되도록 상기 게이트절연막과 상기 층간절연막을 개재하여 섬모양으로 형성되고, 상기 보호막을 개재하여 상기 화소전극의 단부와 중첩되고, 상기 화소전극의 단부와는 제6콘택홀을 통하여 연결되도록 형성되어 있다.In addition, when the data bus line and the gate electrode are formed of the second metal film, a second storage capacitor metal film is simultaneously formed, and the second storage capacitor metal film overlaps the gate bus line. It is formed to have an island shape through an interlayer insulating film, and overlaps an end portion of the pixel electrode through the protective film, and is connected to an end portion of the pixel electrode through a sixth contact hole.
이하, 도 5, 도 6a∼도 6e, 도 7,도 8, 도 9 등을 참고하여 본 발명의 액정표시장치의 제조방법 및 구조 작용 등을 상세히 설명한다.Hereinafter, a manufacturing method, a structure action, and the like of the liquid crystal display device of the present invention will be described in detail with reference to FIGS. 5, 6A to 6E, 7, 8, and 9.
도 6a∼도 6e는 도 5의 A-A´선을 따라 절단하여 나타내는 제조공정 단면도이고, 도 7은 도 5의 B-B´선을 따라 절단하여 나타내는 단면도이고, 도 8은 도 5의 C-C´선을 따라 절단하여 나타내는 단면도이고, 도 9는 도 5의 D-D´선을 따라 절단하여 나타내는 단면도이다.6A to 6E are cross-sectional views of the manufacturing process taken along line AA ′ of FIG. 5, FIG. 7 is a cross-sectional view taken along line BB ′ of FIG. 5, and FIG. 8 is taken along line CC ′ of FIG. 5. FIG. 9 is a cross-sectional view showing a cut along the line DD ′ of FIG. 5.
먼저, 도 5의 평면도에서 알 수 있는 것처럼, 게이트버스라인 120, 120과 데이터버스라인 130, 130이 교차하여 형성되는 영역에 화소전극 140이 형성된다. 상기 화소전극 140은 게이트전극 120a를 기준으로하여 양쪽으로 구분된 제1영역 180a와 제2영역 180b의 반도체층 중 콘택홀 109c를 통하여 제2영역의 반도체층과 접촉되어 있다. 데이터버스라인 130과 제1영역의 반도체층 180a는 콘택홀 109a, 109b를 통하여 화소전극을 구성하는 재질로 된 도전막 240a에 의하여 연결되어 있다.First, as can be seen in the plan view of FIG. 5, the pixel electrode 140 is formed in a region where the gate bus lines 120 and 120 and the data bus lines 130 and 130 cross each other. The pixel electrode 140 is in contact with the semiconductor layer of the second region through the contact hole 109c among the semiconductor layers of the first region 180a and the second region 180b which are divided on both sides of the gate electrode 120a. The data bus line 130 and the semiconductor layer 180a of the first region are connected to each other by a conductive film 240a made of a material constituting the pixel electrode through the contact holes 109a and 109b.
한편, 게이트전극 120a와 게이트버스라인 120은 콘택홀 109d,109e를 통하여 화소전극을 구성하는 재질로 된 도전막 240b에 의하여 연결되어 있다.The gate electrode 120a and the gate bus line 120 are connected to each other by a conductive film 240b made of a material constituting the pixel electrode through the contact holes 109d and 109e.
그리고, 제1보조용량전극 160은 제2영역의 반도체층 180b의 단부와 제1보조용량용 공통전극 150의 중첩에 의하여 구성되고, 제2보조용량전극 170은 화소전극 140의 단부와 제2보조용량용 금속막 120b의 중첩에 의하여 구성된다.The first storage capacitor electrode 160 is formed by overlapping an end portion of the semiconductor layer 180b of the second region with the first storage capacitor common electrode 150. The second storage capacitor electrode 170 includes an end portion of the pixel electrode 140 and the second storage capacitor electrode 140. It is comprised by overlapping of the metal film 120b for capacitance.
상기와 같이 구성되는 액정표시장치의 제조방법은 투명기판 110 위에 제1금속막으로 된 게이트버스라인 120과, 제1보조용량용 공통전극 150의 패턴을 먼저 형성하고, 그 기판 위에 SiNx,SiOx 등의 무기절연막이나 유기절연막으로 이루어진 층간절연막 135을 증착한다(도 6a, 도 8, 도 9).In the manufacturing method of the liquid crystal display device configured as described above, a pattern of a gate bus line 120 made of a first metal film and a first auxiliary capacitance common electrode 150 is first formed on a transparent substrate 110, and SiNx, SiOx, etc. are formed on the substrate. An interlayer insulating film 135 made of an inorganic insulating film and an organic insulating film is deposited (FIGS. 6A, 8, and 9).
이어서, 상기 층간절연막 135 위에 p-Si(폴리다결정-Si)층으로 이루어지는 반도체층 80이 소정의 패턴 모양으로 형성된다(도 6b).Subsequently, a semiconductor layer 80 made of a p-Si (polypolycrystalline-Si) layer is formed on the interlayer insulating film 135 in a predetermined pattern shape (Fig. 6B).
이어서, 반도체층 80이 형성된 기판 위에 무기절연막으로 이루어지는 게이트절연막 125가 형성되고, 그 위에 제2금속막으로 게이트전극 120a 및 데이터버스라인 130, 제2보조용량용 금속막 120b를 소정의 패턴으로 형성한다. 상기 제2보조용량용 금속막 120b는 게이트절연막 125와 층간절연막 135를 개재하여 상기 게이트버스라인 120과 중첩되고, 그 게이트버스라인 근방에 섬모양을 갖도록 패턴이 형성된다. 상기 게이트전극 120a 등의 제2금속막을 마스크로하여 n+ 또는 p+이온을 반도체층에 도핑하고 소정의 온도로 활성화하여 반도체층의 일부가 소스/드레인전극층으로 되도록 한다. 상기 화소전극 140 영역 내에 위치하도록 형성되는 반도체층 180은 게이트전극에 의하여 차페되는 부분을 제외하고, 반도체층의 모든 영역에 이온이 도핑된다. 즉, 제1보조용량용 공통전극 150과 층간절연막 135를 개재하여 중첩되는 반도체층 180b의 영역도 도핑층이 형성되므로 도전성이 증가하여 낮은 인가전압조건에서도 제1보조용량전극의 축적용량을 크게할 수 있다. 아울러 제2보조용량전극을 형성하기 위해서 제2금속막과 ITO막이 콘택홀로 연결되어 있기 때문에 제2보호막의 두께 증가와 관계없이 일정한 보조용량을 만들어 줄 수 있다.Subsequently, a gate insulating film 125 made of an inorganic insulating film is formed on the substrate on which the semiconductor layer 80 is formed, and the gate electrode 120a, the data bus line 130 and the second storage capacitor metal film 120b are formed in a predetermined pattern on the second metal film. do. The second storage capacitor metal film 120b overlaps the gate bus line 120 via the gate insulating film 125 and the interlayer insulating film 135, and a pattern is formed to have an island shape in the vicinity of the gate bus line. Using a second metal film such as the gate electrode 120a as a mask, n + or p + ions are doped into the semiconductor layer and activated at a predetermined temperature so that a part of the semiconductor layer becomes a source / drain electrode layer. In the semiconductor layer 180 formed to be positioned in the pixel electrode 140 region, ions are doped in all regions of the semiconductor layer except for portions shielded by the gate electrode. In other words, the doping layer is also formed in the region of the semiconductor layer 180b that overlaps the first storage capacitor common electrode 150 and the interlayer insulating layer 135, thereby increasing the conductivity and increasing the storage capacitance of the first storage capacitor electrode even under low applied voltage conditions. Can be. In addition, since the second metal film and the ITO film are connected to the contact hole in order to form the second storage capacitor electrode, a constant storage capacity can be made regardless of the increase in the thickness of the second protective film.
또, 상기 데이터버스라인은 상기 반도체층 보다 상층에 형성되므로 그 두께를 두껍게 형성하더라도 그 데이터버스라인의 단차로 인한 TFT소자와 관련된 배선의 단선은 발생하지 않는다. 따라서 데이터버스라인의 저항을 낮추기 위하여 데이터버스라인의 두께를 두껍게할 수 있는 여유를 확보할 수 있다(도 6c,도 7).Further, since the data bus line is formed on the upper layer than the semiconductor layer, even if the thickness is made thick, the disconnection of the wiring associated with the TFT element due to the step of the data bus line does not occur. Therefore, in order to reduce the resistance of the data bus line, it is possible to secure a margin for increasing the thickness of the data bus line (FIGS. 6C and 7).
이어서, 무기절연막 또는 유기절연막으로 이루어지는 제1보호막 165와 제2보호막 175가 적층되어 게이트절연막 등을 덮도록 형성된다. 상기 제1보호막 및 제2보호막은 TFT 등을 보호하는 보호막 역할을 한다(도 6d).Subsequently, the first protective film 165 made of the inorganic insulating film or the organic insulating film and the second protective film 175 are stacked to cover the gate insulating film or the like. The first protective film and the second protective film serve as a protective film for protecting the TFT and the like (FIG. 6D).
이어서, 제1보호막 165, 제2보호막 175를 관통하여 데이터버스라인 130의 일부가 노출되는 콘택홀 109a와, 제1보호막 165, 제2보호막 175, 게이트절연막 125를 관통하여 이온이 도핑된 제1영역의 반도체층 180a의 일부와 이온이 도핑된 제2영역의 반도체층 180b의 일부가 각각 노출되는 콘택홀 109b,109c가 형성되고, 동시에 제1보호막 165, 제2보호막 175, 게이트절연막 125, 층간절연막 135를 관통하여 게이트전극 120의 일부가 노출되는 콘택홀 109e, 제1보호막 165, 제2보호막 175를 관통하여 게이트전극 120a의 일부 및 제2보조용량용 금속막 120b의 일부가 각각 노출되는 콘택홀 109d,109f가 각각 형성된다. 상기 각각의 콘택홀을 형성한 후, 그 위에 ITO막을 증착하고, 그 ITO막을 소정의 패턴으로 형성하여 제2영역의 이온이 도핑된 반도체층 180(180b)에 형성된 콘택홀 109c를 통하여 화소전극 140과 접촉되도록 형성하고, 그 화소전극 140의 단부는 콘택홀 109f를 통하여 제2보조용량용 금속막 120b와 접촉되도록 형성된다. 또, 상기 화소전극의 형성과정에서 ITO도전막 240a로 콘택홀 109a와, 콘택홀 109b를 통하여 데이터버스라인 130과 제1영역의 이온이 도핑된 반도체층 180(180a)이 서로 접촉되도록 형성하고, ITO도전막 240b로 콘택홀 109d와 콘택홀 109e를 통하여 게이트전극 120a와 게이트버스라인 120이 접촉되도록 형성한다(도 5, 도 6e).Subsequently, the first hole doped with ions through the contact hole 109a through which the portion of the data bus line 130 is exposed through the first passivation layer 165 and the second passivation layer 175, and the first passivation layer 165, the second passivation layer 175, and the gate insulating layer 125. Contact holes 109b and 109c exposing a portion of the semiconductor layer 180a in the region and a portion of the semiconductor layer 180b in the second region doped with ions are formed, and at the same time, the first passivation layer 165, the second passivation layer 175, the gate insulating layer 125, and the interlayer are formed. A contact hole 109e through which the portion of the gate electrode 120 is exposed through the insulating layer 135 and a part of the gate electrode 120a and a portion of the second storage capacitor metal layer 120b which are respectively exposed through the contact hole 109e, the first passivation layer 165, and the second passivation layer 175; Holes 109d and 109f are formed, respectively. After forming each of the contact holes, an ITO film is deposited thereon, the ITO film is formed in a predetermined pattern, and the pixel electrode 140 is formed through the contact hole 109c formed in the semiconductor layer 180 (180b) doped with ions in the second region. And the end of the pixel electrode 140 is in contact with the second storage capacitor metal film 120b through the contact hole 109f. In the process of forming the pixel electrode, the contact hole 109a is formed in the ITO conductive film 240a and the data bus line 130 and the semiconductor layer 180 (180a) doped with ions in the first region are formed to contact each other through the contact hole 109b. The gate electrode 120a and the gate bus line 120 come into contact with the ITO conductive film 240b through the contact hole 109d and the contact hole 109e (FIGS. 5 and 6E).
본 발명의 상세한 설명에서는 제1보조용량전극 160과 제2보조용량전극 170을 동시에 구성하는 구조를 이용하였지만, 이 구조에 한 정되지 않고, 상기 제1보조용량전극과 제2보조용량전극은 필요에 따라 선택적으로 구성할 수 있다.In the detailed description of the present invention, a structure in which the first storage capacitor electrode 160 and the second storage capacitor electrode 170 are configured at the same time is used. However, the structure is not limited thereto, and the first storage capacitor electrode and the second storage capacitor electrode are required. It can be optionally configured according to.
본 발명의 액정표시장치의 제1보조용량전극 160은 반도체층 180이 상층에 위치하여 제1보조용량용 공통전극 150과 층간절연막 135를 사이에 두고 중첩되도록 구성되므로써, 그 중첩부의 반도체층에 충분히 이온을 도핑할 수 있고, 이로 인하여 종래와 비교하여 개구율이 저하되지 않는 조건에서 낮은 보조용량전압으로도 보조용량전극의 축적용량을 크게할 수 있는 효과가 있다.The first storage capacitor electrode 160 of the liquid crystal display device of the present invention is configured so that the semiconductor layer 180 is positioned on the upper layer so as to overlap the first storage capacitor common electrode 150 and the interlayer insulating layer 135 so that the semiconductor layer 180 is sufficiently overlapped with the semiconductor layer of the overlapping portion. Ions can be doped, thereby increasing the storage capacitance of the storage capacitor electrode even at a low storage capacitor voltage under the condition that the aperture ratio does not decrease as compared with the conventional art.
아울러, 제2보조용량전극의 형성을 위해서 제2금속막과 ITO막이 콘택홀로 연결되어 있기 때문에 제2보호막의 두께가 증가하더라도 보조용량의 감소를 막을 수 있다.In addition, since the second metal film and the ITO film are connected to the contact hole to form the second storage capacitor electrode, the reduction of the storage capacitance can be prevented even if the thickness of the second protective film is increased.
또한, 데이터버스라인 130을 게이트버스라인 120 및 반도체층 180 보다 상층부에 구성하므로써 데이터버스라인의 두께를 크게하여 데이터버스라인의 저항을 줄일 수 있는 효과가 있다.In addition, since the data bus line 130 is formed above the gate bus line 120 and the semiconductor layer 180, the thickness of the data bus line can be increased to reduce the resistance of the data bus line.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990020496A KR100303069B1 (en) | 1999-06-03 | 1999-06-03 | LCD device and the same method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990020496A KR100303069B1 (en) | 1999-06-03 | 1999-06-03 | LCD device and the same method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010001346A true KR20010001346A (en) | 2001-01-05 |
KR100303069B1 KR100303069B1 (en) | 2001-10-29 |
Family
ID=19589847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990020496A KR100303069B1 (en) | 1999-06-03 | 1999-06-03 | LCD device and the same method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100303069B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7342631B2 (en) | 2003-06-27 | 2008-03-11 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method of fabricating the same |
KR100840318B1 (en) * | 2001-12-10 | 2008-06-20 | 삼성전자주식회사 | Thin film transistor substrate, fabricating method thereof and liquid crystal display |
KR100955380B1 (en) * | 2003-06-30 | 2010-04-29 | 엘지디스플레이 주식회사 | Fabrication method of polycrystalline liquid crystal display device |
US7868953B2 (en) | 2001-09-26 | 2011-01-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100463869B1 (en) * | 2001-12-28 | 2004-12-30 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display and fabrication method for thereof |
KR101427581B1 (en) | 2007-11-09 | 2014-08-07 | 삼성디스플레이 주식회사 | Organic light emitting diode display and method for manufacturing the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05297412A (en) * | 1992-04-22 | 1993-11-12 | Nippon Steel Corp | Liquid crystal display device |
KR100205373B1 (en) * | 1996-06-11 | 1999-07-01 | 구자홍 | Manufacturing method of liquid crystal display element |
JP3547063B2 (en) * | 1996-09-10 | 2004-07-28 | シャープ株式会社 | Method for manufacturing active matrix type liquid crystal display device |
JP3992797B2 (en) * | 1996-09-25 | 2007-10-17 | 東芝松下ディスプレイテクノロジー株式会社 | Liquid crystal display |
JP3279939B2 (en) * | 1996-11-13 | 2002-04-30 | 三菱電機株式会社 | Liquid crystal display device |
-
1999
- 1999-06-03 KR KR1019990020496A patent/KR100303069B1/en not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7868953B2 (en) | 2001-09-26 | 2011-01-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
US7990484B2 (en) | 2001-09-26 | 2011-08-02 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
US8040446B2 (en) | 2001-09-26 | 2011-10-18 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
KR100840318B1 (en) * | 2001-12-10 | 2008-06-20 | 삼성전자주식회사 | Thin film transistor substrate, fabricating method thereof and liquid crystal display |
US7342631B2 (en) | 2003-06-27 | 2008-03-11 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method of fabricating the same |
US7567311B2 (en) | 2003-06-27 | 2009-07-28 | Lg Display Co., Ltd. | Liquid crystal display device |
KR100955380B1 (en) * | 2003-06-30 | 2010-04-29 | 엘지디스플레이 주식회사 | Fabrication method of polycrystalline liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
KR100303069B1 (en) | 2001-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100540106B1 (en) | Active matrix substrate and display device | |
US9012273B2 (en) | Method of manufacturing a flat panel display device | |
US5942310A (en) | Liquid crystal display with increased aperture ratio | |
US7205570B2 (en) | Thin film transistor array panel | |
US20010007362A1 (en) | Thin film transistor, liquid crystal display and fabricating methods thereof | |
CN101375406B (en) | Thin film transistor, and active matrix substrate and display device provided with such thin film transistor | |
US20100012941A1 (en) | Thin film transistor array panel for liquid crystal display having pixel electrode | |
US20040099865A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
US5990999A (en) | Liquid crystal display with a protection layer formed by the layer used to form the pixel electrode | |
JPH1048610A (en) | Liquid crystal display element | |
KR100312329B1 (en) | Liguid Crystal display and methode of manufacturing the same | |
KR100303069B1 (en) | LCD device and the same method | |
JP3799915B2 (en) | Electro-optical device manufacturing method, semiconductor substrate, and electro-optical device | |
JP4182779B2 (en) | Display device and manufacturing method thereof | |
US20050098781A1 (en) | Thin film array panel | |
US8488093B2 (en) | Array substrate for liquid crystal display and manufacturing method thereof | |
KR100275932B1 (en) | Lcd device and manufacturing method threrof | |
JP4322043B2 (en) | Display device | |
JPH11326941A (en) | Active matrix display device | |
US8421939B2 (en) | Display control substrate, manufacturing method thereof, liquid crystal display panel, electronic information device | |
JP2000029071A (en) | Array substrate for display device and its production | |
KR100697371B1 (en) | Thin Film Transistor Structure | |
KR100247271B1 (en) | A liquid crystal display having a storage capacitor and manufacturing method thereof | |
KR20050055384A (en) | Liquid crystal display panel and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 16 |
|
EXPY | Expiration of term |