KR20000074142A - Semiconductor package and Method for fabricating the same - Google Patents
Semiconductor package and Method for fabricating the same Download PDFInfo
- Publication number
- KR20000074142A KR20000074142A KR1019990017863A KR19990017863A KR20000074142A KR 20000074142 A KR20000074142 A KR 20000074142A KR 1019990017863 A KR1019990017863 A KR 1019990017863A KR 19990017863 A KR19990017863 A KR 19990017863A KR 20000074142 A KR20000074142 A KR 20000074142A
- Authority
- KR
- South Korea
- Prior art keywords
- polymer
- pad
- chip
- semiconductor package
- metal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
본 발명은 반도체 패키지에 관한 것으로, 특히 FAB에서의 패드 재배치 기술을 이용하여 칩 축소시에 볼 배열을 그대로 유지할 수 있도록한 반도체 패키지 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a semiconductor package and a method of manufacturing the same, which are capable of maintaining the ball arrangement during chip reduction by using a pad repositioning technique in FAB.
일반적으로 BGA(Ball Grid Array) 패키지는 패키지 몸체의 면적을 QFP(Quad Flat Package)타입보다 작게 할 수 있으며 QFP와는 달리 리드의 변형이 없다는 특징이 있다.In general, a ball grid array (BGA) package can have a smaller package body area than a quad flat package (QFP) type, and unlike QFP, there is no deformation of a lead.
현재, 칩 스케일 패키지(Chip Scale Package)에 대한 팬 인아웃 BGA 패키지의 적용은 기본적인 개념만 제시되고 있는 상태이다.Currently, the application of the fan in-out BGA package to the chip scale package is only a basic concept.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 패키지에 관하여 설명하면 다음과 같다.Hereinafter, a semiconductor package according to the related art will be described with reference to the accompanying drawings.
도 1a내지 도 1c는 종래 기술의 팬 아웃 BGA 패키지 구조를 나타낸 구성도이다.1A to 1C are block diagrams illustrating a fan out BGA package structure according to the related art.
μ-BGA 패키지에 대한 Fan out구조를 유형별로 나누면 다음의 세가지로 나눌 수 있다.The fan out structure for the μ-BGA package can be divided into three types.
먼저, 도 1a에서와 같이, 엘레스토머(Elastomer) 및 인캡슐레이션(Encapsulation)을 이용한 형태의 오버행 타입(Overhang type)의 패키지가 있다.First, as shown in FIG. 1A, there is an overhang type package using an elastomer and an encapsulation.
그 구조는 엘레스토머를 칩 외부로 확장시키고 주변을 인캡슐레이션하여 솔더볼이 놓일 공간을 확보한 형태이다.The structure extends the elastomer out of the chip and encapsulates the periphery to make room for the solder balls.
즉, 칩(1)의 중앙부를 제외한 양쪽 부분상에 엘레스토머(2)가 확장 구성되고 엘레스토머(2)상에 솔더볼(4)들을 갖는 폴리이미드 필름(5)이 구성되고 주변에는 몰딩 수지와 같은 인캡슐레이션재(材)가 구성된다.That is, the polyimide film 5 having the elastomer 2 is expanded on both parts except the center of the chip 1 and the solder balls 4 are formed on the elastomer 2, and the molding is formed around the chip 1. An encapsulation material such as a resin is formed.
그리고 도 1b는 메탈링을 칩 외곽에 연결시킨 형태의 확장링 타입(Extender Ring type)패키지를 나타낸 것이다.FIG. 1B illustrates an extended ring type package in which metal rings are connected to the outside of the chip.
그 구조는 칩외곽에 확장링(6)을 구성하고 그 사이를 인캡슐레이션하여 솔더볼이 놓일 공간을 확보한 형태이다.The structure is configured to form an expansion ring (6) on the outside of the chip and encapsulated therebetween to secure a space for the solder ball.
그리고 도 1c는 메탈링이 열방출판(7)의 역할을 하도록한 것으로 열방출 타입(Thermal Spreader type)의 패키지를 나타낸 것이다.1C shows a package of a thermal spreader type in which the metal ring serves as the heat radiating plate 7.
그 구조는 메탈링에 칩이 얹어 질 수 있도록하여 방열판 역할을 동시하는 형태이다.The structure allows the chip to be placed on the metal ring to act as a heat sink.
이와 같은 패키지들은 CSP에 대해 기본적인 개념만 제공된 상태이고 완전 적용이 되지 않은 상태이다.Such packages are only provided with a basic concept of CSP and are not fully applied.
이는 아직 기술에 대한 신뢰성이 확보되지 않았고 가격 측면에서의 경쟁력이 확보되지 않았기 때문이다.This is because technology reliability has not yet been secured and price competitiveness has not been secured.
이와 같은 종래 기술의 BGA 패키지에서는 다음과 같은 문제가 있다.Such a conventional BGA package has the following problems.
먼저, 오버행 타입(Overhang type)의 패키지에서는 칩외부로 확장된 인캡슐레이션재(材)가 휘어지는 것에 의해 패키지의 평탄도를 제어하기가 어렵고, 솔더 볼의 수를 확장하는 것이 제한적으로 이루어진다.First, in an overhang type package, it is difficult to control the flatness of the package by bending the encapsulation material extended out of the chip, and the number of solder balls is limited.
또한, 칩 바깥쪽으로 존재하는 볼과 리드 본딩에 의한 입출력간의 연결이 어렵다.In addition, the connection between the ball and the input and output by the lead bonding outside the chip is difficult.
그리고 확장링을 사용하는 경우에는 링이 칩과 유사한 물성을 갖도록하는 것이 어렵고, 링과 칩사이의 인캡슐레이션 재료 확보 및 공정이 어렵다.In the case of using an extension ring, it is difficult to make the ring have similar physical properties to the chip, and it is difficult to secure and process the encapsulation material between the ring and the chip.
본 발명은 이와 같은 종래 기술의 반도체 패키지의 문제를 해결하기 위한 것으로, 패드 재배치 기술을 이용하여 칩 축소시 기존의 볼 배열을 유지하여 기존의 실장 규격(specification)을 만족할 수 있고, FAB 공정을 이용하여 패키지 제작 공정을 진행하여 다량의 패키지 제작이 한번에 가능하도록한 반도체 패키지 및 그의 제조 방법을 제공하는데 그 목적이 있다.The present invention is to solve such a problem of the semiconductor package of the prior art, it is possible to meet the existing specification specification by maintaining the existing ball arrangement during chip reduction by using the pad rearrangement technology, using the FAB process The purpose of the present invention is to provide a semiconductor package and a method of manufacturing the same, which allow a large number of packages to be produced at a time by going through a package manufacturing process.
도 1a내지 도 1c는 종래 기술의 팬 아웃 BGA 패키지 구조를 나타낸 구성도1A to 1C are block diagrams illustrating a fan out BGA package structure according to the related art.
도 2는 본 발명에 따른 반도체 패키지의 구성도2 is a block diagram of a semiconductor package according to the present invention
도 3a내지 도 3d는 본 발명에 따른 반도체 패키지 공정을 나타낸 단면도3A-3D are cross-sectional views illustrating a semiconductor package process in accordance with the present invention.
도 4a내지 도 4f는 도 3d 이후의 반도체 패키지 공정을 나타낸 단면도4A-4F are cross-sectional views illustrating a semiconductor package process after FIG. 3D.
도 5는 본 발명에 따른 다른 실시예의 반도체 패키지 공정을 나타낸 구성도5 is a schematic view showing a semiconductor package process of another embodiment according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
31. 칩 32. 다이 본더31. Chip 32. Die Bonder
33. 폴리머 코팅용 메탈 캔 34. 폴리머 코팅 노즐33. Polymer can metal for coating 34. Polymer coating nozzle
35.37. 다이 지지용 폴리머 36. 패드35.37. Polymer for die support 36. Pad
38.38a. 스트레스 버퍼용 폴리머 39. 패드 재배치용 금속층38.38a. Polymer for stress buffer 39. Metal layer for pad relocation
39a. 패드 재배치용 금속 배선 40. 솔더 마스크용 폴리머39a. Metal wiring for pad relocation 40. Polymer for solder mask
41. 솔더볼 33a. 방열판41. Solder Balls 33a. Heatsink
이와 같은 목적을 달성하기 의한 본 발명에 따른 반도체 패키지는 패드를 갖는 칩과,상기 칩과 동일 높이로 칩의 옆면에 접하여 구성되는 다이 지지용 폴리머와,상기 패드부분을 제외하고 칩과 다이 지지용 폴리머상에 구성되는 스트레스 버퍼용 폴리머와,상기 패드에 콘택되며 스트레스 버퍼용 폴리머의 상면에 소정의 패턴으로 형성되는 패드 재배치용 금속 배선과,상기 패드 재배치용 금속 배선의 일부가 오픈되도록 구성되는 솔더 마스크용 폴리머와,상기 솔더 마스크용 폴리머의 오픈된 부분을 통하여 패드 재배치용 금속 배선에 연결되는 솔더볼들을 포함하여 구성되는 것을 특징으로 하고, 본 발명에 따른 반도체 패키지의 제조 방법은 개별화된 칩들을 원형의 폴리머 코팅용 메탈 캔 바닥면에 다이 본딩하고 다이 지지용 폴리머를 전면에 코팅하는 단계;상기 칩의 상부면이 노출되도록 한후 전면에 스트레스 버퍼용 폴리머를 코팅하는 단계;상기 스트레스 버퍼용 폴리머를 선택적으로 제거하여 패드 부분이 노출되도록 패터닝한후 전면에 금속층을 형성하는 단계;상기 금속층을 선택적으로 패터닝하여 패드에 콘택되고 스트레스 버퍼용 폴리머상에 소정의 패턴을 갖는 패드 재배치용 금속 배선을 형성하는 단계;전면에 솔더 마스크용 폴리머를 형성하고 상기 패드 재배치용 금속 배선의 일부가 노출되도록 한후 솔더볼을 붙인후 리플로우하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A semiconductor package according to the present invention for achieving the above object is a chip having a pad, a die support polymer configured to be in contact with the side of the chip at the same height as the chip, and a chip and die support except the pad portion A stress buffer polymer formed on a polymer, a pad repositioning metal wire contacting the pad and formed in a predetermined pattern on an upper surface of the stress buffer polymer, and a solder configured to open a portion of the pad repositioning metal wire And a solder ball connected to the pad repositioning metal wire through an open portion of the solder mask polymer, and the method for manufacturing a semiconductor package according to the present invention comprises: Die-bond to the bottom of the metal can for polymer coating Coating the upper surface of the chip to expose the upper surface of the stress buffer polymer; selectively removing the stress buffer polymer to pattern the pad portion to expose the metal layer on the front surface; Selectively patterning a metal layer to form pad redistribution metal wiring contacting the pad and having a predetermined pattern on the stress buffer polymer; forming a solder mask polymer on the front surface and exposing a portion of the pad redistribution metal wiring It is characterized in that it comprises a step of reflow after attaching the solder ball.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 패키지 및 그의 제조 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a semiconductor package and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 반도체 패키지의 구성도이다.2 is a configuration diagram of a semiconductor package according to the present invention.
패드(36)를 갖는 칩(31)과, 칩(31)과 동일 높이로 칩(31)의 옆면에 접하여 구성되는 다이 지지용 폴리머(37)와, 상기 패드(36)부분을 제외하고 칩(31)과 다이 지지용 폴리머(37)상에 구성되는 스트레스 버퍼용 폴리머(38a)와, 패드(36)에 콘택되며 스트레스 버퍼용 폴리머(38a)의 상면에 소정의 패턴으로 형성되는 패드 재배치용 금속 배선(39a)과, 상기 패드 재배치용 금속 배선(39a)의 일부가 오픈되도록 구성되는 솔더 마스크용 폴리머(40)와, 상기 솔더 마스크용 폴리머(40)의 오픈된 부분을 통하여 패드 재배치용 금속 배선(39a)에 연결되는 솔더볼(41)들을 포함하여 구성된다.A chip 31 having a pad 36, a die support polymer 37 formed in contact with the side surface of the chip 31 at the same height as the chip 31, and a chip except for the pad 36. 31) and the stress buffer polymer 38a formed on the die support polymer 37, and the pad rearrangement metal contacted with the pad 36 and formed in a predetermined pattern on the upper surface of the stress buffer polymer 38a. The pad repositioning metal wiring through the open portion of the solder mask polymer 40 configured to open the wiring 39a, a part of the pad repositioning metal wiring 39a, and the solder mask polymer 40 It is configured to include a solder ball (41) connected to (39a).
여기서, 솔더볼(41)은 대응되는 패드(36)와 수직하게 정렬되어 구성되지 않고 패드 재배치용 금속 배선(39a)에 의해 형성위치가 다르게 구성된다.Here, the solder ball 41 is not configured to be vertically aligned with the corresponding pad 36, but is formed differently by the pad repositioning metal wiring 39a.
그리고 본 발명의 다른 실시예의 하나로 다이 부착 공정에서 사용되는 폴리머 코팅용 메탈 캔(33)을 열전도도가 뛰어난 알루미늄이나 구리를 사용하여 소잉 공정으로 다이를 분리하여 칩(31)의 하부에 방열판(33a)이 구성되도록 할수 있다.In another embodiment of the present invention, the polymer coating metal can 33 used in the die attaching process may be formed using an aluminum or copper having excellent thermal conductivity, and the die may be separated by a sawing process to form a heat sink 33a at the bottom of the chip 31. ) Can be configured.
이와 같은 구조를 갖는 본 발명에 따른 반도체 패키지의 제조 방법은 다음과 같다.The manufacturing method of the semiconductor package which concerns on this invention which has such a structure is as follows.
도 3a내지 도 3d는 본 발명에 따른 반도체 패키지 공정을 나타낸 단면도이고, 도 4a내지 도 4f는 도 3d 이후의 반도체 패키지 공정을 나타낸 단면도이다.3A to 3D are cross-sectional views illustrating a semiconductor package process according to the present invention, and FIGS. 4A to 4F are cross-sectional views illustrating a semiconductor package process after FIG. 3D.
먼저, 도 3a에서와 같이, 소자 제조 공정이 완료된 웨이퍼를 소잉(sawing) 및 테스트 공정으로 개별화한다.First, as shown in FIG. 3A, the wafer on which the device fabrication process is completed is individualized into sawing and test processes.
그리고 도 3b에서와 같이, 개별화된 칩(31)을 다이 본더(32) 장비를 이용하여 칩 두께와 동일한 높이를 갖는 원형의 폴리머 코팅용 메탈 캔(33)의 바닥면에 다이 본딩(die bonding)한다.3B, die bonding of the individualized chip 31 to the bottom surface of the circular polymer coating metal can 33 having the same height as the chip thickness using the die bonder 32 equipment. do.
여기서, 다이 본딩 접착제는 온도 또는 UV 조사에 의해 분리될 수 있는 재료를 사용한다.Here, the die bonding adhesive uses a material that can be separated by temperature or UV irradiation.
이어, 도 3c에서와 같이, 폴리머 코팅 노즐(34)을 이용한 스핀 코팅 방식으로 탄성 계수가 0.5 ~ 5Gpa정도되는 다이 지지용 폴리머(35)를 폴리머 코팅용 메탈 캔(33)이 채워지도록 코팅한다.Subsequently, as shown in FIG. 3C, the die support polymer 35 having an elastic modulus of about 0.5 to 5 Gpa is coated by a spin coating method using the polymer coating nozzle 34 to fill the metal coating metal can 33 for polymer coating.
여기서, 코팅되는 다이 지지용 폴리머(35)는 노광과 에칭이 가능한 재료를 사용한다.Here, the die support polymer 35 to be coated uses a material that can be exposed and etched.
그리고 도 3d에서와 같이, 칩(31)의 상부면이 노출되도록 노광 및 에칭 공정을 진행한다.3D, an exposure and etching process is performed such that the top surface of the chip 31 is exposed.
이와 같은 공정으로 칩(31)의 단면 구조를 보면, 패드(36)를 갖는 칩(31)의 측면에 칩(31)과 동일 높이로 다이 지지용 폴리머(37)가 구성된다.When the cross-sectional structure of the chip 31 is seen in such a step, the die supporting polymer 37 is formed on the side of the chip 31 having the pads 36 at the same height as the chip 31.
이와 같은 상태에서 후속되는 공정을 칩(31) 단면 구조를 참고하여 설명하면 다음과 같다.The subsequent process in such a state will be described with reference to the chip 31 cross-sectional structure as follows.
먼저, 도 4a에서와 같이, 패드(36)를 갖는 칩(31)의 측면에 칩(31)과 동일 높이로 다이 지지용 폴리머(37)가 구성되어 있는 전면에 스트레스를 완화시킬 수 있는 저탄성계수의 스트레스 버퍼용 폴리머(38)(다이 지지용 폴리머(37)보다 탄성계수가 낮은)를 5 ~ 50㎛의 두께로 코팅한다.First, as shown in FIG. 4A, a low elasticity that can alleviate stress on the front surface of the die support polymer 37 formed at the same height as the chip 31 on the side of the chip 31 having the pads 36. Coefficient of stress buffer polymer 38 (lower modulus of elasticity than die-supporting polymer 37) is coated to a thickness of 5 to 50 mu m.
그리고 도 4b에서와 같이, 노광 및 에칭 공정으로 상기 스트레스 버퍼용 폴리머(38)를 선택적으로 제거하여 패드(36)부분이 노출되도록 패터닝한다.As shown in FIG. 4B, the stress buffer polymer 38 is selectively removed by an exposure and etching process to pattern the pad 36.
이와 같은 패드(36) 오픈 공정과 동시에 소잉 공정에서 제거될 부분의 스트레스 버퍼용 폴리머(38)를 노광하여 패키지가 바닥면까지 분리되도록 에칭한다.At the same time as the opening of the pad 36, the polymer 38 for the stress buffer of the portion to be removed in the sawing process is exposed to be etched to separate the package to the bottom surface.
이어, 도 4c에서와 같이, 상기 패터닝되어진 스트레스 버퍼용 폴리머(38a)를 포함하는 전면에 패드 재배치를 위한 패드 재배치용 금속층(39)을 스퍼터링 공정으로 형성한다.Subsequently, as shown in FIG. 4C, the pad repositioning metal layer 39 for pad repositioning is formed on the entire surface including the patterned stress buffer polymer 38a by a sputtering process.
그리고 도 4d에서와 같이, 패드와 솔더볼이 콘택되는 위치가 일치하지 않도록 하여 실장하는 플립칩 공정시의 패드 재배치 기술을 이용하여 상기 패드 재배치용 금속층(39)을 선택적으로 에칭하여 패드 재배치용 금속 배선(39a)을 형성한다.In addition, as shown in FIG. 4D, the pad repositioning metal layer 39 is selectively etched using a pad repositioning technique in a flip chip process in which the pads and the solder balls are contacted with each other so as to be inconsistent. 39a is formed.
이어, 도 4e에서와 같이, 상기 패터닝된 패드 재배치용 금속 배선(39a)을 보호하고 솔더 마스트 역할을 하는 솔더 마스크용 폴리머(40)를 전면에 형성한다.Subsequently, as shown in FIG. 4E, the solder mask polymer 40 that protects the patterned pad repositioning metal wire 39a and serves as a solder mast is formed on the front surface.
그리고 도 4f에서와 같이, 솔더링을 위하여 상기 솔더 마스크용 폴리머(40)를 선택적으로 에칭하여 패드 재배치용 금속 배선(39a)의 일부 상면이 노출되도록한다.As shown in FIG. 4F, the solder mask polymer 40 is selectively etched for soldering so that a part of the upper surface of the pad repositioning metal wire 39a is exposed.
상기 일부 상면에 노출된 패드 재배치용 금속 배선(39a)에 솔더볼(41)을 붙이고 리플로우 공정을 진행한다.The solder ball 41 is attached to the pad repositioning metal wire 39a exposed on the upper surface of the part, and the reflow process is performed.
이와 같은 반도체 패키지 제조 공정을 완료한후에 도 5에서와 같이, 소잉 공정으로 다이 분리를 한다.After the semiconductor package manufacturing process is completed, die separation is performed by a sawing process as shown in FIG. 5.
그리고 도 5는 본 발명에 따른 다른 실시예의 반도체 패키지 공정을 나타낸 구성도이다.5 is a block diagram showing a semiconductor package process of another embodiment according to the present invention.
이때, 도 5에서와 같은 다이 분리시에 폴리머 코팅용 메탈 캔(33)을 열전도도가 뛰어난 알루미늄이나 구리를 사용하고 이를 분리하는 경우 방열판(33a)이 탑재된 패키지를 제작할 수 있다.At this time, in the case of separating the die as shown in FIG. 5, when the polymer coating metal can 33 is made of aluminum or copper having excellent thermal conductivity and separated therefrom, a package on which the heat sink 33a is mounted may be manufactured.
이와 같은 본 발명에 따른 반도체 패키지 및 그 제조 방법은 다음과 같은 효과가 있다.Such a semiconductor package and a manufacturing method thereof according to the present invention has the following effects.
첫째, 패드 재배치 기술을 사용하여 패키지 공정을 하여 칩 축소시에 솔더볼의 배열을 그대로 유지한 상태에서 공정을 진행할 수 있으므로 실장 규격의 변화없이 기술을 적용하는 효과가 있다.First, the pad process can be performed using the pad repositioning technology so that the process can be performed while maintaining the arrangement of the solder balls as the chip is reduced, so that the technology can be applied without changing the mounting specifications.
즉, 칩 축소 패키지 공정에의 적용성을 높인다.That is, the applicability to the chip reduction package process is increased.
둘째, 방열판으로 사용할 수 있는 메탈 캔을 이용하여 웨이퍼 레벨 패키지 공정을 일부 적용하여 한번의 공정으로 다량의 패키지를 제적할 수 있어 생산성을 높이는 효과가 있다.Second, by using a metal can that can be used as a heat sink to apply a portion of the wafer-level package process, a large amount of packages can be removed in one step, thereby increasing productivity.
이는 가격 경쟁력을 높이는 효과도 있다.This also increases price competitiveness.
셋째, 패드 재배치용 금속 패턴을 이용하므로 칩 외부로의 솔더볼 확장이 용이하다.Third, it is easy to extend the solder ball to the outside of the chip by using a metal pattern for pad repositioning.
넷째, 장비의 추가 투입없이 기존의 장비를 이용하여 패키지 공정을 진행하므로 가격 상승 요인이 없이 발전된 패키지 방법을 제공하는 효과가 있다.Fourth, since the packaging process is performed using existing equipment without additional equipment, there is an effect of providing an advanced package method without a price increase factor.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990017863A KR20000074142A (en) | 1999-05-18 | 1999-05-18 | Semiconductor package and Method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990017863A KR20000074142A (en) | 1999-05-18 | 1999-05-18 | Semiconductor package and Method for fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000074142A true KR20000074142A (en) | 2000-12-05 |
Family
ID=19586261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990017863A KR20000074142A (en) | 1999-05-18 | 1999-05-18 | Semiconductor package and Method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000074142A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327032B2 (en) | 2005-04-13 | 2008-02-05 | Samsung Electronics Co., Ltd. | Semiconductor package accomplishing fan-out structure through wire bonding |
| KR100843735B1 (en) * | 2001-12-29 | 2008-07-04 | 페어차일드코리아반도체 주식회사 | Wafer level chip scale package having pillar in solder bump |
-
1999
- 1999-05-18 KR KR1019990017863A patent/KR20000074142A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843735B1 (en) * | 2001-12-29 | 2008-07-04 | 페어차일드코리아반도체 주식회사 | Wafer level chip scale package having pillar in solder bump |
| US7327032B2 (en) | 2005-04-13 | 2008-02-05 | Samsung Electronics Co., Ltd. | Semiconductor package accomplishing fan-out structure through wire bonding |
| US7550830B2 (en) | 2005-04-13 | 2009-06-23 | Samsung Electronics Co., Ltd. | Stacked semiconductor package having fan-out structure through wire bonding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| KR100393448B1 (en) | Semiconductor package and method for manufacturing the same | |
| JP5227501B2 (en) | Stack die package and method of manufacturing the same | |
| JP2828053B2 (en) | Semiconductor device | |
| US20080182398A1 (en) | Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate | |
| US20040115862A1 (en) | [process and structure for semiconductor package] | |
| KR101119708B1 (en) | Land grid array packaged device and method of forming same | |
| US6075281A (en) | Modified lead finger for wire bonding | |
| US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
| US20090042339A1 (en) | Packaged integrated circuits and methods to form a packaged integrated circuit | |
| US6339253B1 (en) | Semiconductor package | |
| KR20080095797A (en) | Stack package with releasing layer and method for forming the same | |
| US20040150099A1 (en) | Cavity down MCM package | |
| US20070281393A1 (en) | Method of forming a trace embedded package | |
| US20070108609A1 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| US6160311A (en) | Enhanced heat dissipating chip scale package method and devices | |
| US20080315436A1 (en) | Semiconductor wafer that supports multiple packaging techniques | |
| US9165867B1 (en) | Semiconductor device with lead frame contact solder balls and related methods | |
| KR20000074142A (en) | Semiconductor package and Method for fabricating the same | |
| KR100487135B1 (en) | Ball Grid Array Package | |
| JP4626063B2 (en) | Manufacturing method of semiconductor device | |
| KR20080048311A (en) | Semiconductor package and method of manufacturing the same | |
| JP3968321B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6489571B1 (en) | Molded tape ball grid array package | |
| KR19990002593U (en) | Chip size package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |