KR20000065603A - Internal voltage generation circuit - Google Patents

Internal voltage generation circuit Download PDF

Info

Publication number
KR20000065603A
KR20000065603A KR1019990012029A KR19990012029A KR20000065603A KR 20000065603 A KR20000065603 A KR 20000065603A KR 1019990012029 A KR1019990012029 A KR 1019990012029A KR 19990012029 A KR19990012029 A KR 19990012029A KR 20000065603 A KR20000065603 A KR 20000065603A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
internal power
burn
comparator
Prior art date
Application number
KR1019990012029A
Other languages
Korean (ko)
Inventor
정광영
최종현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990012029A priority Critical patent/KR20000065603A/en
Priority to TW089100981A priority patent/TW463178B/en
Publication of KR20000065603A publication Critical patent/KR20000065603A/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Dram (AREA)

Abstract

PURPOSE: An internal power source voltage generating circuit is provided which supplies an external power source voltage with an internal power source voltage in burn-in test. CONSTITUTION: An internal power source voltage generating circuit(10) generates an internal power source voltage by converting an external power source voltage. The circuit comprises: a comparator(20) generating a driving signal rising the internal power source voltage up to a reference voltage, when the internal power source voltage is lower than the reference voltage; a comparison control part(40) suppressing the operation of the comparator by blocking a current path to a ground voltage of the comparator during burn-in test; an input control part(50) blocking the internal power source voltage applied to an input terminal of the comparator by a burn-in control signal activated during burn-in test; a driver part(30) which rises the internal power source voltage from the external power source voltage in response to the driving signal, and drives the internal power source voltage with the external power source voltage in response to the burn-in control signal; and a subsidiary blocking part(60) suppressing the operation of the comparator by blocking the current path from the power source voltage of the comparator during burn-in test.

Description

내부전원전압 발생회로{Internal voltage generation circuit}Internal voltage generation circuit

본 발명은 반도체 메모리 회로에 관한 것으로서, 특히 내부전원전압 발생회로에 관한 것이다.The present invention relates to a semiconductor memory circuit, and more particularly to an internal power supply voltage generation circuit.

반도체 메모리 회로는 고집적, 고성능 및 저전력화를 추구하고 있다. 반도체 메모리 회로가 고집적화됨에 따라 칩(chip)내에 구성되는 각 트랜지스터 등의 소자의 크기는 점점 작아지고 있다. 이에따라, 작아진 트랜지스터 등의 소자특성에 대해 안정성 및 고신뢰성을 보장하기 위한 방법들이 개발되고 있다.Semiconductor memory circuits pursue high integration, high performance, and low power. As semiconductor memory circuits have been highly integrated, the size of elements such as transistors and the like that are formed in chips is becoming smaller. Accordingly, methods for ensuring stability and high reliability with respect to device characteristics such as smaller transistors have been developed.

그 방법들 중의 하나가 반도체 메모리 장치 내에 내부전원전압 발생회로를 내장하는 것이다. 트랜지스터 등이 작아지기 이전에 인가되던 외부전원 전압을 작아진 트랜지스터에 그대로 인가하면, 칩 내부에 형성되는 전계로 인하여 스트레스(stress)가 증가하여 트랜지스터 등은 동작불량 또는 파괴될 수 있다. 따라서, 작아진 트랜지스터등의 소자특성을 안정화시키기 위하여 반도체 메모리 회로는 외부전원전압을 칩내부에서 소정의 전압레벨로 강하시켜 칩내부의 동작전원 전압으로 사용한다. 그러므로 반도체 메모리 장치 내에 외부전원전압을 소정의 전압레벨로 강하시키는 내부전원전압 발생회로가 사용된다.One of the methods is to embed an internal power supply voltage generation circuit in a semiconductor memory device. If the external power supply voltage applied before the transistors and the like is applied to the transistors, the stress may increase due to the electric field formed inside the chip, and thus the transistors and the like may malfunction or be destroyed. Therefore, in order to stabilize device characteristics such as a smaller transistor, the semiconductor memory circuit drops the external power supply voltage to a predetermined voltage level inside the chip and uses it as the operating power supply voltage inside the chip. Therefore, an internal power supply voltage generation circuit for lowering the external power supply voltage to a predetermined voltage level is used in the semiconductor memory device.

한편, 반도체 메모리 회로의 고집적화는 트랜지스터등의 소자들의 불량발생율 증가를 초래하여 수율(yield) 및 신뢰성을 저하시킨다. 따라서, 조기에 불량칩을 검출하여 불량원인을 규명함으로써 반도체 집적회로의 수율 및 신뢰성 저하를 감소시킬 수 있다. 조기에 불량칩을 검출하는 방법들 중의 하나가 번-인(burn-in) 테스트이다. 번인 테스트는 칩의 완성이 끝나면 칩에 규정된 최대 동작전원 전압으로 고전압을 장시간 고온 상태에서 인가하여 테스트하는 방법이다. 번-인 테스트에 의하면 칩 내의 각 구성요소에 인가되는 스트레스가 가중되어, 조기에 불량칩이 쉽게 검출될 수 있다.On the other hand, high integration of semiconductor memory circuits leads to an increase in the failure rate of devices such as transistors, thereby lowering yield and reliability. Therefore, it is possible to reduce the yield and reliability deterioration of the semiconductor integrated circuit by detecting the defect chip early and identifying the cause of the defect. One of the ways to detect bad chips early on is the burn-in test. Burn-in test is a method of testing by applying a high voltage at a high temperature for a long time to the maximum operating power voltage specified in the chip after the completion of the chip. The burn-in test adds stress to each component in the chip, so that bad chips can be easily detected early.

번-인 테스트를 실시하기 위하여 내부전원전압 발생회로를 내장하지 않는 칩은 별도의 수단을 구비하지 않으나, 내부전원전압 발생회로를 구비하는 칩은 번-인 테스트를 위하여 내부전원전압을 상승시키는 소정의 수단을 구비한다. 그 이유는 번-인 테스트시 패드로부터 인가되는 고전압으로 인하여 내부회로의 동작점이 높아지기 때문이다. 그러므로, 고전압 보다 낮은 내부전원전압으로 동작하는 회로부분의 높은 동작점을 맞추기 위하여 내부전원전압의 전압레벨을 높여야 하기 때문이다. 따라서, 번-인 테스트시의 고전압 레벨을 내부전원전압 레벨로 공급하는 내부전원전압 발생회로가 요구된다.A chip which does not have an internal power supply voltage generation circuit for carrying out the burn-in test does not have a separate means, but a chip having an internal power supply voltage generation circuit has a predetermined value to increase the internal power supply voltage for the burn-in test. It is provided with the means. This is because the operating point of the internal circuit is increased due to the high voltage applied from the pad during the burn-in test. Therefore, it is necessary to increase the voltage level of the internal power supply voltage in order to match the high operating point of the circuit part operating with the internal power supply voltage lower than the high voltage. Therefore, an internal power supply voltage generation circuit for supplying the high voltage level at the burn-in test to the internal power supply voltage level is required.

본 발명의 목적은 번-인 테스트시 내부전원전압으로 외부전원전압을 공급하는 내부전원전압 발생회로를 제공하는 것이다.An object of the present invention is to provide an internal power supply voltage generation circuit for supplying an external power supply voltage to the internal power supply voltage during burn-in test.

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 본 발명의 일실시예에 따른 내부전원전압 발생회로를 나타내는 도면이다.1 is a view showing an internal power supply voltage generation circuit according to an embodiment of the present invention.

도 2는 도 1의 비교제어부 내의 제어신호 발생부를 나타내는 도면이다.FIG. 2 is a diagram illustrating a control signal generator in the comparison controller of FIG. 1.

도 3은 도 1에서의 제어 신호들 및 주요 구성요소의 동작을 나타내는 타이밍도이다.FIG. 3 is a timing diagram illustrating operation of control signals and main components in FIG. 1.

도 4는 도 1의 비교예로서의 내부전원전압 발생회로를 나타내는 도면이다.4 is a diagram illustrating an internal power supply voltage generation circuit as a comparative example of FIG. 1.

도 5는 도 4의 비교제어부 내의 제어신호 발생부를 나타내는 도면이다.5 is a diagram illustrating a control signal generator in the comparison controller of FIG. 4.

도 6은 도 4에서의 제어 신호들 및 주요 구성요소의 동작을 나타내는 타이밍도이다.FIG. 6 is a timing diagram illustrating operation of control signals and main components in FIG. 4.

상기 목적을 달성하기 위한 본 발명의 내부전원전압 발생회로는, 소정의 기준전압과 내부전원전압을 비교하여 내부전원전압이 낮을 경우 내부전원전압을 기준전압으로 상승시키는 구동신호를 발생하는 비교기와, 번-인 테스트시 비교기의 접지전압으로의 전류패스를 차단시켜 비교기의 동작을 억제하는 비교제어부와, 번-인 테스트시 활성화되는 번-인 제어신호에 의하여 비교기의 입력단으로 인가되는 내부전원전압을 차단하는 입력제어부와, 구동신호에 응답하여 외부전원전압으로부터 내부전원전압을 상승시키고, 번-인 제어신호에 응답하여 내부전원전압을 외부전원전압으로 구동하는 드라이버부와, 번-인 테스트시 비교기의 전원전압으로부터의 전류패스를 차단하여 비교기의 동작을 억제하는 보조차단부를 구비한다.An internal power supply voltage generation circuit of the present invention for achieving the above object comprises: a comparator for comparing a predetermined reference voltage and the internal power supply voltage to generate a drive signal for raising the internal power supply voltage to a reference voltage when the internal power supply voltage is low; In the burn-in test, the comparison control unit cuts off the current path to the ground voltage of the comparator and suppresses the operation of the comparator, and the internal power voltage applied to the input terminal of the comparator by the burn-in control signal activated during the burn-in test. An input control unit which cuts off, a driver unit which raises the internal power voltage from the external power voltage in response to the drive signal, and drives the internal power voltage to the external power voltage in response to the burn-in control signal, and a comparator during the burn-in test And an auxiliary cut-off portion for blocking the current path from the power supply voltage to suppress the operation of the comparator.

이와같은 본 발명의 내부전원전압 발생회로는 번-인 테스트시 인가되는 고전압의 외부전원전압으로 인하여 내부회로의 높아진 동작점을 맞추며 번-인 테스트시 칩 내의 스트레스를 가중시켜 조기에 불량칩을 검출할 수 있다. 또한, 번-인 테스트 동안에 메모리 셀 블락의 센싱 동작으로 인하여 내부전원전압의 전압레벨이 낮아지더라도 강하된 전압레벨을 보상한다.The internal power supply voltage generation circuit of the present invention matches the high operating point of the internal circuit due to the high external power supply voltage applied during the burn-in test, and increases the stress in the chip during the burn-in test to detect the defective chip early. can do. Also, during the burn-in test, the dropped voltage level is compensated even if the voltage level of the internal power supply voltage decreases due to the sensing operation of the memory cell block.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. For each figure, like reference numerals denote like elements.

실시예Example

도 1은 본 발명의 일실시예에 따른 내부전원전압 발생회로를 나타내는 도면이다. 이를 참조하면, 내부전원전압 발생회로(10)는 외부전원전압(VDDA)을 변환하여 내부전원전압(VINTA)을 발생한다. 내부전원전압(VINTA)은 메모리 셀 어레이 블락(미도시)으로 제공된다. 내부전원전압 회로(10)는 구체적으로, 비교기(20), 드라이버부(30), 비교제어부(40), 입력제어부(50) 및 보조제어부(60)를 구비한다.1 is a view showing an internal power supply voltage generation circuit according to an embodiment of the present invention. Referring to this, the internal power supply voltage generation circuit 10 converts the external power supply voltage VDDA to generate the internal power supply voltage VINTA. The internal power supply voltage VINTA is provided to a memory cell array block (not shown). Specifically, the internal power supply voltage circuit 10 includes a comparator 20, a driver unit 30, a comparison controller 40, an input controller 50, and an auxiliary controller 60.

비교기(20)는 소정의 기준전압(VREFA)과 내부전원전압(VINTA)을 비교하여 내부전원전압(VINTA)이 낮을 경우 내부전원전압(VINTA)을 기준전압(VREFA)으로 상승시키는 구동신호(PDRV)를 발생한다. 비교기(20)는 바람직하게 차동증폭기로 구성된다.The comparator 20 compares the predetermined reference voltage VREFA with the internal power supply voltage VINTA, and when the internal power supply voltage VINTA is low, the driving signal PDRV for raising the internal power supply voltage VINTA to the reference voltage VREFA. Will occur). Comparator 20 preferably consists of a differential amplifier.

비교기(20)는 구체적으로, 외부전원전압단(VDDA)에 연결되어 전류 소오스로 작용하는 제1 도전형인 P형의 제1 트랜지스터(T1), 제1 트랜지스터(T1)의 전류 미러(mirror)로 작용하는 제1 도전형의 제2 트랜지스터(T2), 내부전원전압(VINTA)에 게이팅되는 제2 도전형의 제3 트랜지스터(T3), 기준전압(VREFA)에 게이팅되는 제2 도전형인 N형의 제4 트랜지스터(T4), 비교기(20)의 접지전압(VSS)으로의 전류패스를 제공하는 제2 도전형의 제5 및 제6 트랜지스터들(T5,T6) 및 비교기(20)의 출력라인들을 등화(equalize)시키는 제1 도전형의 제7 트랜지스터(T7)을 포함한다.Specifically, the comparator 20 is a P-type first transistor T1 and a current mirror of the first transistor T1 of a first conductivity type connected to an external power supply voltage terminal VDDA and acting as a current source. The second conductive type T2 of the first conductive type acting, the third transistor T3 of the second conductivity type gated to the internal power supply voltage VINTA, and the second conductive type G type of the second conductivity type gated to the reference voltage VREFA Output lines of the fifth and sixth transistors T5 and T6 of the second conductive type and the comparator 20 that provide a current path to the fourth transistor T4 and the ground voltage VSS of the comparator 20. The seventh transistor T7 of the first conductivity type to equalize is included.

비교기(20)에서 기준전압(VREFA)은 설정되는 내부전원전압(VINTA)과 동일한 전압레벨이다. 그러므로, 내부전원전압(VINTA)이 기준전압(VREFA)보다 낮을 경우, 제4 트랜지스터(T4)를 통하여 접지전압(VSS)쪽으로 흐르는 전류량이 제3 트랜지스터(T3)를 통해 접지전압(VSS)쪽으로 흐르는 전류량보다 크게 된다. 따라서, 비교기(20)의 출력신호인 구동신호(PDRV)는 "로우레벨"로 하강한다. "로우레벨"로 하강하는 구동신호(PDRV)는 드라이버부(30)로 제공되어 내부전원전압(VINTA)이 기준전압(VREFA)으로 상승하도록 외부전원전압(VDDA)으로부터 내부전원전압(VINTA)으로 전압을 공급한다. 반면, 내부전원전압(VINTA)이 기준전압(VREFA)보다 높을 경우, 제4 트랜지스터(T4)를 통하여 접지전압(VSS)쪽으로 흐르는 전류량이 제3 트랜지스터(T3)를 통해 접지전압(VSS)쪽으로 흐르는 전류량보다 작게 된다. 따라서, 비교기(20)의 구동신호(PDRV)는 "하이레벨"로 상승한다. "하이레벨"로 상승하는 구동신호(PDRV)는 드라이버부(30)를 억제하여 내부전원전압(VINTA)으로의 전압공급을 차단한다.In the comparator 20, the reference voltage VREFA is at the same voltage level as the internal power supply voltage VINTA. Therefore, when the internal power supply voltage VINTA is lower than the reference voltage VREFA, the amount of current flowing through the fourth transistor T4 toward the ground voltage VSS flows through the third transistor T3 toward the ground voltage VSS. It becomes larger than the amount of current. Therefore, the drive signal PDRV, which is an output signal of the comparator 20, drops to the "low level". The driving signal PDRV falling to the "low level" is provided to the driver unit 30 so that the internal power supply voltage VINTA goes from the external power supply voltage VDDA to the internal power supply voltage VINTA so that the internal power supply voltage VINTA rises to the reference voltage VREFA. Supply the voltage. On the other hand, when the internal power supply voltage VINTA is higher than the reference voltage VREFA, the amount of current flowing toward the ground voltage VSS through the fourth transistor T4 flows toward the ground voltage VSS through the third transistor T3. It becomes smaller than the amount of current. Therefore, the drive signal PDRV of the comparator 20 rises to " high level. &Quot; The driving signal PDRV rising to the "high level" suppresses the driver unit 30 to cut off the voltage supply to the internal power supply voltage VINTA.

드라이버부(30)는 노멀 모드시 비교기(20)의 구동신호(PDRV)에 응답하여 외부전원전압(VDDA)으로부터 내부전원전압(VINTA)을 상승시킨다. 그리고 번-인 테스트시 활성화되는 번-인 제어신호(PWBE)에 응답하여 내부전원전압(VINTA)을 외부전원전압(VDDA)으로 구동한다. 드라이버부(30)는 구체적으로, 드라이버(32) 및 드라이버단 셋팅부(34)를 구비한다.The driver unit 30 increases the internal power supply voltage VINTA from the external power supply voltage VDDA in response to the drive signal PDRV of the comparator 20 in the normal mode. The internal power supply voltage VINTA is driven by the external power supply voltage VDDA in response to the burn-in control signal PWBE that is activated during the burn-in test. Specifically, the driver unit 30 includes a driver 32 and a driver stage setting unit 34.

드라이버(32)는 구동신호(PDRV)에 의하여 게이팅되어 외부전원전압(VDDA)으로부터 내부전원전압(VINTA)의 전압레벨을 상승시킨다. 드라이버(32)는 구동신호(PDRV)가 게이트에 인가되고 외부전원전압(VDDA)이 소스에 연결되고 내부전원전압(VINTA)이 드레인에 연결되는 제1 도전형의 트랜지스터(T8)인 것이 바람직하다.The driver 32 is gated by the driving signal PDRV to raise the voltage level of the internal power supply voltage VINTA from the external power supply voltage VDDA. The driver 32 may be a transistor T8 of a first conductivity type in which a driving signal PDRV is applied to a gate, an external power supply voltage VDDA is connected to a source, and an internal power supply voltage VINTA is connected to a drain. .

드라이버단 셋팅부(34)는 번-인 제어신호(PWBE)의 활성화 동안에 내부전원전압(VINTA)이 외부전원전압(VDDA)으로 되도록 드라이버(32)를 구동한다. 드라이버 셋팅부(34)는 번-인 제어신호(PWBE)에 게이팅되어 구동신호(PDRV)를 접지전압(VSS) 레벨로 하는 제2 도전형의 트랜지스터(T9)인 것이 바람직하다.The driver stage setting section 34 drives the driver 32 such that the internal power supply voltage VINTA becomes the external power supply voltage VDDA during activation of the burn-in control signal PWBE. The driver setting unit 34 may be a second conductive transistor T9 gated to the burn-in control signal PWBE to set the driving signal PDRV to the ground voltage VSS level.

그러므로, 드라이버부(30)는 노멀 모드시 비교기(20)에서 전달되는 "로우레벨"로 하강하는 구동신호(PDRV)에 응답하여 드라이버(32)의 트랜지스터(T8)를 "턴-온"시켜 내부전원전압(VINTA)이 기준전압(VREFA)이 되도록 내부전원전압(VINTA)의 전압레벨을 상승시킨다. 한편, 번-인 테스트시 드라이버부(30)은 번-인 제어신호(PWBE)의 활성화에 응답하여 드라이버단 셋팅부(34)의 트랜지스터(T9)를 "턴-온"시켜 구동신호(PDRV)를 접지전압(VSS) 레벨로 한다. 접지전압 레벨의 구동신호(PDRV)에 의하여 드라이버(32)의 트랜지스터(T8)가 "턴-온"되어 내부전원전압(VINTA)은 외부전원전압(VDDA)으로 구동된다. 따라서, 드라이버부(30)는 노멀 모드시 내부전원전압(PVINTA)을 기준전압(VREFA)으로 상승시키고 번-인 테스트시 외부전원전압(VDDA)으로 구동한다.Therefore, the driver unit 30 "turns on" the transistor T8 of the driver 32 in response to the driving signal PDRV falling to the "low level" transmitted from the comparator 20 in the normal mode. The voltage level of the internal power supply voltage VINTA is raised so that the power supply voltage VINTA becomes the reference voltage VREFA. In the burn-in test, the driver unit 30 turns on the transistor T9 of the driver stage setting unit 34 in response to the activation of the burn-in control signal PWBE, thereby driving the drive signal PDRV. Is set to the ground voltage (VSS) level. The transistor T8 of the driver 32 is "turned on" by the drive signal PDRV of the ground voltage level, and the internal power supply voltage VINTA is driven to the external power supply voltage VDDA. Therefore, the driver unit 30 increases the internal power supply voltage PVINTA to the reference voltage VREFA in the normal mode and drives the external power supply voltage VDDA during the burn-in test.

비교제어부(40)는 번-인 테스트시 비교기(20)의 접지전압(VSS)으로의 전류패스를 차단시켜 비교기(20)의 동작을 억제한다. 비교제어부(40)는 번-인 테스트를 지시하는 번-인 제어신호(PWBE)에 응답하여 내부전원전압 차단 신호(PVINTAS)를 발생하는 제어신호 발생부(42)를 더 구비한다. 그리하여, 비교제어부(40)는 번-인 테스트시에 비활성하는 내부전원전압 차단 신호(PVINTAS)에 응답하여 비교기(20)의 접지전압(VSS)으로의 전류패스를 차단한다.The comparison control unit 40 cuts off the current path to the ground voltage VSS of the comparator 20 during the burn-in test to suppress the operation of the comparator 20. The comparison controller 40 further includes a control signal generator 42 for generating the internal power supply voltage blocking signal PVINTAS in response to the burn-in control signal PWM. Thus, the comparison controller 40 cuts off the current path to the ground voltage VSS of the comparator 20 in response to the internal power supply voltage blocking signal PVINTAS that is inactive during the burn-in test.

도 2는 도 1의 비교제어부(40) 내의 제어신호 발생부를 나타내는 도면이다. 이를 참조하면, 제어신호 발생부(42)는 번-인 제어신호(PWBE) 및 메모리 셀 어레이 블락(미도시)을 센싱하는 센싱 인에이블 신호(PSE)에 응답하여 메모리 셀 어레이 블락(미도시)으로 내부전원전압(VINTA) 공급을 인에이블하는 내부전원전압 인에이블 신호(PVINTAEB)를 발생한다. 즉, 노멀 동작시 번-인 제어신호(PWBE)가 "로우레벨"로 비활성화 동안, 센싱 인에이블 신호(PSE)가 "하이레벨"인 메모리 셀 어레이 블락(미도시)을 센싱하는 구간에서 내부전원전압 인에이블 신호(PVINTAEB)는 "로우레벨"로 활성화하고, 메모리 셀 어레이 블락(미도시)을 센싱하지 않는 구간인 "로우레벨"의 센싱 인에이블 신호(PSE)에 의하여 내부전원전압 인에이블 신호(PVINTAEB)는 "하이레벨"로 비활성화한다. 그리고 번-인 테스트시 "하이레벨"의 번-인 제어신호(PWBE)에 의하여 내부전원전압 인에이블 신호(PVINTAEB)는 "로우레벨"로 활성화한다.2 is a diagram illustrating a control signal generator in the comparison controller 40 of FIG. 1. Referring to this, the control signal generator 42 responds to the burn-in control signal PWBE and the sensing enable signal PSE to sense the memory cell array block (not shown). This generates an internal power supply voltage enable signal (PVINTAEB) that enables supply of the internal power supply voltage (VINTA). That is, while the burn-in control signal PWBE is deactivated to the "low level" during the normal operation, the internal power supply is sensed in the section for sensing the memory cell array block (not shown) in which the sensing enable signal PSE is "high level". The voltage enable signal PVINTAEB is activated at the "low level" and the internal power supply voltage enable signal is activated by the "low level" sensing enable signal PSE which is a period in which the memory cell array block (not shown) is not sensed. (PVINTAEB) deactivates to "high level". During the burn-in test, the internal power voltage enable signal PVINTAEB is activated to the "low level" by the "high level" burn-in control signal PWBE.

또한, 제어신호 발생부(42)는 번-인 제어신호(PWBE) 및 센싱 인에이블 신호(PSE)의 지연신호인 센싱 지연 신호(PSD)에 응답하여 내부전원전압 차단 신호(PVINTAS)를 발생한다. 즉, 노멀 동작시 번-인 제어신호(PWBE)가 "로우레벨"로 비활성화 동안 "로우레벨"로 천이하는 센싱 지연 신호(PSD)에 의하여 내부전원전압 차단 신호(PVINTAS)는 "하이레벨"이 된다. 그리고 번-인 테스트시 "하이레벨"의 번-인 제어신호(PWBE)에 의하여 내부전원전압 차단 신호(PVINTAS)는 "로우레벨"이 된다.In addition, the control signal generator 42 generates the internal power voltage blocking signal PVINTAS in response to the burn-in control signal PWBE and the sensing delay signal PSD, which is a delay signal of the sensing enable signal PSE. . That is, the internal power voltage cutoff signal PVINTAS becomes "high level" by the sensing delay signal PSD which transitions to the "low level" during the deactivation of the burn-in control signal PWBE to the "low level" during normal operation. do. In the burn-in test, the internal power voltage blocking signal PVINTAS becomes "low level" by the burn-in control signal PWM of the "high level".

그러므로, 제어신호 발생부(42)는 번-인 테스트시 "하이레벨"의 번-인 제어신호(PWBE)에 의하여 "로우레벨"의 내부전원전압 인에이블 신호(PVINTAEB) 및 내부전원전압 차단 신호(PVINTAS)를 발생한다.Therefore, the control signal generating unit 42 uses the "low level" internal power supply voltage enable signal PVINTAEB and the internal power supply voltage blocking signal by the "high level" burn-in control signal PWBE during the burn-in test. Generates (PVINTAS).

다시, 도 1을 참조하면, 비교제어부(40)는 번-인 테스트시 "로우레벨"로 비활성화되는 내부전원전압 차단 신호(PVINTAS)에 의하여 "하이레벨"의 제1 및 제 2 차단제어신호들(S1,S2)을 발생한다. "하이레벨"의 차단제어신호들(S1,S2)은 비교기(20)의 제5 및 제6 트랜지스터들(T5,T6)의 게이트에 인가되어 제5 및 제6 트랜지스터들(T5,T6)을 "턴-오프"시켜 비교기(20)의 접지전압(VSS)으로의 전류패스를 차단한다.Referring again to FIG. 1, the comparison control unit 40 is the first and second blocking control signals of the "high level" by the internal power voltage blocking signal PVINTAS which is deactivated to the "low level" during the burn-in test. (S1, S2) is generated. The high level blocking control signals S1 and S2 are applied to gates of the fifth and sixth transistors T5 and T6 of the comparator 20 to control the fifth and sixth transistors T5 and T6. &Quot; Turn-off " to block the current path to ground voltage VSS of comparator 20. FIG.

한편, 비교제어부(40)는 메모리 셀 어레이 블락(미도시)을 센싱하지 않는 구간에서 메모리 셀 어레이 블락(미도시)으로 내부전원전압(VINTA) 공급을 디세이블하는 "하이레벨"의 내부전원전압 인에이블 신호(PVINTAEB)에 의하여 비교기(20)의 제7 트랜지스터(T7)를 "턴-온"시켜 출력라인들을 등화(equalize)시킨다. 그리하여 비교기(20)는 더 이상 차동증폭기의 동작을 수행하지 않는다.Meanwhile, the comparison controller 40 disables the "high level" internal power supply voltage for disabling the supply of the internal power supply voltage VINTA to the memory cell array block (not shown) in a section in which the memory cell array block (not shown) is not sensed. The seventh transistor T7 of the comparator 20 is "turned on" by the enable signal PVINTAEB to equalize the output lines. Thus, comparator 20 no longer performs the operation of the differential amplifier.

입력제어부(50)는 번-인 제어신호(PWBE)에 의하여 비교기(20)의 입력단으로 인가되는 내부전원전압(PVINTA)을 차단한다. 입력제어부(50)는 구체적으로, 전송부(52) 및 입력단 셋팅부(54)를 구비한다.The input controller 50 cuts off the internal power voltage PVINTA applied to the input terminal of the comparator 20 by the burn-in control signal PWBE. Specifically, the input controller 50 includes a transmitter 52 and an input terminal setting unit 54.

전송부(52)는 번-인 제어신호(PWBE)가 비활성화하는 노멀 동작시 내부전원전압(PVINTA)을 비교기(20)의 입력단으로 전달하고, 반면, 번-인 제어신호(PWBE)가 활성화하는 번-인 테스트시에는 내부전원전압(PVINTA)의 비교기(20) 입력단으로의 전달을 차단한다. 전송부(52)는 비교기(20)의 입력단과 내부전원전압(PVINTA)사이에 배치되고 번-인 제어신호(PWBE)에 게이팅되는 제1 도전형의 트랜지스터(T10)인 것이 바람직하다.The transmitter 52 transmits the internal power supply voltage PVINTA to the input terminal of the comparator 20 during the normal operation in which the burn-in control signal PWBE is inactivated, while the burn-in control signal PWBE is activated. In the burn-in test, the transfer of the internal power supply voltage PVINTA to the comparator 20 input terminal is blocked. The transmitter 52 is preferably a first conductive transistor T10 disposed between the input terminal of the comparator 20 and the internal power supply voltage PVINTA and gated to the burn-in control signal PWM.

입력단 셋팅부(54)는 번-인 테스트시에 비교기(20) 입력단의 전압레벨을 접지전압(VSS) 레벨로 고정시켜 비교기(20)의 접지전압(VSS)으로의 전류패스를 차단시킨다. 입력단 제어부(54)는 비교기(20) 입력단과 접지전압(VSS) 사이에 배치되고 번-인 제어신호(PWBE)에 게이팅되는 제2 도전형의 트랜지스터(T11)인 것이 바람직하다.The input terminal setting unit 54 blocks the current path to the ground voltage VSS of the comparator 20 by fixing the voltage level of the comparator 20 input terminal to the ground voltage VSS level during the burn-in test. The input terminal controller 54 is preferably a second conductive transistor T11 disposed between the comparator 20 input terminal and the ground voltage VSS and gated to the burn-in control signal PWBE.

그러므로, 입력제어부(50)에서는 번-인 제어신호(PWBE)가 비활성화하는 노멀 동작시 전송부의 트랜지스터(T10)는 "턴-온"되어 내부전원전압(VINTA)을 비교기(20)의 입력단으로 전달하고, 셋팅부(54)의 트랜지스터(T11)는 "턴-오프"된다. 그리고, 번-인 테스트시 활성하는 번-인 제어신호(PWBE)에 의하여 전송부의 트랜지스터(T10)는 "턴-오프"되어 내부전원전압(PVINTA)을 비교기(20) 입력단으로의 전달을 차단하고 번-인 제어신호(PWBE)에 게이팅되는 입력단 셋팅부(54)의 트랜지스터(T11)는 "턴-온"되어 비교기(20)의 입력단을 접지전압(VSS)으로 한다. 따라서, 입력 제어부(50)는 노멀 동작시 내부전원전압(VINTA)을 비교기(20) 입력단으로 전달하고, 번-인 테스트시 비교기(20) 입력단으로의 전달을 차단하며 비교기(20)의 입력단을 접지전압(VSS)으로 한다.Therefore, in the normal operation in which the burn-in control signal PWBE is inactivated in the input controller 50, the transistor T10 of the transmitter is “turned on” to transmit the internal power supply voltage VINTA to the input terminal of the comparator 20. The transistor T11 of the setting section 54 is " turned off ". In addition, the transistor T10 of the transmitter is “turned off” by the burn-in control signal PWBE, which is active during the burn-in test, to block the transfer of the internal power supply voltage PVINTA to the input of the comparator 20. The transistor T11 of the input terminal setting section 54 gated to the burn-in control signal PWBE is " turned on " to make the input terminal of the comparator 20 the ground voltage VSS. Therefore, the input control unit 50 transmits the internal power supply voltage VINTA to the comparator 20 input terminal during normal operation, blocks the transfer to the comparator 20 input terminal during burn-in test, and closes the input terminal of the comparator 20. Let ground voltage (VSS) be.

보조차단부(60)는 번-인 테스트시 비교기(20)의 전원전압(VDDA)으로부터의 전류패스를 차단하여 비교기(20)의 동작을 억제한다. 보조차단부(60)은 구체적으로, 번-인 제어신호(PWBE)와 내부전원전압 인에이블 신호(PVINTAEB)를 입력으로 하는 부정 논리합 게이트(G1) 및 부정 논리합 게이트(G1)의 출력에 게이팅되는 제1 도전형의 트랜지스터(T12)를 구비한다.The auxiliary blocking unit 60 blocks the current path from the power supply voltage VDDA of the comparator 20 during the burn-in test to suppress the operation of the comparator 20. Specifically, the auxiliary blocking unit 60 is gated to the outputs of the negative logic gate G1 and the negative logic gate G1 that input the burn-in control signal PWM and the internal power voltage enable signal PVINTAEB. A transistor T12 of the first conductivity type is provided.

보조차단부(60)에서는 번-인 테스트를 지시하는 "하이레벨"의 번-인 제어신호(PWBE) 또는 내부전원전압(VINTA) 공급을 디세이블하는 "하이레벨"의 내부전원전압 인에이블 신호(PVINTAEB)에 의하여 부정 논리합 게이트(G1)의 출력은 "로우레벨"이 된다. "로우레벨"의 부정 논리합 게이트(G1)의 출력에 의하여 게이팅되어 트랜지스터(T12)는 "턴-온"되어 비교기(20)의 한쪽 출력단으로 외부전원전압(VDDA)을 공급한다. 그리하여, 비교기(20)의 전원전압(VDDA)으로부터의 전류패스는 차단된다.The auxiliary cut-off unit 60 enables the "high level" burn-in control signal PWBE for indicating burn-in test or the "high level" internal power voltage enable signal for disabling supply of the internal power supply voltage VINTA. By the PVINTAEB, the output of the negative-OR gate G1 becomes "low level". The transistor T12 is "turned on" by the output of the "low level" negative logic gate G1 to supply the external power supply voltage VDDA to one output terminal of the comparator 20. Thus, the current path from the power supply voltage VDDA of the comparator 20 is interrupted.

본 실시예의 내부전원전압 발생회로(10)의 동작을 도 3의 타이밍도를 참조하여 설명하고자 한다.The operation of the internal power supply voltage generation circuit 10 of this embodiment will be described with reference to the timing diagram of FIG. 3.

도 3을 참조하면, 노멀 동작시 번-인 제어신호(PWBE)는 "로우레벨"로 비활성 상태이다. 이 노멀 동작 구간동안 메모리 셀 어레이 블락(미도시)을 센싱하는 센싱 인에이블 신호(PSE)가 "하이레벨"로 활성화할 때, 센싱 제어신호(PSE)에 의해 지연신호(PSD)가 발생되고, 제어 신호 발생부(42)는 메모리 셀 어레이 블락(미도시)으로 내부전원전압(VINTA) 공급을 인에이블하는 내부전원전압 인에이블 신호(PVINTAEB)를 "로우레벨"로 활성화시킨다.Referring to FIG. 3, the burn-in control signal PWBE is in an inactive state at a "low level" during normal operation. When the sensing enable signal PSE that senses the memory cell array block (not shown) is activated at a high level during this normal operation period, the delay signal PSD is generated by the sensing control signal PSE. The control signal generator 42 activates the internal power supply voltage enable signal PVINTAEB to a "low level" to enable supply of the internal power supply voltage VINTA to the memory cell array block (not shown).

내부전원전압 인에이블 신호(PVINTAEB)의 활성화에 응답하여 비교기(20, 도1)의 제7 트랜지스터(T7, 도 1)를 "턴-오프"시켜 비교기(20, 도 1)의 출력라인들의 등화를 해제한다. 따라서, 비교기(20, 도 1)는 기준전압(VREFA)과 내부전원전압(VINTA)을 비교하여 동작을 수행한다. 따라서, 비교기(20, 도 1)의 구동신호(PDRV)에 응답하여 드라이버부(30, 도 1)의 드라이버(32, 도 1)가 구동되어 내부전원전압(VINTA)을 기준전압(VREFA)으로 상승시킨다. 이때, 메모리 셀 어레이 블락(미도시)을 센싱하는 과정에서 소모되는 내부전원전압(VINTA)의 전압레벨이 낮아지더라도 드라이버(32, 도 1)의 구동으로 내부전원전압(VINTA)의 전압레벨은 유지된다.Equalization of the output lines of comparator 20 (Fig. 1) by " turning off " the seventh transistor T7 (Fig. 1) of comparator 20 (Fig. 1) in response to the activation of the internal power supply voltage enable signal PVINTAEB. Release it. Therefore, the comparator 20 (FIG. 1) performs an operation by comparing the reference voltage VREFA and the internal power supply voltage VINTA. Accordingly, in response to the drive signal PDRV of the comparator 20 (FIG. 1), the driver 32 (FIG. 1) of the driver unit 30 (FIG. 1) is driven to convert the internal power supply voltage VINTA to the reference voltage VREFA. Raise. At this time, even if the voltage level of the internal power supply voltage VINTA that is consumed in the process of sensing the memory cell array block (not shown) is lowered, the voltage level of the internal power supply voltage VINTA is driven by the driver 32 (FIG. 1). maintain.

이 후, 제어신호(PSE)의 지연신호(PSD)에 응답하여 "로우레벨"의 내부전원전압 차단 신호(PVINTAS)를 발생한다. "로우레벨"의 내부전원전압 차단 신호(PVINTAS)에 의하여 내부전원전압 발생회로(10, 도 1)의 비교제어부(40, 도 1)에서 제1 및 제 2 차단제어신호(S1,S2, 도 1)를 발생하여 비교기(20, 도 1)의 동작을 억제한다.Thereafter, in response to the delay signal PSD of the control signal PSE, an internal power supply voltage blocking signal PVINTAS having a "low level" is generated. The first and second cutoff control signals S1, S2, and FIG. 1 of the comparison control unit 40 (FIG. 1) of the internal power supply voltage generation circuit 10 (FIG. 1) by the "low level" internal power supply voltage blocking signal PVINTAS. 1) is generated to suppress the operation of the comparator 20 (FIG. 1).

다른 한편, 번-인 테스트시 번-인 제어신호(PWBE)는 "하이레벨"로 활성화 된다. 이 번-인 테스트 구간동안 메모리 셀 어레이 블락(미도시)을 센싱하는 센싱 인에이블 신호(PSE)가 "하이레벨"로 활성화할 때, 센싱 제어신호(PSE)에 의해 지연신호(PSD)가 발생된다. 제어신호 발생부(42)는 번-인 제어신호(PWBE)에 응답하여 "로우레벨"의 내부전원전압 인에이블 신호(PVINTAEB) 및 내부전원전압 차단 신호(PVINTAS)를 발생한다.On the other hand, during the burn-in test, the burn-in control signal PWBE is activated to "high level". When the sensing enable signal PSE, which senses the memory cell array block (not shown), is activated at a "high level" during this burn-in test period, a delay signal PSD is generated by the sensing control signal PSE. do. The control signal generator 42 generates an "low level" internal power supply voltage enable signal PVINTAEB and an internal power supply voltage cutoff signal PVINTAS in response to the burn-in control signal PWM.

"로우레벨"의 내부전원전압 차단 신호(PVINTAS)의 활성화에 응답하여 비교제어부(40, 도 1)는 제1 및 제 2 차단제어신호(S1,S2, 도 1)를 발생하여 비교기(20, 도 1)의 접지전압(VSS)으로의 전류패스를 차단한다. 그리고, 입력제어부(50, 도 1)는 번-인 제어신호(PWBE)에 의하여 비교기(20, 도 1)의 입력단으로 인가되는 내부전원전압(VINTA)을 차단하며, 보조차단부(60, 도 1)는 번-인 제어신호(PWBE)에 의하여 비교기(20, 도 1)의 전원전압(VDD)으로부터의 전류패스를 차단한다. 그러므로, 비교기(20, 도 1)의 동작이 억제된다.In response to the activation of the "low level" internal power voltage blocking signal PVINTAS, the comparison control unit 40 (FIG. 1) generates the first and second blocking control signals S1, S2 and FIG. The current path to the ground voltage VSS of FIG. 1) is blocked. In addition, the input control unit 50 (FIG. 1) cuts off the internal power voltage VINTA applied to the input terminal of the comparator 20 (FIG. 1) by the burn-in control signal PWBE, and the auxiliary blocking unit 60 (FIG. 1). 1) cuts off the current path from the power supply voltage VDD of the comparator 20 (Fig. 1) by the burn-in control signal PWBE. Therefore, the operation of the comparator 20 (FIG. 1) is suppressed.

또한, 번-인 제어신호(PWBE)에 응답하여 드라이버부(30, 도 1)의 드라이버 셋팅부(34, 도 1)는 내부전원전압(VINTA)을 외부전원전압(VDDA)이 되도록 드라이버(32, 도1)를 구동한다. 따라서, 번-인 테스트시 내부전원전압(PVINTA)은 외부전원전압(VDDA)이 된다.In addition, in response to the burn-in control signal PWBE, the driver setting unit 34 (FIG. 1) of the driver unit 30 (FIG. 1) causes the driver 32 to turn the internal power supply voltage VINTA to the external power supply voltage VDDA. 1). Therefore, in the burn-in test, the internal power supply voltage PVINTA becomes the external power supply voltage VDDA.

이상에서 설명한 본 실시예의 내부전원전압 발생회로(10, 도 1)는 번-인 테스트시 비교기(20, 도 1)의 동작을 차단하고 드라이버 셋팅부(34)의 동작으로 내부전원전압(PVINTA)을 외부전원전압(VDDA)으로 충분히 공급하는 잇점이 있다. 이러한 잇점은 도 1에 대한 비교예인 도 4를 참조하여 설명한다.The internal power supply voltage generation circuit 10 (FIG. 1) of the present embodiment described above cuts off the operation of the comparator 20 (FIG. 1) during burn-in test and operates the driver setting unit 34 to supply the internal power supply voltage PVINTA. This has the advantage of sufficiently supplying the external power supply voltage (VDDA). This advantage will be described with reference to FIG. 4, which is a comparative example with respect to FIG. 1.

비교예Comparative example

도 4를 참조하면, 내부전원전압 발생회로(100)은 도 1의 내부전원전압 발생회로(10)과 동작상 거의 동일하다. 그러나, 드라이버부(130), 비교제어부(140) 및 보조차단부(160)와 도 1의 그것들 사이에 차이가 있다. 그리고, 내부전원전압 발생회로(100)의 비교제어부(140)는 제어신호 발생부(142)를 구비하는데, 이 제어신호 발생부와 도 2의 제어신호 발생부(42) 사이에도 차이가 있다.Referring to FIG. 4, the internal power supply voltage generation circuit 100 is almost identical in operation to the internal power supply voltage generation circuit 10 of FIG. 1. However, there is a difference between the driver section 130, the comparison control section 140, and the auxiliary blocking section 160 and those of FIG. In addition, the comparison control unit 140 of the internal power supply voltage generation circuit 100 includes a control signal generator 142, which is different between the control signal generator and the control signal generator 42 of FIG. 2.

우선, 내부전원전압 발생회로(100)의 비교제어부(140) 내 제어신호 발생부(142)를 도 5를 참조하여 설명한다.First, the control signal generator 142 in the comparison controller 140 of the internal power supply voltage generator 100 will be described with reference to FIG. 5.

도 5를 참조하면, 제어신호 발생부(142)는 메모리 셀 블락(미도시)을 센싱하는 "하이레벨"의 센싱 인에이블 신호(PSE) 또는 번-인 테스트시 "하이레벨"의 번-인 제어신호(PWBE)에 응답하여 내부전원전압 인에이블 신호(PVINTAEB)를 "로우레벨"로 활성화한다. 또한, 제어신호 발생부(142)는 메모리 셀 블락(미도시) 센싱을 디세이블하는 즉, "로우레벨"의 센싱 인에이블 신호(PSE)의 지연신호(PSD) 또는 "하이레벨"의 번-인 제어신호(PWBE)에 응답하여 "하이레벨"의 내부전원전압 차단 신호(PVINTAS)를 발생한다.Referring to FIG. 5, the control signal generator 142 burns in a “high level” sensing enable signal PSE for sensing a memory cell block (not shown) or a “high level” during a burn-in test. In response to the control signal PWBE, the internal power supply voltage enable signal PVINTAEB is activated to a "low level". In addition, the control signal generator 142 disables the memory cell block (not shown) sensing, that is, the delay signal PSD of the "low level" sensing enable signal PSE or the "high level" burn-in. In response to the control signal PWBE, an internal power supply voltage blocking signal PVINTAS of "high level" is generated.

다시, 도 4를 참조하면, 제어신호 발생부(142)의 내부전원전압 인에이블 신호(PVINTAEB) 및 내부전원전압 차단 신호(PVINTAS)를 입력으로 하는 비교제어부(140)는 번-인 테스트시 "하이레벨"의 내부전원전압 차단 신호(PVINTAS) 및 "로우레벨"의 내부전원전압 인에이블 신호(PVINTAEB)에 응답하여 "하이레벨"의 제1 차단제어신호(S1) 및 제2 차단신호(S2)를 발생한다. 따라서, 비교기(120) 내 "하이레벨"의 제1 및 제2 차단제어신호(S1,S2)에 게이팅되는 트랜지스터(T6)는 "턴-온" 상태이므로, 번-인 테스트시 비교기(120)의 접지전압(VSS)으로의 전류패스는 차단되지 않는다.Referring back to FIG. 4, the comparison control unit 140, which receives the internal power supply voltage enable signal PVINTAEB and the internal power supply voltage interrupt signal PVINTAS, of the control signal generator 142 may be configured to perform " In response to the internal power voltage interrupt signal PVINTAS of high level and the internal power voltage enable signal PVINTAEB of "low level", the first interruption control signal S1 and the second interruption signal S2 of "high level" Will occur). Therefore, since the transistor T6 gated to the "high level" first and second blocking control signals S1 and S2 in the comparator 120 is in the "turn-on" state, the comparator 120 during the burn-in test. Current path to ground voltage (VSS) is not blocked.

그러므로, 번-인 테스트시에도 비교기(120)는 기준전압(VREFA)과 내부전원전압(PVINTA)을 비교하여 구동신호(PDRV)를 발생한다. 구동신호(PDRV)는 드라이버부(130)의 트랜지스터(T8)를 구동하여 내부전원전압(VINTA)을 기준전압(VREFA)이 되도록 한다.Therefore, even in the burn-in test, the comparator 120 generates the driving signal PDRV by comparing the reference voltage VREFA with the internal power supply voltage PVINTA. The driving signal PDRV drives the transistor T8 of the driver 130 to make the internal power supply voltage VINTA the reference voltage VREFA.

보조차단부(160)는 메모리 셀 어레이 블락(미도시)으로 내부전원전압(VINTA) 공급을 디세이블하는 "하이레벨"의 내부전원전압 인에이블 신호(PVINTAEB)에 응답하여 트랜지스터(T12)가 "턴-온"되어 구동신호(PDRV)를 외부전원전압레벨(VDDA)로 한다. 따라서, 외부전원전압레벨(VDDA)의 구동신호(PDRV)에 의하여 드라이버부(130)은 차단되어 외부전원전압(VDDA)으로부터 내부전원전압(VINTA)으로의 전압공급이 차단된다.The auxiliary blocking unit 160 may transmit the transistor T12 in response to the "high level" internal power supply voltage enable signal PVINTAEB, which disables the supply of the internal power supply voltage VINTA to the memory cell array block (not shown). Turn-on " to bring the drive signal PDRV to the external power supply voltage level VDDA. Therefore, the driver unit 130 is cut off by the drive signal PDRV of the external power supply voltage level VDDA, and the voltage supply from the external power supply voltage VDDA to the internal power supply voltage VINTA is cut off.

본 비교예의 내부전원전압 발생회로(100)의 동작을 도 6의 타이밍도를 참조하여 설명하고자 한다.The operation of the internal power supply voltage generation circuit 100 of this comparative example will be described with reference to the timing diagram of FIG. 6.

도 6을 참조하면, 내부전원전압 발생회로(100, 도 4)의 노멀 동작시는 도 1의 내부전원전압 발생회로(10)의 노멀 동작 타이밍도와 거의 동일하다. 그러나, 내부전원전압 발생회로(100)의 번-인 테스트시는 도 1의 내부전원전압 발생회로(10)의 번-인 테스트시와 다르다.Referring to FIG. 6, the normal operation timing of the internal power supply voltage generation circuit 100 (FIG. 4) is substantially the same as the normal operation timing diagram of the internal power supply voltage generation circuit 10 of FIG. 1. However, the burn-in test time of the internal power supply voltage generation circuit 100 is different from the burn-in test time of the internal power supply voltage generation circuit 10 of FIG. 1.

번-인 테스트시 번-인 제어신호(PWBE)는 "하이레벨"로 활성화된다. 이 번-인 제어신호(PWBE)에 응답하여 내부전원전압 인에이블 신호(PVINTAEB)는 "로우레벨"이되는 반면, 내부전원전압 차단 신호(PVINTAS)는 "하이레벨"이 된다. "하이레벨"의 내부전원전압 차단 신호(PVINTAS)에 응답하여 비교제어부(140, 도 4)는 "하이레벨"의 제1 차단제어신호(S1 도 1) 및 제2 차단제어신호(S2, 도 4 참조)를 발생한다. 비교기(120, 도 4)는 "하이레벨"의 제1 및 제2 차단제어신호(S1,S2, 도 1)에 게이팅되는 비교기(120)의 트랜지스터들(T6,T7)이 "턴-온"되어 비교기(120, 도 4)의 접지전압(VSS)으로의 전류패스를 제공한다.During the burn-in test, the burn-in control signal PWBE is activated to "high level". In response to this burn-in control signal PWBE, the internal power supply voltage enable signal PVINTAEB becomes "low level" while the internal power supply voltage interrupt signal PVINTAS becomes "high level". In response to the internal power voltage blocking signal PVINTAS of "high level", the comparison control unit 140 (FIG. 4) causes the first blocking control signal S1 of FIG. 1 and the second blocking control signal S2 of FIG. 4). Comparator 120 (Fig. 4) is a transistor "T6, T7" of the comparator 120 gated to the "high level" first and second blocking control signals (S1, S2, Fig. 1) "turn-on" To provide a current path to ground voltage VSS of comparator 120 (FIG. 4).

따라서, 내부전원전압 발생회로(100, 도 4)는 비교기(120, 도 4)의 출력인 구동신호(PDRV)에 구동되는 드라이버부(130, 도 4)에 의하여 내부전원전압(VINTA)이 기준전압(VREFA)으로 되도록 한다. 그러나, 메모리 셀 블락을 센싱하는 동작구간에서 구동신호(PDRV)에 구동되는 드라이버부(130)를 통하여 외부전원전압(VDDA)으로부터 공급되는 전압은 내부전원전압(PVINTA)을 기준전압(VREFA)의 전압레벨로 유지하는데 충분치 못하기 때문에 내부전원전압(VINTA)은 기준전압(VREFA)보다 낮아진다.Therefore, the internal power supply voltage generation circuit 100 (FIG. 4) is based on the internal power supply voltage VINTA by the driver unit 130 (FIG. 4) driven by the driving signal PDRV which is the output of the comparator 120 (FIG. 4). To the voltage VREFA. However, the voltage supplied from the external power supply voltage VDDA through the driver unit 130 driven to the driving signal PDRV in the operation period for sensing the memory cell block is the internal power supply voltage PVINTA as the reference voltage VREFA. The internal power supply voltage VINTA is lower than the reference voltage VREFA because it is not sufficient to maintain the voltage level.

따라서, 본 비교예의 내부전원전압 발생회로(100)에서는 번-인 테스트시 내부전원전압(PVINTA)은 기준전압(VREFA)과 동일하거나 작은 값의 전압레벨이다. 그래서, 번-인 테스트시 인가되는 고전압의 외부전원전압(VDDA)이 내부전원전압(VINTA)으로 나타나야 하는 요건을 만족시키지 못한다.Therefore, in the internal power supply voltage generation circuit 100 of the comparative example, the internal power supply voltage PVINTA at the burn-in test is a voltage level having a value equal to or smaller than the reference voltage VREFA. Thus, the high voltage external power supply voltage VDDA applied in the burn-in test does not satisfy the requirement that the internal power supply voltage VINTA be represented.

또한, 본 비교예의 내부전원전압 발생회로(100)는 번-인 테스트시 메모리 셀 블락을 센싱하는 동작구간에서 내부전원전압(VINTA)의 전압레벨이 낮아지면 비교기(120)의 구동신호(PDRV)에 의하여 구동되는 드라이버부(130)를 통하여 내부전원전압(VINTA)으로 전압이 공급된다. 따라서, 내부전원전압(VINTA)을 외부전원전압(VDDA)의 전압레벨로 유지하는데 충분치 못하다.In addition, when the voltage level of the internal power supply voltage VINTA decreases during the operation period for sensing the memory cell block during the burn-in test, the internal power supply voltage generation circuit 100 of the comparative example may drive the signal PDRV of the comparator 120. The voltage is supplied to the internal power supply voltage VINTA through the driver unit 130 driven by. Therefore, it is not sufficient to maintain the internal power supply voltage VINTA at the voltage level of the external power supply voltage VDDA.

이는 도 1의 본 발명의 실시예가 도 4의 비교예와 비교하여 내부전원전압(VINTA)을 외부전원전압(VDDA)으로 충분히 공급한다는 측면에서 잇점이 있다고 할 수 있다.This may be advantageous in that the embodiment of the present invention of FIG. 1 provides sufficient supply of the internal power supply voltage VINTA to the external power supply voltage VDDA as compared with the comparative example of FIG. 4.

도면과 명세서에서 최적 실시예들이 기재되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구 범위에 기재된 본 발명의 범위를 제한하기 위해 사용된 것이 아니다. 본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.The best embodiments have been described in the drawings and specification. Herein, specific terms have been used, but they are used only for the purpose of illustrating the present invention and are not used to limit the scope of the present invention as defined in the meaning or claims. Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 본 발명의 내부전원전압 발생회로는 번-인 테스트시 인가되는 고전압의 외부전원전압(VDDA)으로 인하여 내부회로의 스트레스를 가중시키기 위하여 내부전원전압을 외부전원전압으로 공급한다. 따라서, 번-인 테스트시 칩 내의 스트레스를 가중시켜 조기에 불량칩을 검출할 수 있다.The internal power supply voltage generation circuit of the present invention supplies the internal power supply voltage to the external power supply voltage to increase the stress of the internal circuit due to the high external power supply voltage VDDA applied during the burn-in test. Therefore, in the burn-in test, it is possible to increase the stress in the chip and detect the defective chip early.

또한, 번-인 테스트 동안에 메모리 셀 블락의 센싱 동작으로 인하여 내부전원전압의 전압레벨이 낮아지더라도 내부전원전압을 외부전원전압으로 공급하기 때문에 강하된 전압레벨을 보상한다.In addition, even though the voltage level of the internal power supply voltage decreases due to the sensing operation of the memory cell block during the burn-in test, the internal power supply voltage is supplied to the external power supply voltage to compensate for the dropped voltage level.

Claims (12)

외부전원전압을 변환하여 내부전원전압으로 발생하는 내부전원전압 발생회로에 있어서,In the internal power supply voltage generation circuit that converts the external power supply voltage and generates the internal power supply voltage, 소정의 기준전압과 상기 내부전원전압을 비교하여 상기 내부전원전압이 낮을 경우 상기 내부전원전압을 상기 기준전압으로 상승시키는 구동신호를 발생하는 비교기;A comparator for comparing a predetermined reference voltage with the internal power supply voltage and generating a driving signal for raising the internal power supply voltage to the reference voltage when the internal power supply voltage is low; 상기 구동신호에 응답하여 상기 외부전원전압으로부터 상기 내부전원전압을 상승시키고, 번-인 테스트시 활성화되는 번-인 제어신호에 응답하여 상기 내부전원전압을 상기 외부전원전압으로 구동하는 드라이버부; 및A driver unit which raises the internal power supply voltage from the external power supply voltage in response to the driving signal, and drives the internal power supply voltage to the external power supply voltage in response to a burn-in control signal activated during a burn-in test; And 상기 번-인 테스트시 상기 비교기의 접지전압으로의 전류패스를 차단시켜 상기 비교기의 동작을 억제하는 비교제어부를 구비하는 것을 특징으로 하는 내부전원전압 발생회로.And a comparison control unit which cuts off a current path to the ground voltage of the comparator during the burn-in test and suppresses the operation of the comparator. 제1 항에 있어서, 상기 내부전원전압 발생회로는The method of claim 1, wherein the internal power supply voltage generation circuit 상기 번-인 테스트시 상기 비교기의 전원전압으로부터의 전류패스를 차단하여 상기 비교기의 동작을 억제하는 보조차단부를 더 구비하는 것을 특징으로 하는 내부전원전압 발생회로.And an auxiliary cut-off part which cuts off the current path from the power supply voltage of the comparator during the burn-in test and suppresses the operation of the comparator. 제2 항에 있어서, 상기 보조차단부는The method of claim 2, wherein the auxiliary blocking unit 상기 번-인 테스트시 활성화되는 번-인 제어신호에 의하여 상기 외부전원전압을 상기 비교기의 한쪽 출력단으로 공급하여 전원전압으로부터의 전류패스를 차단하여 상기 비교기의 동작을 억제하는 것을 특징으로 하는 내부전원전압 발생회로.Internal power supply characterized in that to suppress the operation of the comparator by supplying the external power supply voltage to one output terminal of the comparator by the burn-in control signal activated during the burn-in test to block the current path from the power supply voltage Voltage generating circuit. 제1 항에 있어서, 상기 드라이버부는The method of claim 1, wherein the driver unit 상기 구동신호에 게이팅되어 상기 외부전원전압으로부터 상기 내부전원전압의 전압레벨을 상승시키는 드라이버; 및A driver gated to the driving signal to increase a voltage level of the internal power supply voltage from the external power supply voltage; And 상기 번-인 제어신호의 활성화구간에 의하여 상기 내부전원전압이 상기 외부전원전압으로 되도록 상기 드라이버를 구동하는 드라이버단 셋팅부를 구비하는 것을 특징으로 하는 내부전원전압 발생회로.And a driver stage setting unit for driving the driver such that the internal power supply voltage becomes the external power supply voltage according to an activation period of the burn-in control signal. 제1항에 있어서, 상기 비교제어부는The method of claim 1, wherein the comparison control unit 상기 번-인 테스트시에 비활성하는 차단제어신호들에 응답하여 상기 비교기의 접지전압으로의 전류패스를 차단하는 것을 특징으로 하는 내부전원전압 발생회로.And cut off a current path to the ground voltage of the comparator in response to the cutoff control signals inactive during the burn-in test. 제5 항에 있어서, 상기 비교제어부는The method of claim 5, wherein the comparison control unit 상기 번-인 테스트를 지시하는 번-인 제어신호에 응답하여 상기 차단제어신호들을 발생하는 제어신호 발생부를 구비하는 것을 특징으로 하는 내부전원전압 발생회로.And a control signal generator for generating the cutoff control signals in response to the burn-in control signal instructing the burn-in test. 외부전원전압을 변환하여 내부전원전압으로 발생하는 내부전원전압 발생회로에 있어서,In the internal power supply voltage generation circuit that converts the external power supply voltage and generates the internal power supply voltage, 소정의 기준전압과 상기 내부전원전압을 비교하여 상기 내부전원전압이 낮을 경우 상기 내부전원전압을 상승시키는 구동신호를 발생하는 비교기;A comparator for comparing a predetermined reference voltage with the internal power supply voltage and generating a driving signal for raising the internal power supply voltage when the internal power supply voltage is low; 번-인 테스트시 활성화되는 번-인 제어신호에 의하여 상기 비교기의 입력단으로 인가되는 상기 내부전원전압을 차단하는 입력제어부; 및An input control unit which cuts off the internal power supply voltage applied to an input terminal of the comparator by a burn-in control signal activated during a burn-in test; And 상기 구동신호에 응답하여 상기 외부전원전압으로부터 상기 내부전원전압을 상승시키고, 상기 번-인 제어신호에 응답하여 상기 내부전원전압을 상기 외부전원전압으로 구동하는 드라이버부를 구비하는 것을 특징으로 하는 내부전원전압 발생회로.An internal power supply having a driver unit configured to increase the internal power supply voltage from the external power supply voltage in response to the driving signal, and to drive the internal power supply voltage to the external power supply voltage in response to the burn-in control signal. Voltage generating circuit. 제7 항에 있어서, 상기 내부전원전압 발생회로는The method of claim 7, wherein the internal power supply voltage generation circuit 상기 번-인 테스트시 상기 비교기의 전원전압으로부터의 전류패스를 차단하여 상기 비교기의 동작을 억제하는 보조차단부를 더 구비하는 것을 특징으로 하는 내부전원전압 발생회로.And an auxiliary cut-off part which cuts off the current path from the power supply voltage of the comparator during the burn-in test and suppresses the operation of the comparator. 제8 항에 있어서, 상기 보조차단부는The method of claim 8, wherein the auxiliary blocking unit 상기 번-인 테스트시 활성화되는 번-인 제어신호에 의하여 상기 외부전원전압을 상기 비교기의 한쪽 출력단으로 공급하여 전원전압으로부터의 전류패스를 차단하여 상기 비교기의 동작을 억제하는 것을 특징으로 하는 내부전원전압 발생회로.Internal power supply characterized in that to suppress the operation of the comparator by supplying the external power supply voltage to one output terminal of the comparator by the burn-in control signal activated during the burn-in test to block the current path from the power supply voltage Voltage generating circuit. 제7 항에 있어서, 상기 입력제어부는The method of claim 7, wherein the input control unit 상기 번-인 제어신호의 비활성화하는 노멀 동작시 상기 내부전원전압을 상기 비교기의 입력단으로 전달하고, 상기 번-인 테스트시에는 상기 내부전원전압의 상기 비교기의 입력단으로의 전달을 차단하는 전송부; 및A transmission unit transferring the internal power supply voltage to an input terminal of the comparator during a normal operation of deactivating the burn-in control signal, and blocking transmission of the internal power supply voltage to an input terminal of the comparator during the burn-in test; And 상기 번-인 테스트시에 상기 비교기의 입력단의 전압레벨을 접지전압레벨로 고정시켜 상기 비교기의 접지전압으로의 전류패스를 차단시키는 입력단 셋팅부를 구비하는 것을 특징으로 하는 내부전원전압 발생회로.And an input terminal setting unit configured to fix a voltage level of the input terminal of the comparator to a ground voltage level during the burn-in test, to block a current path to the ground voltage of the comparator. 제7 항에 있어서, 상기 드라이버부는The method of claim 7, wherein the driver unit 상기 구동신호에 게이팅되어 상기 외부전원전압으로부터 상기 내부전원전압의 전압레벨을 상승시키는 드라이버; 및A driver gated to the driving signal to increase a voltage level of the internal power supply voltage from the external power supply voltage; And 상기 번-인 제어신호의 활성화구간에 의하여 상기 내부전원전압이 상기 외부전원전압으로 되도록 상기 드라이버를 구동하는 드라이버단 셋팅부를 구비하는 것을 특징으로 하는 내부전원전압 발생회로.And a driver stage setting unit for driving the driver such that the internal power supply voltage becomes the external power supply voltage according to an activation period of the burn-in control signal. 외부전원전압을 변환하여 내부전원전압으로 발생하는 내부전원전압 발생회로에 있어서,In the internal power supply voltage generation circuit that converts the external power supply voltage and generates the internal power supply voltage, 소정의 기준전압과 상기 내부전원전압을 비교하여 상기 내부전원전압이 낮을 경우 상기 내부전원전압을 상기 기준전압으로 상승시키는 구동신호를 발생하는 비교기;A comparator for comparing a predetermined reference voltage with the internal power supply voltage and generating a driving signal for raising the internal power supply voltage to the reference voltage when the internal power supply voltage is low; 번-인 테스트시 상기 비교기의 접지전압으로의 전류패스를 차단시켜 상기 비교기의 동작을 억제하는 비교제어부;A comparison control unit which blocks the current path to the ground voltage of the comparator during burn-in test and suppresses the operation of the comparator; 상기 번-인 테스트시 활성화되는 번-인 제어신호에 의하여 상기 비교기의 입력단으로 인가되는 상기 내부전원전압을 차단하는 입력제어부;An input control unit which cuts off the internal power supply voltage applied to an input terminal of the comparator by a burn-in control signal activated during the burn-in test; 상기 구동신호에 응답하여 상기 외부전원전압으로부터 상기 내부전원전압을 상승시키고, 상기 번-인 제어신호에 응답하여 상기 내부전원전압을 상기 외부전원전압으로 구동하는 드라이버부; 및A driver unit raising the internal power supply voltage from the external power supply voltage in response to the driving signal, and driving the internal power supply voltage to the external power supply voltage in response to the burn-in control signal; And 상기 번-인 테스트시 상기 비교기의 전원전압으로부터의 전류패스를 차단하여 상기 비교기의 동작을 억제하는 보조차단부를 구비하는 것을 특징으로 하는 내부전원전압 발생회로.And an auxiliary cut-off part which cuts off the current path from the power supply voltage of the comparator during the burn-in test and suppresses the operation of the comparator.
KR1019990012029A 1999-04-07 1999-04-07 Internal voltage generation circuit KR20000065603A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990012029A KR20000065603A (en) 1999-04-07 1999-04-07 Internal voltage generation circuit
TW089100981A TW463178B (en) 1999-04-07 2000-01-21 Internal supply voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990012029A KR20000065603A (en) 1999-04-07 1999-04-07 Internal voltage generation circuit

Publications (1)

Publication Number Publication Date
KR20000065603A true KR20000065603A (en) 2000-11-15

Family

ID=19578900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990012029A KR20000065603A (en) 1999-04-07 1999-04-07 Internal voltage generation circuit

Country Status (2)

Country Link
KR (1) KR20000065603A (en)
TW (1) TW463178B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761371B1 (en) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 Active driver
KR100846392B1 (en) * 2006-08-31 2008-07-15 주식회사 하이닉스반도체 Semiconductor memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761371B1 (en) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 Active driver
US7619946B2 (en) 2006-06-29 2009-11-17 Hynix Semiconductor Inc. Active driver for use in semiconductor device
KR100846392B1 (en) * 2006-08-31 2008-07-15 주식회사 하이닉스반도체 Semiconductor memory device

Also Published As

Publication number Publication date
TW463178B (en) 2001-11-11

Similar Documents

Publication Publication Date Title
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
JP2550480Y2 (en) Internal power supply voltage generation circuit for semiconductor memory device
US6107830A (en) Integrated circuit device including CMOS tri-state drivers suitable for powerdown
US6937074B2 (en) Power-up signal generator in semiconductor device
US7315478B2 (en) Internal voltage generator for a semiconductor memory device
US20030080780A1 (en) Output circuit
JP2014072532A (en) Clamping circuit, semiconductor device including the same, and method of clamping semiconductor device
US7184354B2 (en) Memory device reduced power consumption in power down mode
JP2005311622A (en) Semiconductor integrated circuit device
JP4020680B2 (en) Semiconductor integrated circuit
US8373457B2 (en) Power-up signal generation circuit in semiconductor integrated circuit
US8149642B2 (en) Semiconductor memory device
US20100149704A1 (en) Esd protection circuit
KR20000065603A (en) Internal voltage generation circuit
US20100315133A1 (en) Power-up circuit for semiconductor memory device
US20220239290A1 (en) Pad-tracking circuit design to prevent leakage current during power ramp up or ramp down of output buffer
US20240080026A1 (en) Semiconductor device
US6111450A (en) Operating voltage adapting buffer
US20050083766A1 (en) Random access memory having self-adjusting off-chip driver
KR100582396B1 (en) Semiconductor memory device for senseing damage of repair fuse
US10777234B2 (en) Off-chip driver
US8093932B2 (en) Power-on reset signal generation circuit of semiconductor memory apparatus
JP3219724B2 (en) Earth leakage prevention device
WO2024146135A1 (en) Power supply circuit of semiconductor memory apparatus, and semiconductor memory apparatus
KR100632566B1 (en) Electrostatic Discharge Protection Circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application