KR20000061516A

KR20000061516A - Method for manufacturing semiconductor device using phase shift mask

Info

Publication number: KR20000061516A
Application number: KR1019990010587A
Authority: KR
Inventors: 이대엽
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-03-26
Filing date: 1999-03-26
Publication date: 2000-10-25

Abstract

PURPOSE: A method for manufacturing a semiconductor device using a phase shift mask is provided to prevent a side lobe in a contact hole pattern by controlling a transmission control layer to absorb the light from the side of a light blocking element of the phase shift mask. CONSTITUTION: In a method for manufacturing a semiconductor device wherein a contact hole pattern is formed by a lithography process using a phase shift mask, a photoresist layer(102) is applied on a semiconductor substrate(100) having a layer to pattern. A transmission control layer(106) is formed on the photoresist layer. After performing an exposure of the photoresist layer by using the phase shift mask, the photoresist layer is patterned by the contact hole during a developing process.

Description

위상 반전 마스크를 사용한 반도체 장치의 제조 방법{Method for manufacturing semiconductor device using phase shift mask}Method for manufacturing semiconductor device using phase reversal mask

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 위상 반전 마스크(phase shift mask; PSM)의 적용시 사이드 로브(side lobe) 현상을 억제할 수 있는 반도체 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of suppressing side lobe phenomenon when a phase shift mask (PSM) is applied.

반도체 장치의 집적도가 증가함에 따라 패턴의 크기가 점점 감소되고 있어 높은 해상도(resolution)를 갖는 새로운 리소그라피 기술이 요구되고 있는 실정이다. 이에 따라, 마스크 측면에서 해상도나 초점 심도(DOF)를 증가시키기 위해 광의 간섭 또는 부분 간섭을 이용하여 원하는 크기의 패턴을 노광할 수 있는 위상 반전 마스크가 개발되었다.As the degree of integration of semiconductor devices increases, the size of patterns is gradually decreasing, and thus, a new lithography technique having a high resolution is required. Accordingly, a phase reversal mask has been developed that can expose a pattern having a desired size using interference or partial interference of light in order to increase resolution or depth of focus (DOF) in terms of a mask.

즉, 빛이 마스크 기판을 통과할 때나 반전막(shifter)을 통과할 때, 그 파장은 진공 중의 파장을 반전막 물질의 굴절율로 나눈 값으로 짧아진다. 따라서, 같은 위상의 빛이 반전막의 유·무에 따라서 차이가 생기게 되며, 이 때 광의 위상 차이를 θ라 하면, θ = 2πt(n-1)/λ (여기서, n은 반전막의 굴절율이고, t는 반전막의 두께이고, λ는 사용되는 파장이다)이고, θ가 π인 경우에 반전막을 통과한 광선은 역위상을 갖게된다. 따라서, 광 투광부를 통과한 빛과 반전막을 통과한 빛은 서로 역위상이기 되므로, 반전막을 마스크 패턴의 가장자리에 위치시키면 공간에서빛의 강도가 제로가 되어 콘트라스트(contrast)가 증가하게 된다.That is, when light passes through a mask substrate or through a shifter, the wavelength is shortened by the wavelength in vacuum divided by the refractive index of the inversion film material. Therefore, the light of the same phase is different depending on the presence or absence of the inversion film, and if the phase difference of light is θ, then θ = 2πt (n-1) / λ (where n is the refractive index of the inversion film, t Is the thickness of the inversion film, λ is the wavelength used), and when θ is π, the light rays passing through the inversion film have an inverse phase. Therefore, since the light passing through the light transmitting part and the light passing through the inversion film are in phase with each other, when the inversion film is positioned at the edge of the mask pattern, the intensity of light in the space becomes zero and the contrast is increased.

상술한 원리를 이용한 위상 반전 마스크의 예로서는, 라인과 스페이스가 밀집하게 반복되어 있는 경우 교대로 반전막을 배치함으로써 전기장 파동이 두 라인간에 상대적으로 반대 방향이 되도록 한 "공간 주파수 변조형 위상 반전 마스크(Levenson PSM)", 소정 패턴의 주위에 해상도 이하의 작은 보조 패턴을 넣어 위상을 반전시킨 "보조 반전막 첨가형 위상 반전 마스크", 모든 패턴의 주위에 반전막을 형성시켜 패턴의 엣지부만을 개선한 "주변 효과 강조형 위상 반전 마스크(Rim PSM)", 크롬 없이 반전막의 경계면 광량이 제로가 되는 원리를 이용한 "무크롬 위상 반전 마스크(chromless PSM)", 광 차단부의 투과율을 제로에서 제로가 아닌 값으로 높이고, 그 외 부분을 위상 반전시켜 서로 상쇄되는 효과를 이용한 "하프톤 위상 반전 마스크(haft tone PSM)"등을 들 수 있다.As an example of the phase inversion mask using the above-described principle, a "spatial frequency modulation type phase inversion mask (Levenson) in which electric field waves are relatively opposite directions between two lines by alternately arranging inverting films when lines and spaces are densely repeated. PSM) "," Auxiliary inversion film addition type phase inversion mask "which inverts the phase by inserting a small auxiliary pattern of less than resolution around the predetermined pattern, and the" peripheral effect which improves only the edge part of a pattern by forming an inversion film around all patterns. "Rim PSM", "chromless PSM" using the principle that the amount of light at the interface of the inversion film without chromium is zero, increasing the transmittance of the light blocking portion from zero to non-zero, "Halftone PSM" using the effect of phase reversal of other parts and canceling each other. .

한편, 반도체 장치가 고집적화 및 고속화됨에 따라, 배선의 넓이(width) 뿐만 아니라 배선과 배선 사이의 간격(space)도 현저하게 감소하고 있다. 특히, 반도체 기판 내에 형성되어 있는 고립된 활성 소자 영역들을 고전도성 박막을 사용하여 연결시키는 콘택의 형성은 얼라인 마진, 소자 분리 마진 등을 확보하면서 이루어져야 하므로 소자의 구성에 있어서 상당한 면적을 차지하게 된다. 최근에는 0.25μm 이하의 반도체 공정 기술이 급속히 발전하고 있는데, 기존의 콘택 형성 방법으로는 미세한 크기의 콘택홀을 형성하기가 매우 어렵다. 더욱이, 여러층의 도전층을 사용하는 반도체 장치에서는 층간 절연막에 의해 도전층과 도전층 사이의 높이가 더욱 높아져서 콘택홀의 애스펙트비(aspect ratio)가 증가하고 있다. 따라서, 콘택홀의 형성 공정은 리소그라피 공정시 초점 마진이 가장 부족한 공정이라 할 수 있다.On the other hand, as semiconductor devices become more integrated and faster, not only the width of the wiring but also the space between the wiring and the wiring are significantly reduced. In particular, the formation of a contact connecting the isolated active device regions formed in the semiconductor substrate by using a highly conductive thin film should take place while securing the alignment margin, device isolation margin, etc., thus occupying a considerable area in the device configuration. . Recently, semiconductor process technology of 0.25 μm or less has been rapidly developed, and it is very difficult to form contact holes having a fine size using a conventional contact formation method. Furthermore, in a semiconductor device using multiple conductive layers, the height between the conductive layer and the conductive layer is further increased by the interlayer insulating film, thereby increasing the aspect ratio of the contact hole. Therefore, the process of forming the contact hole may be said to be the process that lacks the focal margin in the lithography process.

현재까지는 초점 마진을 증가시켜 미세한 크기의 콘택홀을 형성할 수 있는 방법으로 알려져 있는 것이 하프톤 위상 반전 마스크를 사용하는 방법인데, 이를 도면을 참조하여 설명하면 다음과 같다.Until now, a method of using a halftone phase reversal mask that is known as a method of forming a contact hole having a fine size by increasing a focal margin is described as follows with reference to the drawings.

도 1 및 도 2는 하프톤 위상 반전 마스크를 사용한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도들이다.1 and 2 are cross-sectional views illustrating a method for forming a contact of a semiconductor device using a halftone phase inversion mask.

도 1을 참조하면, 반도체 기판(10)의 상부에 패터닝하고자 할 층(도시하지 않음)을 형성한 후, 그 상부에 포지티브 레지스트(12)를 도포한다. 초미세 패턴을 위한 리소그라피 공정에서 주로 사용되는 포지티브 레지스트는 광 에너지를 받지 않은 상태에서는 알카리 불용성이나 빛을 받은 후에는 알카리 가용성이 되어 현상시 빛을 받은 부분이 제거되는 특성을 갖는다.Referring to FIG. 1, after forming a layer (not shown) to be patterned on the semiconductor substrate 10, the positive resist 12 is coated on the semiconductor substrate 10. The positive resist mainly used in the lithography process for the ultrafine pattern has the property of being alkali insoluble in the absence of light energy or alkali solubility after receiving the light to remove the lighted portion during development.

도 2를 참조하면, 하프톤 위상 반전 마스크(14)를 사용하여 레지스트(12)를 노광한다. 하프톤 위상 반전 마스크(14)는 광 차단부의 투과율을 제로에서 제로가 아닌 값으로 높이고 그 외 부분을 위상 반전시켜 서로 상쇄되는 효과를 이용하기 때문에, 도 3에 도시한 바와 같이 광 차단부의 사이드에서 들어오는 빛(A)이 레지스트(12)에 침투하게 된다. 그 결과, 콘택홀 패턴에 사이드 로브가 형성되어 프로파일이 불량해지는 문제가 발생한다.Referring to FIG. 2, the resist 12 is exposed using a halftone phase inversion mask 14. Since the halftone phase inversion mask 14 uses the effect of increasing the transmittance of the light blocking portion from zero to a non-zero value and canceling each other by phase inverting the other portions, as shown in FIG. Incoming light A will penetrate the resist 12. As a result, a side lobe is formed in the contact hole pattern, thereby causing a problem of poor profile.

특히, 심자외선(Deep UV)을 사용하는 공정에서는 레지스트의 임계 에너지(threshold energy)가 3∼20mJ/㎠ 정도로 낮고 고감도이기 때문에, 하프톤 위상 반전 마스크의 적용시 발생하는 사이드 빛의 세기(intensity)로 인하여 쉽게 사이드 로브가 형성된다.In particular, in the process using deep UV, since the threshold energy of the resist is 3-20 mJ / cm 2 low and high sensitivity, the intensity of side light generated when applying the halftone phase inversion mask is high. Due to this, side lobes are easily formed.

따라서, 본 발명의 목적은 위상 반전 마스크의 적용시 사이드 로브 현상을 억제할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a method for manufacturing a semiconductor device capable of suppressing side lobe phenomenon upon application of a phase reversal mask.

도 1 및 도 2는 종래 방법에 의한 위상 반전 마스크를 사용한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도들이다.1 and 2 are cross-sectional views illustrating a method for forming a contact of a semiconductor device using a phase inversion mask according to a conventional method.

도 3은 종래 방법에 있어서 위상 반전 마스크에 의한 레지스트 상에서의 빛의 세기를 나타내는 그래프이다.3 is a graph showing the intensity of light on a resist by a phase inversion mask in the conventional method.

도 4 내지 도 6은 본 발명에 의한 위상 반전 마스크를 사용한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도들이다.4 to 6 are cross-sectional views illustrating a method for forming a contact of a semiconductor device using a phase inversion mask according to the present invention.

도 7은 본 발명에 있어서 위상 반전 마스크에 의한 레지스트 상에서의 빛의 세기를 나타내는 그래프이다.7 is a graph showing the intensity of light on a resist by a phase inversion mask in the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100 : 반도체 기판 102 : 레지스트100 semiconductor substrate 102 resist

104 : 층간 물질층 106 : 투과 조절층104: interlayer material layer 106: transmission control layer

108 : 위상 반전 마스크108: phase reversal mask

상기 목적을 달성하기 위하여 본 발명은, 위상 반전 마스크를 사용하는 리소그라피 공정으로 콘택홀 패턴을 형성하는 반도체 장치의 제조 방법에 있어서, 패터닝하고자 할 층이 형성되어 있는 반도체 기판의 상부에 레지스트를 도포하는 단계; 상기 레지스트의 상부에 투과 조절층을 형성하는 단계; 및 위상 반전 마스크를 이용하여 상기 레지스트를 노광한 후, 현상 공정으로 상기 레지스트를 콘택홀 패턴으로 패터닝하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device in which a contact hole pattern is formed by a lithography process using a phase reversal mask, the method of applying a resist on top of a semiconductor substrate on which a layer to be patterned is formed. step; Forming a transmission control layer on top of the resist; And exposing the resist using a phase reversal mask, and then patterning the resist into a contact hole pattern in a developing step.

바람직하게는, 투과 조절층은 30∼50%의 KrF 투과율을 갖는 물질로 형성한다. 더욱 바람직하게는, 투과 조절층은 크레졸 노보락 레진(cresol novolak resin)을 200∼600Å의 두께로 도포하여 형성한다.Preferably, the permeation control layer is formed of a material having a KrF transmittance of 30-50%. More preferably, the permeation control layer is formed by applying cresol novolak resin to a thickness of 200 to 600 kPa.

바람직하게는, 투과 조절층을 형성하는 단계 전에, 레지스트의 상부에 폴리비닐 알코올(polyvinyl alcohol)로 이루어진 층간 물질층을 형성하는 단계를 더 구비한다.Preferably, before the forming of the permeation control layer, the method further includes forming an interlayer material layer made of polyvinyl alcohol on top of the resist.

바람직하게는, 레지스트는 60∼70%의 KrF 투과율을 갖는 폴리스티렌(polystyrene)계, 아세탈(acetal)계 또는 폴리하이드록시 스티렌(polyhydroxy strene)계 레지스트를 사용한다.Preferably, the resist is a polystyrene-based, acetal-based or polyhydroxy styrene-based resist having a KrF transmittance of 60 to 70%.

상술한 바와 같이 본 발명에 의하면, 위상 반전 마스크를 적용하여 콘택홀 패턴을 형성하는 공정에 있어서, 레지스트의 상부에 투과 조절층을 형성한 후 위상 반전 마스크를 사용하여 노광을 진행한다. 따라서, 투과 조절층이 위상 반전 마스크의 광 차단부 사이드에서 들어오는 빛을 흡수하므로 콘택홀 패턴에 사이드 로브가 형성되지 않는다.As described above, according to the present invention, in the step of forming a contact hole pattern by applying a phase inversion mask, the exposure control layer is formed on the resist and then exposed using a phase inversion mask. Therefore, the side lobe is not formed in the contact hole pattern because the transmission control layer absorbs the light coming from the light blocking side of the phase reversal mask.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4를 참조하면, 먼저 m-크레졸과 p-크레졸 및 o-크레졸을 혼합한 후 수산(oxalic acid) 촉매 하에서 포르말린과 반응시켜 크레졸 노보락을 합성하여 KrF 레이저 투과율이 30∼50% 정도가 되도록 순수 물질을 정제한다. 이를 PGMEA 용매에 녹인 후 여과시켜 깨끗하게 정제한다.Referring to FIG. 4, first, m-cresol, p-cresol and o-cresol are mixed and then reacted with formalin under an oxalic acid catalyst to synthesize cresol novolak so that the KrF laser transmittance is about 30 to 50%. Purify pure material. It is dissolved in PGMEA solvent and filtered to clean.

이어서, 반도체 기판(100)의 상부에 패터닝하고자 할 층(도시하지 않음)을 형성한 후, 그 상부에 DUV용 포지티브 레지스트(102), 바람직하게는 투과율을 극대화시키기 위하여 KrF 투과율이 60∼70% 정도인 t-부틸카르보닐옥시 폴리스티렌(t-butylcarbonyloxy polystyrene)계, 아세탈(acetal)계 또는 폴리하이드록시 스티렌(polyhydroxy strene)계 레지스트(102)를 0.96μm의 두께로 도포한다.Subsequently, after forming a layer (not shown) to be patterned on top of the semiconductor substrate 100, the KrF transmittance is 60 to 70% on top of the positive resist 102 for DUV, preferably, to maximize the transmittance. T-butylcarbonyloxy polystyrene-based, acetal-based or polyhydroxy styrene-based resist 102 is applied to a thickness of 0.96 μm.

이어서, 레지스트(102)의 상부에 폴리비닐 알코올계 비반사(antireflective) 레지스트를 약 450Å의 두께로 도포하여 층간 물질층(104)을 형성한 후, 처음에 만들었던 크레졸 노보락을 200∼600Å의 두께, 바람직하게는 300Å의 두께로 도포하여 투과 조절층(106)을 형성한다.Subsequently, a polyvinyl alcohol-based antireflective resist was applied on the resist 102 to a thickness of about 450 GPa to form the interlayer material layer 104, and then the cresol novolak, which was made first, was 200 to 600 GPa thick. Preferably, it is applied in a thickness of 300 kPa to form the permeation control layer 106.

도 5를 참조하면, 하프톤 위상 반전 마스크(108)를 사용하여 KrF 스테퍼에서 레지스트(102)를 노광한다. 이때, 하프톤 위상 반전 마스크(108)를 통해 레지스트(102)에 입사되는 빛은 도 7에 도시한 바와 같은 세기를 갖게 되는데, 투과 조절층(106)이 B 영역만큼의 빛을 흡수하므로 사이드 로브를 유발시키는 빛(A)이 레지스트(102)에 도달하지 못하게 된다.Referring to FIG. 5, a resist 102 is exposed in a KrF stepper using a halftone phase reversal mask 108. At this time, the light incident on the resist 102 through the halftone phase reversal mask 108 has an intensity as shown in FIG. 7, and since the transmission control layer 106 absorbs light as much as the region B, a side lobe is provided. The light A causing the light does not reach the resist 102.

도 6을 참조하면, 현상 공정에 의해 레지스트(102)를 콘택홀 패턴으로 패터닝한다. 본 발명에 의하면, 투과 조절층(106)에 의해 사이드 로브를 유발시키는 빛이 흡수되므로 콘택홀 패턴에 사이드 로브가 형성되지 않는다.Referring to FIG. 6, the resist 102 is patterned into a contact hole pattern by a developing process. According to the present invention, since the light causing the side lobe is absorbed by the transmission control layer 106, the side lobe is not formed in the contact hole pattern.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.

Claims

위상 반전 마스크를 사용하는 리소그라피 공정으로 콘택홀 패턴을 형성하는 반도체 장치의 제조 방법에 있어서,In the manufacturing method of a semiconductor device which forms a contact hole pattern by the lithography process using a phase inversion mask,

패터닝하고자 할 층이 형성되어 있는 반도체 기판의 상부에 레지스트를 도포하는 단계;Applying a resist on top of the semiconductor substrate on which the layer to be patterned is formed;

상기 레지스트의 상부에 투과 조절층을 형성하는 단계; 및Forming a transmission control layer on top of the resist; And

위상 반전 마스크를 이용하여 상기 레지스트를 노광한 후, 현상 공정으로 상기 레지스트를 콘택홀 패턴으로 패터닝하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.And exposing said resist using a phase reversal mask, and then patterning said resist into a contact hole pattern in a developing step.

제1항에 있어서, 상기 투과 조절층은 30∼50%의 KrF 투과율을 갖는 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of claim 1, wherein the transmittance control layer is formed of a material having a KrF transmittance of 30 to 50%.

제2항에 있어서, 상기 투과 조절층은 크레졸 노보락 레진을 200∼600Å의 두께로 도포하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 2, wherein the permeation control layer is formed by applying cresol novolak resin to a thickness of 200 to 600 kPa.

제1항에 있어서, 상기 투과 조절층을 형성하는 단계 전에, 상기 레지스트의 상부에 폴리비닐 알코올로 이루어진 층간 물질층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.2. The method of claim 1, further comprising forming an interlayer material layer of polyvinyl alcohol on top of the resist, before forming the transmission control layer.

제1항에 있어서, 상기 레지스트는 60∼70%의 KrF 투과율을 갖는 폴리스티렌계, 아세탈계 또는 폴리하이드록시 스티렌계 레지스트를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 1, wherein the resist uses a polystyrene-based, acetal-based or polyhydroxy styrene-based resist having a KrF transmittance of 60 to 70%.