KR20000058015A - Method of depositing amorphous silicon based films having controlled conductivity - Google Patents

Method of depositing amorphous silicon based films having controlled conductivity Download PDF

Info

Publication number
KR20000058015A
KR20000058015A KR1020000006398A KR20000006398A KR20000058015A KR 20000058015 A KR20000058015 A KR 20000058015A KR 1020000006398 A KR1020000006398 A KR 1020000006398A KR 20000006398 A KR20000006398 A KR 20000006398A KR 20000058015 A KR20000058015 A KR 20000058015A
Authority
KR
South Korea
Prior art keywords
thin film
conductivity
deposition chamber
amorphous silicon
silicon based
Prior art date
Application number
KR1020000006398A
Other languages
Korean (ko)
Other versions
KR100588266B1 (en
Inventor
윌리암 알. 하스바거
다까꼬 다께하라
제프 씨. 올슨
레지나 큐이유
유본느 르그리스
구오푸 제이. 펭
로버트맥코믹 로버트슨
캄 에스. 로우
Original Assignee
노르만 엘. 터너
어플라이드 고마쯔 테크놀로지, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/249,041 external-priority patent/US6352910B1/en
Application filed by 노르만 엘. 터너, 어플라이드 고마쯔 테크놀로지, 인코포레이티드 filed Critical 노르만 엘. 터너
Publication of KR20000058015A publication Critical patent/KR20000058015A/en
Application granted granted Critical
Publication of KR100588266B1 publication Critical patent/KR100588266B1/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

PURPOSE: A method for vapor depositing amorphous silicon based thin film with a controlled dielectric constant is provided to control the resistance of the amorphous silicon based thin film. CONSTITUTION: A method for vapor depositing an amorphous silicon based thin film with a controlled dielectric constant includes following steps. At the first step, a silicon based volatile material is introduced in a vapor chamber(12). At the second step, a dielectric enlarging volatile material, which includes at least one component for enlarging the dielectric constant of the amorphous silicon based thin film, is introduced in the vapor chamber. At the third step, a dielectric reducing volatile material, which includes at least one component for reducing the dielectric constant of the amorphous silicon based thin film, is introduced in the vapor chamber. The dielectric reducing volatile material and the dielectric enlarging volatile material according to the present invention are introduced with a predetermined flow rate into the vapor chamber to acquire desired resistance of the thin film.

Description

제어된 도전율을 갖는 비결정질 실리콘 기초 박막의 증착 방법 {METHOD OF DEPOSITING AMORPHOUS SILICON BASED FILMS HAVING CONTROLLED CONDUCTIVITY}METHODS OF DEPOSITING AMORPHOUS SILICON BASED FILMS HAVING CONTROLLED CONDUCTIVITY}

본 출원은 1995년 7월 11자로 출원된 발명의 명칭이 "제어된 도전율을 갖는 비결정질 실리콘 기초 박막의 증착 방법(METHOD OF DEPOSITING AMORPHOUS SILICON BASED FILMS HAVING CONTROLLED CONDUCTIVITY)"인 미국 특허 출원 제 08/500,728호의 일부연속출원으로써, 이는 본 발명에서 참조하였다.This application is directed to US patent application Ser. No. 08 / 500,728 entitled "METHOD OF DEPOSITING AMORPHOUS SILICON BASED FILMS HAVING CONTROLLED CONDUCTIVITY", filed July 11, 1995. As part of a continuous application, this is referred to in the present invention.

본 발명은 일반적으로 제어된 도전율을 갖는 비결정질 실리콘 기초 박막을 기판 상에 증착하는 방법에 관한 것으로서, 보다 상세하게는 진성 비결정질 실리콘의 도전율과 n+도핑된 비결정질 실리콘의 도전율 사이의 도전율로 제어된 도전율을 갖는 비결정질 실리콘 기초 박막을 증착하는 방법에 관한 것이다. 이러한 박막은 화학 기상 증착 공정에 의해 기판 상으로 증착될 수도 있다. 최근에는, 편평한 패널 디스플레이 장치가 노트북을 포함하는 많은 전자 분야에 사용되도록 개발되어 있다. 이러한 장치 중 하나로서 활성화 매트릭스 액정 디스플레이 장치가 자주 사용되어 왔다. 그렇지만, 이러한 액정 디스플레이는 여러 분야에서 부적절하게 되는 고유의 문제점을 가진다. 예컨대, 액정 디스플레이는 유리 상의 비결정질 실리콘의 증착 공정이 늦어지고, 제조 공정이 복잡하며, 수율이 낮아지는 제조상의 문제점이 있다. 이러한 액정 디스플레이는 대부분의 빛이 소모되는 동안 전력 소모형 형광 백라이트를 요구한다. 액정 디스플레이 이미지는 또한 밝은 일광에서 또는 극도의 시야 각도(viewing angle)에서 식별이 난해한데, 이는 여러 분야에서 주요 관심 대상이 되었다.FIELD OF THE INVENTION The present invention generally relates to a method for depositing an amorphous silicon based thin film having a controlled conductivity on a substrate, and more particularly, the conductivity controlled by the conductivity between the conductivity of intrinsic amorphous silicon and the conductivity of n + doped amorphous silicon. A method for depositing an amorphous silicon-based thin film having a. Such thin films may be deposited onto a substrate by a chemical vapor deposition process. Recently, flat panel display devices have been developed for use in many electronic fields, including notebooks. As one of these devices, an activation matrix liquid crystal display device has been frequently used. However, such liquid crystal displays have inherent problems that are inadequate in many fields. For example, liquid crystal displays have a manufacturing problem in that the deposition process of amorphous silicon on glass is delayed, the manufacturing process is complicated, and the yield is low. Such liquid crystal displays require a power consuming fluorescent backlight while most of the light is consumed. Liquid crystal display images are also difficult to identify in bright daylight or at extreme viewing angles, which has become a major concern in many fields.

보다 최근에 개발된 전계 방사 디스플레이(field emission display; FED)는 이러한 문제점들의 일부를 극복하며, 액정 디스플레이 장치 보다 우수한 장점을 제공한다. 예컨대, 전계 방사 디스플레이는 전형적인 박막 트랜지스터 액정 디스플레이 장치와 비교하여 높은 콘트라스트 비와, 높은 시야 각도와, 높은 최대 광도와, 하부 전력 소모와, 그리고 넓은 작동 온도 범위를 갖는다.More recently developed field emission displays (FEDs) overcome some of these problems and provide advantages over liquid crystal display devices. For example, field emission displays have a high contrast ratio, high viewing angles, high maximum brightness, lower power consumption, and a wide operating temperature range compared to typical thin film transistor liquid crystal display devices.

액정 디스플레이와 상이하게, 전계 방사 디스플레이는 색깔을 갖는 인광물질을 사용하여 자체 광을 제조한다. 전계 방사 디스플레이는 복잡한 전력 소모형 백라이트 및 필터를 요구하지 않으며, 전계 방사 디스플레이에서 발생된 모든 광은 사용자가 볼 수 있다. 전계 방사 디스플레이는 대형 박막 트랜지스터의 어레이를 요구하지 않는다. 따라서, 활성화 매트릭스 액정 디스플레이가 가지는 주요한 수율의 문제점이 해결된다.Unlike liquid crystal displays, field emission displays use colored phosphors to produce their own light. Field emission displays do not require complex power-consuming backlights and filters, and all light generated by the field emission display is visible to the user. Field emission displays do not require an array of large thin film transistors. Thus, the main yield problem of the activated matrix liquid crystal display is solved.

전계 방사 디스플레이에서, 전자는 음극으로부터 방출되어서 투명한 면판의 후방에 있는 인광물질과 충돌하여 이미지를 형성한다. 이러한 음극발광 공정은 광을 발생시키기 위한 가장 효율적인 방법 중 하나이다. 종래의 CRT와 상이하게, 전계 방사 디스플레이에서의 각각의 픽셀(pixel)은 그 자체의 전자원(electron source), 즉 일련의 방출 마이크로팁(an array of emitting microtips)을 갖추고 있다. 음극과 게이트 사이의 전압차는 음극으로부터 전자를 배출하여 인광물질을 향해 전자를 가속시킨다. 방사 전류 및 디스플레이 광도는 방출 재료의 일함수(work function)에 강하게 의존한다. 따라서, 방출원 재료의 세척 및 균일성이 필수적으로 요구된다.In field emission displays, electrons are emitted from the cathode and collide with the phosphor behind the transparent faceplate to form an image. This cathodic emission process is one of the most efficient ways to generate light. Unlike conventional CRTs, each pixel in a field emission display has its own electron source, that is, an array of emitting microtips. The voltage difference between the cathode and the gate releases electrons from the cathode to accelerate the electrons towards the phosphor. Emission current and display luminous intensity are strongly dependent on the work function of the emitting material. Thus, the cleaning and uniformity of the source material is indispensable.

대부분의 전계 방사 디스플레이는 저압, 즉 10-7토르로 배출되어서, 방출된 전자를 위한 기다란 평균 자유 경로를 제공하며, 팁의 오염 및 열화를 방지한다. 디스플레이의 해상도는 포커스 그리드(focus grid)에 의해 마이크로팁으로부터 배출된 전자를 조준함으로써 개선된다.Most field emission displays are discharged at low pressure, ie 10 −7 Torr, providing an elongated average free path for emitted electrons, preventing tip contamination and deterioration. The resolution of the display is improved by aiming electrons emitted from the microtip by the focus grid.

디스플레이 장치를 위해 개발된 제 1전계 방사 음극은 몰리브덴으로 제조된 금속 마이크로팁 이미터(emitter)를 사용하였다. 이러한 장치에서, 실리콘 웨이퍼는 먼저 두꺼운 SiO2층을 형성하도록 산화되며, 이후 금속 게이트층이 산화물의 상부에 증착된다. 이후, 게이트층은 게이트 홀을 형성하도록 패턴된다. 홀 아래의 SiO2의 에칭은 게이트의 하부를 절단하여서 웰(well)을 형성한다. 이후, 몰리브덴이 수직한 입사각으로 증착되고, 동시에 캐비티 내부에서 뾰족점을 갖는 원뿔이 성장하도록 니켈(Ni)과 같은 희생 재료(sacrificial material)가 장치의 측부에 위치된 소오스로부터 증착된다. 희생층이 제거될 때 이미터 원뿔은 남게 된다.The first field emission cathode developed for the display device used a metal microtip emitter made of molybdenum. In such a device, the silicon wafer is first oxidized to form a thick SiO 2 layer, and then a metal gate layer is deposited on top of the oxide. The gate layer is then patterned to form gate holes. The etching of SiO 2 under the hole cuts the bottom of the gate to form a well. Molybdenum is then deposited at a vertical angle of incidence, and at the same time a sacrificial material, such as nickel (Ni), is deposited from the source located on the side of the device such that a cone with pointed points grows inside the cavity. The emitter cone remains when the sacrificial layer is removed.

다른 전계 방사 디스플레이 장치에서, 실리콘 마이크로팁 이미터는 실리콘 기판을 열적으로 산화시키고, 하부 실리콘 기판이 노출되도록 실리콘 산화물을 패턴시키고, 그리고 실리콘 팁을 형성하도록 노출된 실리콘을 선택적으로 에칭함으로써 형성된다. 또한, 산화 및 에칭은 실리콘을 보호하며, 실리콘 팁의 점을 뾰족하게 한다.In other field emission display devices, silicon microtip emitters are formed by thermally oxidizing a silicon substrate, patterning the silicon oxide to expose the underlying silicon substrate, and selectively etching the exposed silicon to form a silicon tip. Oxidation and etching also protect the silicon and sharpen the point of the silicon tip.

선택적인 구성에서, 마이크로팁은 큰 영역의 편평한 패널 디스플레이를 위한 이상적인 기판 재료인 유리와 같은 원하는 재료의 기판 상에 부가된다. 마이크로팁은 금속 또는 도핑된 반도체와 같은 도전 재료로 제조될 수 있다. 이러한 전계 방사 디스플레이 장치에서, 음극과 마이크로팁의 도전율 사이의 도전율로 제어된 도전율을 갖는 내부층이 매우 바람직하다. 내부층의 저항에 대한 적절한 처리는 디스플레이 장치를 안정하고 제어가능한 방식으로 작동시킬 수 있도록 한다. 내부층의 저항이 절연체 및 도전체 사이의 범위의 값을 가지지만, 실제로 바람직한 값은 특정한 장치 구성에 의존한다.In an optional configuration, the microtip is added on a substrate of the desired material, such as glass, which is an ideal substrate material for large area flat panel displays. The microtip can be made of a conductive material, such as a metal or a doped semiconductor. In such field emission display devices, an inner layer having a controlled conductivity with a conductivity between the cathode and the microtip's conductivity is highly desirable. Proper handling of the resistance of the inner layer allows the display device to operate in a stable and controllable manner. Although the resistance of the inner layer has a value in the range between the insulator and the conductor, the actual desired value depends on the specific device configuration.

화학 기상 증착(CVD) 또는 플라즈마 강화 화학 기상 증착(PECVD)은 반도체 장치의 제조시에 다양한 기판 상에 재료층을 증착하기 위해 폭넓게 사용되는 고정이다. 종래의 PECVD 공정에서, 기판은 한 쌍의 평행한 판형 전극이 장착된 진공 증착 챔버 내에 위치된다. 이러한 기판은 일반적으로 하부 전극으로서 작용하는 서셉터 상에 장착된다. 상부 전극으로서 작용하는 가스 유입 매니폴드를 통해 반응 가스가 진공 챔버 내로 유입된다. 무선 주파수(RF) 전압이 두 전극 사이에 인가되어서, 반응 가스 내에서 플라즈마가 형성되기에 충분한 RF 전력을 발생시킨다. 플라즈마는 반응 가스를 분해시키고 기판의 표면 상에 원하는 재료층을 증착시킨다. 증착될 부가층의 재료를 함유하는 반응 가스를 증착 챔버 내로 유동시킴으로써 제 1표면 상에 다른 전자 재료로 구성된 부가층이 증착될 수 있다. 각각의 반응 가스는 원하는 재료층을 증착시키는 플라즈마에 당하게 된다.Chemical Vapor Deposition (CVD) or Plasma Enhanced Chemical Vapor Deposition (PECVD) is a fixture widely used for depositing layers of materials on various substrates in the manufacture of semiconductor devices. In a conventional PECVD process, the substrate is placed in a vacuum deposition chamber equipped with a pair of parallel plate electrodes. Such substrates are generally mounted on susceptors that act as bottom electrodes. Reactant gas enters the vacuum chamber through a gas inlet manifold that acts as an upper electrode. Radio frequency (RF) voltage is applied between the two electrodes to generate sufficient RF power to form a plasma in the reaction gas. The plasma decomposes the reaction gas and deposits the desired layer of material on the surface of the substrate. An additional layer composed of another electronic material may be deposited on the first surface by flowing a reactant gas containing the material of the additional layer to be deposited into the deposition chamber. Each reaction gas is subjected to a plasma that deposits the desired layer of material.

전계 방사 디스플레이 장치의 제조에 있어서, 진성 비결정질 실리콘의 도전율과 n+도핑된 비결정질 실리콘의 도전율 사이의 중간 범위의 도전율을 갖는 비결정질 실리콘 기초 박막을 증착시키는 것이 바람직하다. n+도핑된 비결정질 실리콘의 도전율은 박막에 포함된 인광성 원자의 양을 조절함으로써 제어된다. 비록 극소량의 인광성 원자를 부가함으로써 중간 도전율 박막을 제조하는 것이 가능할지라도, 이는 인광성 원자의 양을 정교하게 제어하도록 특별히 사전 혼합된 PH3/H2를 요구하기 때문에 매우 난해한 작업이다.In the manufacture of field emission display devices, it is desirable to deposit an amorphous silicon based thin film having an intermediate range of conductivity between the conductivity of intrinsic amorphous silicon and the conductivity of n + doped amorphous silicon. The conductivity of n + doped amorphous silicon is controlled by controlling the amount of phosphorescent atoms contained in the thin film. Although it is possible to produce intermediate conductive thin films by adding very small amounts of phosphorescent atoms, this is a very difficult task because it requires a special premixed PH 3 / H 2 to precisely control the amount of phosphorescent atoms.

전계 방사 디스플레이 장치는 매우 두꺼운 층을 사용하기 때문에, 유리의 휘어짐과 박막의 벗겨짐을 방지하기 위해 저응력 박막을 증착하는 것이 요구되었다. 비결정질 실리콘을 증착하기 위한 증착하기 위한 표준 공정은 특히 높은 증착율로 증착될 때 고압축성의 박막을 형성한다.Since the field emission display device uses a very thick layer, it was required to deposit a low stress thin film to prevent the glass from bending and peeling off of the thin film. Standard processes for depositing amorphous silicon to form highly compressible thin films, especially when deposited at high deposition rates.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 제어된 저항 및 낮은 응력을 갖는 비결정질 실리콘 기초 박막을 제조하는 방법을 제공하는 것이다.Accordingly, the present invention has been made to solve the above problems of the prior art, and an object of the present invention is to provide a method for producing an amorphous silicon based thin film having a controlled resistance and low stress.

도 1은 본 발명에 따른 방법이 수행될 수 있는 플라즈마 강화 화학 기상 증착 챔버의 개략적인 단면도.1 is a schematic cross-sectional view of a plasma enhanced chemical vapor deposition chamber in which a method according to the invention may be performed.

도 2는 전형적인 전계 방사 디스플레이 장치의 확대 단면도.2 is an enlarged cross-sectional view of a typical field emission display device.

도 3은 PH3와 NH3사이의 유량비에 대한 저항의 의존성을 도시한 그래프.3 is a graph showing the dependence of the resistance on the flow rate ratio between PH 3 and NH 3 .

도 4는 PH3와 NH3사이의 유량비에 대한 응력의 의존성을 도시한 그래프.4 is a graph showing the dependence of the stress on the flow rate ratio between PH 3 and NH 3 .

도 5는 인화수소:메탄의 유량비에 대한 비결정질 실리콘 기초 박막의 저항을 도시한 그래프.5 is a graph showing the resistance of an amorphous silicon based thin film to the flow ratio of hydrogen phosphide: methane.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 플라즈마 강화 화학 기상 증착 장치10: plasma enhanced chemical vapor deposition apparatus

12 : 증착 챔버 16 : 가스 유입 매니폴드(제 1전극)12 deposition chamber 16 gas inlet manifold (first electrode)

18 : 서셉터(제 2전극) 22 : (증착 챔버의) 바닥벽18: susceptor (second electrode) 22: bottom wall (of the deposition chamber)

24 : 리프트-오프 판 26 : 리프트-오프 핀24: lift-off plate 26: lift-off pin

28 : 홀 30 : 가스 배출부28: hole 30: gas outlet

32 : (증착 챔버의) 측벽 36 : RF 소오스32: side wall (of the deposition chamber) 36: RF source

38 : 기판 50 : 전계 방사 디스플레이 장치38: substrate 50: field emission display device

52 : 저항층 54 : 유리 기판52: resistive layer 54: glass substrate

56 : 절연층 58 : 금속 게이트층56: insulating layer 58: metal gate layer

60 : 금속 마이크로팁60: metal microtip

비결정질 실리콘 기초 박막은 전계 방사 디스플레이 장치를 제조할 때 중간층으로써 사용될 수 있다. 이러한 박막은 또한 절연체와 도전체의 저항 사이의 범위로 제어된 저항을 갖는 박막을 요구하는 다른 전자 장치에서 사용될 수 있다. 본 발명에 기술된 증착 방법은 화학 기상 증착 방법 또는 플라즈마 강화 화학 기상 증착 방법을 적용하며, 물리 기상 증착 방법과 같은 다른 증착 기술이 적용될 수도 있다.An amorphous silicon based thin film can be used as an intermediate layer when manufacturing a field emission display device. Such thin films can also be used in other electronic devices that require thin films with controlled resistance in the range between the insulator and the resistance of the conductor. The deposition method described in the present invention applies a chemical vapor deposition method or a plasma enhanced chemical vapor deposition method, and other deposition techniques such as a physical vapor deposition method may be applied.

일양태에 따르면, 본 발명은 증착 챔버 내에 위치된 기판 상에 비결정질 실리콘 기초 박막을 형성하는 방법으로서, 증착 챔버 내로 실리콘 기초 휘발성물질을 도입하는 단계와, 증착 챔버 내로 비결정질 실리콘 기초 박막의 도전율을 증가시키기 위한 하나 이상의 성분을 포함하는 도전율 증가 휘발성물질을 도입하는 단계와, 그리고 증착 챔버 내로 비결정질 실리콘 기초 박막의 도전율을 감소시키기 위한 하나 이상의 성분을 포함하는 도전율 감소 휘발성물질을 도입하는 단계를 포함하는 것을 특징으로 한다.According to one aspect, the present invention provides a method of forming an amorphous silicon based thin film on a substrate positioned in a deposition chamber, the method comprising introducing silicon based volatiles into the deposition chamber and increasing the conductivity of the amorphous silicon based thin film into the deposition chamber. Introducing a conductivity increasing volatile comprising one or more components for reducing the conductivity, and introducing a conductivity reducing volatile comprising one or more components into the deposition chamber to reduce the conductivity of the amorphous silicon based thin film. It features.

다른 양태에 따르면, 본 발명은 증착 챔버 내에 위치된 기판 상에 비결정질 실리콘 기초 박막을 형성하는 방법으로서, 증착 챔버 내로 실리콘 기초 휘발성물질을 도입하는 단계와, 증착 챔버 내로 인화수소를 도입하는 단계와, 그리고 증착 챔버 내로 질소 함유 휘발성물질을 도입하는 단계를 포함하는 것을 특징으로 한다.According to another aspect, the present invention provides a method of forming an amorphous silicon based thin film on a substrate located in a deposition chamber, the method comprising introducing silicon based volatiles into the deposition chamber, introducing hydrogen phosphide into the deposition chamber, And introducing a nitrogen-containing volatile into the deposition chamber.

또다른 양태에 따르면, 본 발명은 증착 챔버 내에 위치된 기판 상에 비결정질 실리콘 기초 박막을 형성하는 방법으로서, 증착 챔버 내로 실리콘 기초 휘발성물질을 도입하는 단계와, 증착 챔버 내로 인화수소를 도입하는 단계와, 그리고 증착 챔버 내로 탄소 함유 휘발성물질을 도입하는 단계를 포함하는 것을 특징으로 한다.According to another aspect, the present invention provides a method of forming an amorphous silicon based thin film on a substrate located in a deposition chamber, the method comprising introducing silicon based volatiles into the deposition chamber, introducing hydrogen phosphide into the deposition chamber; And introducing a carbon-containing volatile into the deposition chamber.

실시예들은 다음과 같은 하나 이상의 특징을 포함할 수도 있다.Embodiments may include one or more of the following features.

도전율 증가 휘발성물질 및 도전율 감소 휘발성물질은 원하는 박막 저항을 달성하도록 선택된 각각의 상대 유량으로 증착 챔버 내로 도입될 수도 있다. 이러한 상대 유량은 약 103∼107오옴-cm 의 박막 저항을 달성하도록 선택될 수도 있다. 도전율 증가 휘발성물질은 인화수소로 구성될 수도 있고, 도전율 감소 휘발성물질은 암모니아로 구성될 수도 있으며, 이러한 인화수소와 암모니아는 약 1 : 1000 내지 약 1 : 10 (인화수소 : 암모니아) 범위의 유량비로 증착 챔버 내로 도입된다. 선택적으로, 도전율 증가 휘발성물질은 인화수소로 구성될 수도 있고, 도전율 감소 휘발성물질은 메탄으로 구성될 수도 있으며, 이러한 인화수소와 메탄은 약 1 : 100 내지 약 1 : 1 (인화수소 : 메탄) 범위의 유량비로 증착 챔버 내로 도입된다.Conductivity increasing volatiles and conductivity reducing volatiles may be introduced into the deposition chamber at respective relative flow rates selected to achieve the desired thin film resistance. The relative flow rates may be selected to achieve a film resistance of about 10 3-10 7 ohm -cm. The conductivity increase volatile may be composed of hydrogen phosphide, the conductivity decrease volatile may be composed of ammonia, and the hydrogen phosphide and ammonia may have a flow ratio ranging from about 1: 1000 to about 1:10 (hydrogen phosphide: ammonia). Is introduced into the deposition chamber. Optionally, the conductivity increasing volatile may be composed of hydrogen phosphide, the conductivity reducing volatile may be composed of methane, and such hydrogen phosphide and methane range from about 1: 100 to about 1: 1 (hydrogen phosphate: methane). Is introduced into the deposition chamber at a flow rate ratio of.

도전율 증가 휘발성물질은 도판트(dopant)를 포함할 수도 있다. 이러한 도판트는 n형 도판트(즉, 인) 또는 p형 도판트(즉, 붕소)를 포함할 수도 있다.The conductivity increasing volatile may comprise a dopant. Such dopants may include n-type dopants (ie, phosphorus) or p-type dopants (ie, boron).

비결정질 실리콘 기초 박막은 밴드 갭(band gap)에 의해 특징화될 수도 있으며, 밴드 갭 증가 성분을 포함하지 않는 유사한 조건 하에서 형성된 박막에 대해, 도전율 감소 휘발성물질은 바람직하게는 유사한 조건 하에서 형성된 박막에 대한 비결정질 실리콘 기초 박막의 밴드 갭을 증가시키는 밴드 갭 증가 성분을 포함한다. 도전율 감소 휘발성물질은 질소, 암모니아, N2O, 탄소(즉, 메탄)를 포함할 수도 있다.An amorphous silicon based thin film may be characterized by a band gap, and for thin films formed under similar conditions that do not contain a band gap increasing component, the conductivity reducing volatiles are preferably used for thin films formed under similar conditions. And a band gap increasing component that increases the band gap of the amorphous silicon based thin film. The conductivity reducing volatiles may include nitrogen, ammonia, N 2 O, carbon (ie methane).

본 발명의 일실시예에서, 실리콘 기초 박막은 실란으로 구성되고, 도전율 증가 휘발성물질은 인화수소로 구성되며, 도전율 감소 휘발성물질은 암모니아로 구성된다. 다른 실시예에서는, 실리콘 기초 박막이 실란으로 구성되고, 도전율 증가 휘발성물질이 인화수소로 구성되며, 도전율 감소 휘발성물질이 메탄으로 구성된다. 또다른 실시예에서는, 실리콘 기초 박막이 실란으로 구성되고, 도전율 증가 휘발성물질이 인화수소로 구성되며, 제 1도전율 감소 휘발성물질이 암모니아로 구성되며, 제 2도전율 감소 휘발성물질이 메탄으로 구성된다.In one embodiment of the invention, the silicon-based thin film is composed of silane, the conductivity increasing volatile material is composed of hydrogen phosphide, and the conductivity reducing volatile material is comprised of ammonia. In another embodiment, the silicon-based thin film consists of silane, the conductivity increasing volatile material consists of hydrogen phosphide, and the conductivity reducing volatile material consists of methane. In another embodiment, the silicon based thin film is composed of silane, the conductivity increasing volatile material is composed of hydrogen phosphide, the first conductivity reducing volatile material is comprised of ammonia, and the second conductivity reducing volatile material is comprised of methane.

제 2도전율 감소 휘발성물질은 증착 챔버 내로 도입될 수도 있다.The second conductivity reducing volatile may be introduced into the deposition chamber.

바람직한 실시예에서, 정교하게 제어된 도전율 및 저응력을 갖는 비결정질 실리콘 기초 박막은 플라즈마 강화 화학 기상 챔버 내로 반응 가스 혼합물을 유동시킴으로써 형성된다. 이러한 반응 가스 혼합물은 실란, 암모니아, 및 수소 가스에 의해 운반된 인화수소를 포함한다. 인화수소 부분압의 제어에 의해 인광물질의 함유량을 변화시킴으로써, 비결정질 실리콘 기초 박막의 n형 도전율이 변화될 수 있는데, 즉 인광물질 함유량의 증가는 도전율을 증가시킨다. 암모니아 부분압의 제어에 의해 반응 가스의 질소 함유량을 변화시킴으로써, 저항이 변화될 수 있는데, 즉 질소 함유량의 증가는 비결정질 실리콘 기초 박막의 저항을 증가시킨다. 전계 방사 디스플레이 장치에 대한 저항의 이상적인 범위는 약 103내지 107오옴-cm 사이이다. 본 발명에 따른 신규한 방법은 103내지 107오옴-cm 사이의 바람직한 범위 내로 비결정질 실리콘 기초 박막의 저항을 제어할 수 있다. 본 발명에 따른 방법에 의해 형성된 박막은 기판으로부터 박막이 휘어지거나 벗겨지는 것을 방지하도록 낮은 인장 응력을 가진다.In a preferred embodiment, an amorphous silicon based thin film with finely controlled conductivity and low stress is formed by flowing a reactant gas mixture into a plasma enhanced chemical vapor chamber. Such reaction gas mixtures include silane, ammonia, and hydrogen phosphide carried by hydrogen gas. By changing the content of the phosphor by controlling the partial pressure of hydrogen phosphide, the n-type conductivity of the amorphous silicon-based thin film can be changed, i.e., increasing the phosphor content increases the conductivity. By changing the nitrogen content of the reaction gas by controlling the ammonia partial pressure, the resistance can be changed, i.e., an increase in the nitrogen content increases the resistance of the amorphous silicon based thin film. The ideal range of resistance for field emission display devices is between about 10 3 to 10 7 ohm-cm. The novel method according to the invention is able to control the resistance of the amorphous silicon based thin film within the preferred range between 10 3 and 10 7 ohm-cm. The thin film formed by the method according to the invention has a low tensile stress to prevent the thin film from bending or peeling off from the substrate.

본 발명은 또한 플라즈마 강화 화학 기상 증착 기술에 의해 제조된 전계 방사 디스플레이 장치에 관한 것으로, 여기서는 실란, 수소, 인화수소(수소에 의해 운반된), 및 암모니아를 포함하는 반응 가스 혼합물이 제어된 도전율을 갖는 비결정질 실리콘 기초 박막을 형성하는데 사용된다. 각각의 성분 가스의 유량을 조절함으로써, 전계 방사 장치를 형성하도록 정교하게 제어된 도전율 및 저응력을 갖는 비결정질 실리콘 기초 박막이 수득될 수 있다.The present invention also relates to a field emission display device fabricated by plasma enhanced chemical vapor deposition techniques, wherein a reactant gas mixture comprising silane, hydrogen, hydrogen phosphide (carried by hydrogen), and ammonia provides controlled conductivity It is used to form an amorphous silicon based thin film having. By adjusting the flow rate of each component gas, an amorphous silicon based thin film having finely controlled conductivity and low stress can be obtained to form a field emission device.

본 발명의 장점은 다음과 같다.Advantages of the present invention are as follows.

본 발명은 간단한 공정 제어 단계를 결합시킴으로써 화학 기상 증착 공정 또는 플라즈마 강화 화학 기상 증착 공정에서 제어된 도전율 및 저응력을 갖는 비결정질 실리콘 기초 박막을 증착하는 방법을 제공한다. 본 발명은 또한 PH3또는 NH3을 포함하는 반응 가스 혼합물을 사용함으로써 화학 기상 증착 공정 또는 플라즈마 강화 화학 기상 증착 공정에서 제어된 도전율 및 저응력을 갖는 비결정질 실리콘 기초 박막을 증착하는 방법을 제공한다. 본 발명은 또한 반응 챔버 내에서 반응 가스의 유량을 제어함으로써 화학 기상 증착 공정 또는 플라즈마 강화 화학 기상 증착 공정에서 제어된 도전율 및 저응력을 갖는 비결정질 실리콘 기초 박막을 증착하는 방법을 제공한다.The present invention provides a method for depositing amorphous silicon based thin films having controlled conductivity and low stress in a chemical vapor deposition process or a plasma enhanced chemical vapor deposition process by combining simple process control steps. The present invention also provides a method of depositing an amorphous silicon based thin film having controlled conductivity and low stress in a chemical vapor deposition process or a plasma enhanced chemical vapor deposition process by using a reactant gas mixture comprising PH 3 or NH 3 . The present invention also provides a method of depositing an amorphous silicon based thin film having controlled conductivity and low stress in a chemical vapor deposition process or a plasma enhanced chemical vapor deposition process by controlling the flow rate of the reaction gas in the reaction chamber.

이하에 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 전계 방사 디스플레이 장치와 같은 전자 소자를 위해 플라즈마 강화 화학 기상 증착 기술에 의해 기판 상에 제어된 도전율 및 저응력을 갖는 비결정질 실리콘 기초 박막의 개선된 증착 방법을 개시한다.The present invention discloses an improved method for depositing amorphous silicon based thin films having controlled conductivity and low stress on a substrate by plasma enhanced chemical vapor deposition techniques for electronic devices such as field emission display devices.

먼저, 도 1을 참조하면, 본 발명에 따른 방법을 수행할 수 있는 플라즈마 강화 화학 기상 증착 장치(10)가 개략적으로 도시되어 있다. 이러한 장치는 터너(Turner) 등에게 허여된 미국 특허 제 5,512,320호에 개시되어 있다. 증착 챔버(12)는 상부벽(14)과 제 1전극 또는 가스 유입 매니폴드(16)를 관통한 개구를 포함하고 있다. 선택적으로, 상부벽(14)은 그의 내부 표면에 인접한 전극(16)과 함께 형성될 수 있다. 챔버(12) 내에는 제 1전극(16)에 평행하게 연장하는 판형 서셉터(18)가 존재한다. 서셉터(18)는 일반적으로 알루미늄으로 구성되며, 알루미늄 산화물층으로 코팅된다. 서셉터(18)는 접지되어 있으며, 두 개의 전극(16,18)을 가로지르는 RF 소오스(36)에 연결되도록 제 2전극으로서 작용한다.First, referring to FIG. 1, a plasma enhanced chemical vapor deposition apparatus 10 capable of carrying out the method according to the invention is schematically illustrated. Such a device is disclosed in US Pat. No. 5,512,320 to Turner et al. The deposition chamber 12 includes an opening through the top wall 14 and the first electrode or gas inlet manifold 16. Optionally, top wall 14 may be formed with an electrode 16 adjacent its inner surface. In the chamber 12 there is a plate-shaped susceptor 18 extending parallel to the first electrode 16. The susceptor 18 generally consists of aluminum and is coated with an aluminum oxide layer. The susceptor 18 is grounded and acts as a second electrode to be connected to the RF source 36 across the two electrodes 16, 18.

서셉터(18)는 증착 챔버(12)의 바닥벽(22)을 통해 수직하게 연장하는 축(20)의 단부에 장착되어 있다. 이러한 축(20)은 수직하게 이동할 수 있으며, 이에 의해 서셉터(18)가 제 1전극(16)을 향하는 방향 및 제 1전극(16)으로부터 멀어지는 방향으로 수직하게 이동할 수 있다. 리프트-오프 판(24)이 서셉터(18)와 서셉터(18)에 실질적으로 평행한 증착 챔버(12)의 바닥벽(22) 사이에서 수평하게 연장하며, 수직하게 이동가능하다. 리프트-오프 핀(26)은 리프트-오프 판(24)으로부터 상방으로 수직하게 돌출해 있다. 리프트-오프 핀(26)은 서셉터(18) 내의 리프트 홀(28)을 통해 연장할 수 있도록 위치되어 있으며, 서셉터(18)의 두께 보다 약간 더 긴 길이를 갖는다. 도면에서는 단지 두 개의 리프트-오프 핀(26)이 도시되어 있지만, 리프트-오프 판(24) 둘레로 보다 많은 리프트-오프 핀(26)이 이격되어 있을 수도 있다.The susceptor 18 is mounted at the end of the shaft 20 extending vertically through the bottom wall 22 of the deposition chamber 12. The axis 20 may move vertically, whereby the susceptor 18 may move vertically in the direction toward the first electrode 16 and away from the first electrode 16. The lift-off plate 24 extends horizontally between the susceptor 18 and the bottom wall 22 of the deposition chamber 12 substantially parallel to the susceptor 18 and is vertically movable. The lift-off pin 26 projects vertically upward from the lift-off plate 24. The lift-off pin 26 is positioned to extend through the lift hole 28 in the susceptor 18 and has a length slightly longer than the thickness of the susceptor 18. Although only two lift-off pins 26 are shown in the figure, more lift-off pins 26 may be spaced around the lift-off plate 24.

가스 배출부(30)는 증착 챔버(12)의 측벽(32)을 통해 연장하고 있으며, 증착 챔버(12)를 배출하기 위한 수단(도시되지 않음)에 연결되어 있다. 가스 유입관(42)은 증착 챔버(12)의 제 1전극 또는 가스 유입 매니폴드(16) 내로 연장되어 있으며, 다양한 가스의 가스 스위칭 네트워크(도시되지 않음)를 통해 소오스(도시되지 않음)에 연결되어 있다. 제 1전극(16)은 RF 전원(36)에 연결되어 있다. 로드-록 도어(도시되지 않음)를 통해 기판을 증착 챔버(12) 내의 서셉터(18) 상으로 이송하고 또한 증착 챔버(12)로부터 코팅된 기판을 제거하기 위해 이송 패들(도시되지 않음)이 제공되어 있다.The gas outlet 30 extends through the side wall 32 of the deposition chamber 12 and is connected to a means (not shown) for discharging the deposition chamber 12. The gas inlet tube 42 extends into the first electrode or gas inlet manifold 16 of the deposition chamber 12 and is connected to a source (not shown) through a gas switching network (not shown) of various gases. It is. The first electrode 16 is connected to the RF power source 36. A transfer paddle (not shown) is provided to transfer the substrate onto the susceptor 18 in the deposition chamber 12 through a load-lock door (not shown) and to remove the coated substrate from the deposition chamber 12. It is provided.

증착 장치(10)의 작동에서, 기판(38)은 먼저 증착 챔버(12) 내로 장입되며, 이송 패들(도시되지 않음)에 의해 서셉터(18) 상에 위치된다. 기판(38)은 서셉터(18) 내의 리프트 홀(28) 위로 연장할 수 있는 크기를 갖는다. 편평한 패널 디스플레이 장치에 사용될 수 있는 기판의 크기는 대략 360mm 내지 465mm 이다. 리프트-오프 핀(26)이 홀(28)을 통해 연장하지 않도록 축(20)을 상방으로 이동시킴으로써 서셉터(18)가 리프트-오프 핀(26) 위에 위치되며, 서셉터(18)와 기판(38)은 비교적 제 1전극(16)에 인접하게 된다. 기판 표면과 가스 유입 매니폴드(16)의 배출 표면 사이의 전극 공간 또는 거리는 약 12 내지 50mm 이다. 보다 바람직한 전극 공간은 약 20 내지 36mm 이다.In operation of the deposition apparatus 10, the substrate 38 is first loaded into the deposition chamber 12 and positioned on the susceptor 18 by a transfer paddle (not shown). Substrate 38 is sized to extend over lift hole 28 in susceptor 18. Substrates that can be used in flat panel display devices range from approximately 360 mm to 465 mm. The susceptor 18 is positioned above the lift-off pin 26 by moving the shaft 20 upward so that the lift-off pin 26 does not extend through the hole 28, and the susceptor 18 and substrate Reference numeral 38 is relatively adjacent to the first electrode 16. The electrode space or distance between the substrate surface and the discharge surface of the gas inlet manifold 16 is about 12-50 mm. More preferred electrode space is about 20 to 36 mm.

본 발명의 증착 공정 이전에, 투명한 재료로 구성된 큰 쉬이트일 수도 있는 기판(38)은 공지된 기술에 따라 처리된다. 바람직한 실시예에서 초기 공정 후에, 패턴된 금속층을 포함하는 최상층이 증착된다.Prior to the deposition process of the present invention, the substrate 38, which may be a large sheet of transparent material, is treated according to known techniques. In a preferred embodiment, after the initial process, the top layer including the patterned metal layer is deposited.

본 발명의 증착 공정 개시시에, 증착 챔버(12)는 먼저 가스 배출부(30)를 통해 배출된다. 패턴된 기판(38)은 이후 서셉터(18) 상에 위치된다. 기판(38)은 비결정질 실리콘 박막을 증착하는 동안 약 200℃ 내지 400℃ 사이의 온도로 유지된다. 증착 공정 동안, 기판의 바람직한 온도 범위는 약 300℃ 내지 350℃ 사이이다. 증착 공정 동안, 반응 챔버의 압력은 약 0.5토르 내지 5토르 사이로 유지되며, 바람직한 온도 범위는 약 1.5토르 내지 2.5토르이다. 이러한 장치를 사용하여 기판을 처리하는 공정은 로우(Law) 등에게 허여된 미국 특허 제 5,399,387호에 개시되어 있으며, 이는 본 발명에서 참조하였다.At the start of the deposition process of the present invention, the deposition chamber 12 is first discharged through the gas outlet 30. Patterned substrate 38 is then placed on susceptor 18. The substrate 38 is maintained at a temperature between about 200 ° C. and 400 ° C. during the deposition of the amorphous silicon thin film. During the deposition process, the preferred temperature range of the substrate is between about 300 ° C and 350 ° C. During the deposition process, the pressure in the reaction chamber is maintained between about 0.5 Torr and 5 Torr, with a preferred temperature range of about 1.5 Torr to 2.5 Torr. The process of treating a substrate using such an apparatus is disclosed in US Pat. No. 5,399,387 to Law et al., Which is incorporated herein by reference.

도 2는 전형적인 전계 방사 디스플레이 장치(50)의 확대 단면도이다. 이러한 디스플레이 장치(50)는 유리 기판(54) 상에 비결정질 실리콘 기초 박막의 저항층(52)을 증착함으로써 형성된다. 이후, 절연층(56)과 금속 게이트층(58)이 연속적으로 형성되며, 금속 마이크로팁(60)을 형성하도록 에칭된다. 음극 구조물(60)이 저항층(52)으로 덮혀진다. 따라서, 저항성을 띠지만 다소 도전율을 갖는 비결정질 실리콘층(52)이 SiO2와 같은 고절연층(56) 아래에 놓인다. 비결정질 실리콘층(52)이 과도한 저항을 가지도록 제어하는 것이 아니라 마이크로팁(60) 중 하나가 금속층(58)과 단락되는 경우 과도한 전류 흐름을 방지하는 리미팅 저항기로서 작용하도록 비결정질 실리콘층(52)의 저항을 제어하는 것이 중요하다.2 is an enlarged cross-sectional view of a typical field emission display device 50. This display device 50 is formed by depositing a resistive layer 52 of an amorphous silicon based thin film on a glass substrate 54. Thereafter, the insulating layer 56 and the metal gate layer 58 are formed successively, and are etched to form the metal microtip 60. Cathode structure 60 is covered with a resistive layer 52. Thus, an amorphous but slightly conductive amorphous silicon layer 52 is placed under the high insulating layer 56, such as SiO 2 . Rather than controlling the amorphous silicon layer 52 to have excessive resistance, it is necessary to control the amorphous silicon layer 52 to act as a limiting resistor that prevents excessive current flow when one of the microtips 60 is shorted with the metal layer 58. It is important to control the resistance.

본 발명의 방법을 증명하기 위해 본 명세서에서는 전계 방사 디스플레이 장치가 도시되어 있지만, 이러한 방법은 FED 제조로 제한되지 않음에 주목해야 한다. 본 발명의 방법은 제어된 저항을 갖는 증착층을 요구하는 다른 전자 소자의 제조에서도 사용될 수 있다.Although the field emission display device is shown herein to demonstrate the method of the present invention, it should be noted that this method is not limited to FED manufacturing. The method of the present invention can also be used in the manufacture of other electronic devices that require a deposition layer having a controlled resistance.

제조된 박막이 도전율 및 응력에 대한 반응물 유량의 영향을 결정하기 위해 본 발명의 방법에 의해 준비된 시험 샘플에 대해 일련의 시험을 수행하였다. 이들의 결과는 표 1 및 표 2에 요약되어 있다.A series of tests were performed on test samples prepared by the method of the present invention to determine the effect of reactant flow rate on the resulting thin film conductivity and stress. Their results are summarized in Table 1 and Table 2.

예 1Example 1

예 1은 반응 가스 혼합물 내에 도핑 가스를 포함하지 않는 진성 비결정질 실리콘 박막에 대한 증착 공정에 관한 것이다. 이러한 박막은 가열된 기판 상에 플라즈마 내의 실란과 수소 반응의 부산물로서 형성된다. 실란의 유량은 1000sccm으로 제어되고, 수소의 유량은 1000sccm으로 제어되며, 사용된 플라즈마 전력(즉, 전극(16)에 공급된 RF 전력)은 300W이고, 챔버의 압력은 2.0토르로 유지되며, 전극 공간(즉, 전극(16)과 서셉터(18) 사이의 공간)은 962mils(2.44cm)로 유지되고, 접촉식 가열에 의해 기판을 가열하는 서셉터는 410℃의 온도로 유지되며, 그리고 수득된 증착율은 168nm/분 이다. 증착 공정을 완료한 후, 8.0×108dyne/cm2의 압축응력 및 2.0×109오옴-cm의 저항의 물리적 성질을 갖도록 수득된 박막을 시험하였다.Example 1 relates to a deposition process for an intrinsic amorphous silicon thin film that does not include a doping gas in a reaction gas mixture. This thin film is formed on the heated substrate as a byproduct of hydrogen reaction with silane in the plasma. The flow rate of the silane is controlled at 1000 sccm, the flow rate of hydrogen is controlled at 1000 sccm, the plasma power used (i.e., the RF power supplied to the electrode 16) is 300 W, and the chamber pressure is maintained at 2.0 Torr. The space (ie, the space between the electrode 16 and the susceptor 18) is maintained at 962 mils (2.44 cm), and the susceptor for heating the substrate by contact heating is maintained at a temperature of 410 ° C., and obtained Deposited rate is 168 nm / min. After completion of the deposition process, the thin films obtained were tested to have physical properties of compressive stress of 8.0 × 10 8 dyne / cm 2 and resistance of 2.0 × 10 9 ohm-cm.

예 2Example 2

예 2는 박막이 NH3가스를 사용하지 않고 PH3가스의 흐름으로 증착된 p-도핑된 비결정질 실리콘 박막의 증착 공정에 관한 것이다. 실란의 유량은 1000sccm이고, PH3의 유량은 0.5sccm이며, 수소의 유량은 1000sccm이고, 사용된 RF 전력은 300W이고, 챔버의 압력은 2.0토르이며, 전극 공간은 962mils(2.44cm)이고, 서셉터 온도는 410℃이며, 그리고 수득된 증착율은 156nm/분 이다. 인화수소는 관련 유량으로 설명되는 수소 캐리어 내에서 0.5% 이다. 수득된 비결정질 실리콘 박막은 1.7×109dyne/cm2의 압축응력 및 1.7×102오옴-cm의 저항을 갖는다.Example 2 relates to a deposition process of a p-doped amorphous silicon thin film in which the thin film was deposited with a flow of PH 3 gas without using NH 3 gas. The flow rate of silane is 1000sccm, the flow rate of PH 3 is 0.5sccm, the flow rate of hydrogen is 1000sccm, the RF power is 300W, the chamber pressure is 2.0 Torr, the electrode space is 962mils (2.44cm), The acceptor temperature is 410 ° C., and the deposition rate obtained is 156 nm / min. Hydrogen phosphide is 0.5% in the hydrogen carrier described by the associated flow rate. The amorphous silicon thin film obtained has a compressive stress of 1.7 × 10 9 dyne / cm 2 and a resistance of 1.7 × 10 2 ohm-cm.

예 3Example 3

본 예에서는 반응 가스 혼합물 내에서 PH3가스를 사용하지 않고 암모니아 가스만을 사용한다. 사용된 실란 가스의 유량은 1000sccm이고, NH3의 유량은 500sccm이며, 수소의 유량은 1000sccm이고, 사용된 RF 전력은 300W이고, 챔버의 압력은 2.0토르로 유지되며, 전극 공간은 962mils(2.44cm)이고, 서셉터 온도는 410℃이며, 그리고 수득된 증착율은 135nm/분 이다. 이러한 박막에서 수득되는 물리적 성질은 예 2에서 수득된 박막의 물리적 성질과 현저하게 상이하다. 박막의 응력은 7.4×109dyne/cm2의 인장 모드이다. 측정된 박막의 저항은 2.2×1010오옴-cm의 높은 값을 갖는다.In this example, only ammonia gas is used in the reaction gas mixture without using the PH 3 gas. The flow rate of silane gas used is 1000sccm, the flow rate of NH 3 is 500sccm, the flow rate of hydrogen is 1000sccm, the RF power is 300W, the chamber pressure is maintained at 2.0 Torr, the electrode space is 962mils (2.44cm) ), The susceptor temperature is 410 ° C, and the deposition rate obtained is 135 nm / min. The physical properties obtained in such a thin film are significantly different from the physical properties of the thin film obtained in Example 2. The stress of the thin film is a tensile mode of 7.4 × 10 9 dyne / cm 2 . The resistance of the thin film measured has a high value of 2.2 × 10 10 ohm-cm.

예 4Example 4

이러한 예에서, PH3의 도핑 가스 및 질소 함유 NH3가스가 반응 가스 혼합물로서 사용된다. PH3대 NH3의 유량비는 1.25×10-2대 1 이다. 사용된 실란 가스의 유량은 1000sccm이고, PH3의 유량은 2.5sccm이며, NH3의 유량은 500sccm이고, 수소의 유량은 1000sccm이며, 사용된 RF 전력은 600W이고, 챔버의 압력은 2.0토르로 유지되며, 전극 공간은 962mils(2.44cm)이고, 서셉터 온도는 400℃이며, 그리고 수득된 증착율은 197nm/분 이다. 원하는 저항을 갖는 비결정질 실리콘 박막이 수득된다. 수득된 박막은 4.0×108dyne/cm2의 인장 응력 및 1.6×105오옴-cm의 저항의 물질적 성질을 갖는다. 여기서, 저항값은 예 2 및 예 3에서 측정된 값, 즉 1.7×102및 2.2×1010사이의 약 1/2 임에 주목해야 한다.In this example, a doping gas of PH 3 and a nitrogen containing NH 3 gas are used as the reaction gas mixture. The flow rate ratio of PH 3 to NH 3 is 1.25 × 10 −2 to 1. The flow rate of silane gas used is 1000sccm, the flow rate of PH 3 is 2.5sccm, the flow rate of NH 3 is 500sccm, the flow rate of hydrogen is 1000sccm, the RF power is 600W and the chamber pressure is maintained at 2.0 Torr. Electrode space is 962 mils (2.44 cm), susceptor temperature is 400 ° C., and the deposition rate obtained is 197 nm / min. An amorphous silicon thin film having a desired resistance is obtained. The thin film obtained has the physical properties of a tensile stress of 4.0 × 10 8 dyne / cm 2 and a resistance of 1.6 × 10 5 ohm-cm. Here, it should be noted that the resistance value is about 1/2 between the values measured in Examples 2 and 3, i.e. 1.7 × 10 2 and 2.2 × 10 10 .

예 5Example 5

본 예에서는, PH3및 NH3가스 모두가 반응 가스 혼합물에 사용된다. PH3대 NH3의 유량비는 0.75×10-2대 1 이다. 이러한 화학 기상 증착 공정에서, 사용된 실란 가스의 유량은 1000sccm이고, PH3의 유량은 1.5sccm이며, NH3의 유량은 200sccm이고, 수소의 유량은 1000sccm이며, 사용된 RF 전력은 600W이고, 챔버의 압력은 2.0토르로 유지되며, 전극 공간은 962mils(2.44cm)이고, 서셉터 온도는 400℃이며, 그리고 수득된 증착율은 197nm/분 이다. 수득된 박막은 1.3×109dyne/cm2의 인장 응력 및 9.6×105오옴-cm의 저항의 물리적 성질을 갖는다. NH3의 유량에 대한 PH3의 유량을 감소시킴으로써, 예 4와 비교할 때 박막의 저항은 증가되고, 인장 응력은 약간 증가됨을 알 수 있다.In this example, both PH 3 and NH 3 gases are used in the reaction gas mixture. The flow rate ratio of PH 3 to NH 3 is 0.75 × 10 −2 to 1. In this chemical vapor deposition process, the flow rate of silane gas used is 1000sccm, the flow rate of PH 3 is 1.5sccm, the flow rate of NH 3 is 200sccm, the flow rate of hydrogen is 1000sccm, the RF power is 600W, the chamber The pressure of is maintained at 2.0 Torr, the electrode space is 962 mils (2.44 cm), the susceptor temperature is 400 ℃, and the deposition rate obtained is 197 nm / min. The thin film obtained has physical properties of tensile stress of 1.3 × 10 9 dyne / cm 2 and resistance of 9.6 × 10 5 ohm-cm. By decreasing the flow rate of PH 3 relative to the flow rate of NH 3 , it can be seen that the resistance of the thin film is increased and the tensile stress is slightly increased in comparison with Example 4.

예 6Example 6

본 예에서는 PH3및 NH3가스가 반응 가스 혼합물에 사용된다. PH3대 NH3의 유량비는 1.5×10-2대 1 이다. 이러한 화학 기상 증착 공정에서, 사용된 실란 가스의 유량은 1000sccm이고, PH3의 유량은 1.5sccm이며, NH3의 유량은 100sccm이고, 수소의 유량은 1000sccm이며, 사용된 RF 전력은 600W이고, 챔버의 압력은 2.0토르로 유지되며, 전극 공간은 962mils(2.44cm)이고, 서셉터 온도는 400℃이며, 그리고 수득된 증착율은 240nm/분 이다. 이에 의해, 4.7×109dyne/cm2의 인장 응력 및 3.6×105오옴-cm의 저항의 물리적 성질을 갖는 비결정질 실리콘 박막이 수득된다. 예 5와 비교할 때, PH3의 암모니아 함유량과 비교하여 반응 가스 혼합물의 암모니아 함유량을 감소시킴으로써, 증착된 박막의 저항은 감소되며, 인장 응력이 약간 증가됨을 알 수 있다.In this example, PH 3 and NH 3 gases are used in the reaction gas mixture. The flow rate ratio of PH 3 to NH 3 is 1.5 × 10 −2 to 1. In this chemical vapor deposition process, the flow rate of silane gas used is 1000sccm, the flow rate of PH 3 is 1.5sccm, the flow rate of NH 3 is 100sccm, the flow rate of hydrogen is 1000sccm, the RF power is 600W, the chamber The pressure of is maintained at 2.0 Torr, the electrode space is 962 mils (2.44 cm), the susceptor temperature is 400 ℃, and the deposition rate obtained is 240 nm / min. Thereby, an amorphous silicon thin film having physical properties of a tensile stress of 4.7x10 9 dyne / cm 2 and a resistance of 3.6x10 5 ohm-cm is obtained. Compared with Example 5, it can be seen that by reducing the ammonia content of the reaction gas mixture compared to the ammonia content of PH 3 , the resistance of the deposited thin film is reduced and the tensile stress is slightly increased.

예 7Example 7

본 예에서는 PH3및 NH3가스가 반응 가스 혼합물에 사용된다. PH3대 NH3의 유량비는 0.6×10-2대 1 이다. 0.1×10-2또는 0.001 : 1 만큼 낮은 PH3대 NH3의 유량비가 사용될 수도 있다. 이러한 화학 기상 증착 공정에서, 사용된 실란 가스의 유량은 1000sccm이고, PH3의 유량은 1.5sccm이며, NH3의 유량은 200sccm이고, 수소의 유량은 1000sccm이며, 사용된 RF 전력은 400W이고, 챔버의 압력은 2.0토르로 유지되며, 전극 공간은 962mils(2.44cm)이고, 서셉터 온도는 400℃이며, 그리고 수득된 증착율은 180nm/분 이다. 이에 의해, 6.3×109dyne/cm2의 인장 응력 및 7.0×106오옴-cm의 저항의 물리적 성질을 갖는 비결정질 실리콘 박막이 수득된다. 예 6과 비교할 때, NH3의 유량을 감소시킴으로써, 박막의 저항은 현저하게 증가되는 반면, 인장 응력은 거의 일정하게 유지됨을 알 수 있다.In this example, PH 3 and NH 3 gases are used in the reaction gas mixture. The flow rate ratio of PH 3 to NH 3 is 0.6 × 10 −2 to 1. A flow ratio of PH 3 to NH 3 as low as 0.1 × 10 −2 or 0.001: 1 may be used. In this chemical vapor deposition process, the flow rate of silane gas used is 1000sccm, the flow rate of PH 3 is 1.5sccm, the flow rate of NH 3 is 200sccm, the flow rate of hydrogen is 1000sccm, the RF power is 400W, the chamber The pressure of is maintained at 2.0 Torr, the electrode space is 962 mils (2.44 cm), the susceptor temperature is 400 ℃, and the deposition rate obtained is 180 nm / min. Thereby, an amorphous silicon thin film having physical properties of tensile stress of 6.3 × 10 9 dyne / cm 2 and resistance of 7.0 × 10 6 ohm-cm is obtained. In comparison with Example 6, it can be seen that by reducing the flow rate of NH 3 , the resistance of the thin film is increased significantly while the tensile stress is kept almost constant.

예 8Example 8

본 예에서는 PH3및 NH3가스가 반응 가스 혼합물에 사용된다. PH3대 NH3의 유량비는 2.5×10-2대 1 이다. 1×10-1또는 0.1 : 1 만큼 높은 PH3대 NH3의 유량비가 사용될 수도 있다. 이러한 화학 기상 증착 공정에서, 사용된 실란 가스의 유량은 1000sccm이고, PH3의 유량은 2.5sccm이며, NH3의 유량은 100sccm이고, 수소의 유량은 1000sccm이며, 사용된 RF 전력은 400W이고, 챔버의 압력은 2.0토르로 유지되며, 전극 공간은 962mils(2.44cm)이고, 서셉터 온도는 400℃이며, 그리고 수득된 증착율은 190nm/분 이다. 이에 의해, 4.8×109dyne/cm2의 인장 응력 및 6.0×104오옴-cm의 저항의 물리적 성질을 갖는 비결정질 실리콘 박막이 수득된다. 예 7과 비교할 때, PH3의 유량을 증가시킴으로써, 박막의 저항은 현저하게 감소되는 반면, 인장 응력은 거의 일정하게 유지됨을 알 수 있다.In this example, PH 3 and NH 3 gases are used in the reaction gas mixture. The flow rate ratio of PH 3 to NH 3 is 2.5 × 10 −2 to 1. Flow ratios of PH 3 to NH 3 as high as 1 × 10 −1 or 0.1: 1 may be used. In this chemical vapor deposition process, the flow rate of silane gas used is 1000sccm, the flow rate of PH 3 is 2.5sccm, the flow rate of NH 3 is 100sccm, the flow rate of hydrogen is 1000sccm, the RF power is 400W, the chamber The pressure of is maintained at 2.0 Torr, the electrode space is 962 mils (2.44 cm), the susceptor temperature is 400 ℃, and the deposition rate obtained is 190 nm / min. Thereby, an amorphous silicon thin film having physical properties of tensile stress of 4.8 × 10 9 dyne / cm 2 and resistance of 6.0 × 10 4 ohm-cm is obtained. In comparison with Example 7, it can be seen that by increasing the flow rate of PH 3 , the resistance of the thin film is significantly reduced, while the tensile stress is kept almost constant.

예 9Example 9

예 9에서는, PH3의 도핑 가스 및 가스성 질소가 반응 가스 혼합물에 사용된다. 사용된 실란 가스의 유량은 1000sccm이고, PH3의 유량은 2.5sccm이며, NH3의 유량은 1500sccm이고, 수소의 유량은 1000sccm이며, 사용된 RF 전력은 600W이고, 챔버의 압력은 1.2토르로 유지되며, 전극 공간은 962mils(2.44cm)이고, 서셉터 온도는 400℃이며, 그리고 수득된 증착율은 190nm/분 이다. 원하는 저항을 갖는 비결정질 실리콘 박막이 수득된다. 이러한 박막은 2.5×109dyne/cm2의 인장 응력 및 9.6×105오옴-cm의 저항의 물리적 성질을 갖는다. 예상한 바와 같이, 질소 농도의 증가는 저항을 증가시키고, 도전율을 감소시킨다.In Example 9, the doping gas and gaseous nitrogen of PH 3 are used in the reaction gas mixture. The flow rate of silane gas used is 1000sccm, the flow rate of PH 3 is 2.5sccm, the flow rate of NH 3 is 1500sccm, the flow rate of hydrogen is 1000sccm, the RF power is 600W and the chamber pressure is maintained at 1.2 Torr. Electrode space is 962 mils (2.44 cm), susceptor temperature is 400 ° C., and the deposition rate obtained is 190 nm / min. An amorphous silicon thin film having a desired resistance is obtained. These thin films have physical properties of tensile stress of 2.5 × 10 9 dyne / cm 2 and resistance of 9.6 × 10 5 ohm-cm. As expected, increasing the nitrogen concentration increases the resistance and decreases the conductivity.

예 10Example 10

예 10에서는, PH3의 도핑 가스 및 가스성 질소가 반응 가스 혼합물에 사용된다. 사용된 실란 가스의 유량은 1000sccm이고, PH3의 유량은 2.5sccm이며, N2의 유량은 500sccm이고, 수소의 유량은 1500sccm이며, 사용된 RF 전력은 600W이고, 챔버의 압력은 1.2토르로 유지되며, 전극 공간은 962mils(2.44cm)이고, 서셉터 온도는 400℃이며, 그리고 수득된 증착율은 194nm/분 이다. 원하는 저항을 갖는 비결정질 실리콘 박막이 수득된다. 이러한 박막은 1.1×109dyne/cm2의 인장 응력 및 8.2×102오옴-cm의 저항의 물리적 성질을 갖는다. 이러한 데이터는 다른 예들에서 수득된 결과와 일치한다.In Example 10, a doping gas and gaseous nitrogen of PH 3 are used in the reaction gas mixture. The flow rate of silane gas used is 1000sccm, the flow rate of PH 3 is 2.5sccm, the flow rate of N 2 is 500sccm, the flow rate of hydrogen is 1500sccm, the RF power is 600W, the chamber pressure is maintained at 1.2 Torr Electrode space is 962 mils (2.44 cm), susceptor temperature is 400 ° C., and the deposition rate obtained is 194 nm / min. An amorphous silicon thin film having a desired resistance is obtained. Such thin films have physical properties of tensile stress of 1.1 × 10 9 dyne / cm 2 and resistance of 8.2 × 10 2 ohm-cm. This data is consistent with the results obtained in other examples.

상기한 예 1 내지 예 3은 종래 기술에 따른 방법에 의해 준비된 비교예이다. 상기한 예 4 내지 예 10은 본 발명에 의해 가능하게 달성된 장점을 기술하고 잇다. 예 1 내지 10에 대한 데이터가 이하의 표 1 및 표 2에 개시되어 있다.Examples 1 to 3 described above are comparative examples prepared by the method according to the prior art. Examples 4 to 10 above describe the advantages possibly achieved by the present invention. Data for Examples 1-10 are disclosed in Tables 1 and 2 below.

예 1Example 1 예 2Example 2 예 3Example 3 예 4Example 4 예 5Example 5 SiH4(sccm)SiH 4 (sccm) 10001000 10001000 10001000 10001000 10001000 PH3(sccm)PH 3 (sccm) --- 5.55.5 --- 2.52.5 1.51.5 NH3(sccm)NH 3 (sccm) --- --- 500500 200200 200200 PH3/PH3×102 PH 3 / PH 3 × 10 2 --- --- --- 1.251.25 0.750.75 H2(sccm)H 2 (sccm) 10001000 10001000 10001000 10001000 10001000 전력 (W)Power (W) 300300 300300 300300 600600 600600 압력 (토르)Pressure (tor) 2.02.0 2.02.0 2.02.0 2.02.0 2.02.0 공간 (mil)Space (mil) 962962 962962 962962 962962 962962 온도 (℃)Temperature (℃) 410410 410410 410410 400400 400400 증착율(nm/분)Deposition Rate (nm / min) 168168 156156 135135 197197 197197 응력(dyne/cm2)Stress (dyne / cm 2 ) C 8.0E8C 8.0E8 C 1.7E9C 1.7E9 T 7.4E9T 7.4 E9 T 4.0E8T 4.0E8 T 1.3E9T 1.3E9 저항(오옴-cm)Resistance (Ohm-cm) 2.0E92.0E9 1.7E21.7E2 2.2E102.2E10 1.6E51.6E5 9.6E59.6E5

예 6Example 6 예 7Example 7 예 8Example 8 예 9Example 9 예 10Example 10 SiH4(sccm)SiH 4 (sccm) 10001000 10001000 10001000 10001000 10001000 PH3(sccm)PH 3 (sccm) 1.51.5 1.51.5 2.52.5 2.52.5 2.52.5 NH3(sccm)NH 3 (sccm) 100100 250250 100100 --- --- PH3/PH3×102 PH 3 / PH 3 × 10 2 1.501.50 0.600.60 2.502.50 --- --- N2(sccm)N 2 (sccm) --- --- --- 15001500 500500 H2(sccm)H 2 (sccm) 10001000 10001000 10001000 10001000 15001500 전력 (W)Power (W) 600600 400400 400400 600600 600600 압력 (토르)Pressure (tor) 2.02.0 2.02.0 2.02.0 1.21.2 1.21.2 공간 (mil)Space (mil) 962962 962962 962962 962962 962962 온도 (℃)Temperature (℃) 400400 400400 400400 400400 400400 증착율(nm/분)Deposition Rate (nm / min) 240240 180180 190190 190190 194194 응력(dyne/cm2)Stress (dyne / cm 2 ) T 4.7E9T 4.7E9 T 6.3E9T 6.3E9 T 4.8E9T 4.8E9 T 2.5E9T 2.5E9 C 1.1E9C 1.1E9 저항(오옴-cm)Resistance (Ohm-cm) 3.6E53.6E5 7.0E67.0E6 6.0E46.0E4 9.0E59.0E5 8.2E28.2e2

여러 비율, 즉 NH3: PH3에 대해 1000 : 1 내지 10 : 1 비율로 PH3와 NH3도핑 가스를 혼합함으로써, 원하는 응력값과 저항값을 갖는 비결정질 실리콘 박막을 얻을 수 있다. 도 3에 도시된 바와 같이, 반응 가스 혼합물 내의 인화수소 함유량을 변화시킴으로써, 박막의 도전율이 변화될 수 있다. 예컨대, 인화수소 함유량의 증가는 박막의 도전율을 증가시키는데, 이는 인화수소가 일렉션 도너(election donor)이기 때문이다. 유사하게, 반응 가스 혼합물 내의 질소 함유량을 변화시킴으로써 수득된 박막의 저항이 변화되는데, 이는 질소가 박막의 절연성에 기여하기 때문이다. 예컨대, 반응 가스 혼합물의 질소 함유량의 증가시킴으로써, 수득된 비결정질 실리콘 박막의 저항이 증가된다. 본 발명의 비결정질 실리콘 기초 박막의 저항의 바람직한 범위는 약 103내지 107오옴-cm 이다. 이러한 범위는 표 1에 나타낸 데이터에 의해 얻어질 수 있으며, 다른 실험 데이터에서는 제공되지 않는다. 저항의 바람직한 범위는 약 105내지 106오옴-cm 이다. 따라서, 진보적인 PH3와 NH3의 반응 가스 혼합물을 사용함으로써, 제어된 도전율과 저응력을 갖는 비결정질 실리콘 기초 박막이 형성될 수도 있다.By mixing PH 3 and NH 3 doping gas in various ratios, namely, in a ratio of 1000: 1 to 10: 1 to NH 3 : PH 3 , an amorphous silicon thin film having desired stress values and resistance values can be obtained. As shown in FIG. 3, by changing the hydrogen phosphide content in the reaction gas mixture, the conductivity of the thin film can be changed. For example, an increase in the hydrogen phosphate content increases the conductivity of the thin film because the hydrogen phosphide is an election donor. Similarly, the resistance of the thin film obtained by changing the nitrogen content in the reaction gas mixture is changed because nitrogen contributes to the insulation of the thin film. For example, by increasing the nitrogen content of the reaction gas mixture, the resistance of the amorphous silicon thin film obtained is increased. The preferred range of resistance of the amorphous silicon based thin film of the present invention is about 10 3 to 10 7 ohm-cm. This range can be obtained by the data shown in Table 1 and is not provided in other experimental data. The preferred range of resistance is about 10 5 to 10 6 ohm-cm. Thus, by using an advanced reaction gas mixture of PH 3 and NH 3 , an amorphous silicon based thin film having controlled conductivity and low stress may be formed.

박막에서의 응력 레벨은 일반적으로 최소화되는 것이 바람직하다. 응력값은 낮게는 109dyne/cm2또는 높게는 108dyne/cm2범위로 유지해야 한다. 도 4에서 볼 수 있는 바와 같이, 응력 레벨은 PH3: NH3의 유량비의 변화에 대해 거의 일정하게 유지된다. 본 발명에 따른 방법은 증착된 비결정질 실리콘 박막에서의 응력을 적절하게 제어할 수 있으며, 그에 따른 결과의 저항을 예측하여 선택할 수 있다.The stress level in the thin film is generally preferably minimized. Stress value is a low of 10 9 dyne / cm 2 or higher should be maintained at 10 8 dyne / cm 2 range. As can be seen in FIG. 4, the stress level remains almost constant with respect to the change in the flow rate ratio of PH 3 : NH 3 . The method according to the invention can adequately control the stress in the deposited amorphous silicon thin film, and can predict and select the resulting resistance accordingly.

예 1 내지 예 8은 질소 함유 가스로서 암모니아가 사용되었고, 예 9 및 예 10은질소 함유 가스로서 가스성 질소가 사용되었으며, 102내지 104오옴-cm 범위의 제어가능한 저항이 발생되었다. N2O와 같은 다른 질소 함유 가스도 유사한 결과를 얻을 수 있을 것으로 여겨진다. 본 출원인은 질소가 도핑 레벨과 관련된 레벨 보다 훨씬 높은 레벨에서 비결정질 실리콘 매트릭스 내로 도입된다는 것을 알아 내었다. PH3로부터 n형 반도체의 도판트 P의 농도의 증가가 도전율을 증가(저항 감소)시키는 반면, 산출물이 비결정질 실리콘으로부터 실리콘 나이트라이드로 점진적으로 변화할 때 질소 농도의 증가는 전자 밴드 갭을 증가시키는 경향이 있다. 밴드 갭이 클수록 저항이 증가한다. 따라서, 반절연성 실리콘 카바이드 및 유전성 실리콘 옥사이드를 향해 재료를 진행시키는 탄소 함유 가스 또는 산소 함유 가스를 사용함으로써 유사한 결과를 얻을 수 있다.Examples 1 through 8 used ammonia as the nitrogen containing gas, Examples 9 and 10 used gaseous nitrogen as the nitrogen containing gas, and a controllable resistance in the range of 10 2 to 10 4 ohm-cm occurred. It is believed that other nitrogen containing gases, such as N 2 O, can achieve similar results. Applicants have found that nitrogen is introduced into the amorphous silicon matrix at a level much higher than the level associated with the doping level. Increasing the concentration of dopant P in the n-type semiconductor from PH 3 increases the conductivity (decreases in resistance), while increasing the nitrogen concentration increases the electron band gap when the output gradually changes from amorphous silicon to silicon nitride. There is a tendency. The larger the band gap, the higher the resistance. Thus, similar results can be obtained by using a carbon containing gas or an oxygen containing gas that advances the material towards semi-insulating silicon carbide and dielectric silicon oxide.

예컨대, 비결정질 실리콘 기초 박막을 증착하는 동안 증착된 박막의 도전율을 제어하기 위해 탄소 함유 휘발성물질(즉, 가스 또는 가스성 물질)이 도입될 수도 있다. 일실시예에서는, 메탄(CH4)이 실리콘 함유 휘발성물질(즉, 실란 가스) 및 도판트 휘발성물질(즉, PH3가스 또는 B2H6가스)과 함께 증착 챔버 내로 도입되어서, 비결정질 실리콘 기초 박막을 형성한다. 도 5에 도시된 바와 같이, 인화수소 가스가 도판트 휘발성물질로서 사용될 때, 메탄의 유량이 인화수소 가스의 유량에 대해 증가함에 따라(즉, PH3: NH3의 유량비가 감소함에 따라), 증착된 박막의 저항은 증가한다. 다른 실시예에서는, 질소 함유 휘발성물질(즉, NH3, N2, 또는 N2O)이 탄소 함유 휘발성물질(즉, CH4) 및 도판트 휘발성물질(즉, PH3또는 B2H6)과 함께 증착 챔버 내로 도입될 수도 있다. 이러한 실시예에서, 탄소 함유 휘발성물질 및 질소 함유 휘발성물질은 증착된 박막의 저항을 증가시키는 역할을 하며, 도판트 휘발성물질은 증착된 박막의 도전율을 증가시키는 역할을 한다. 이들 실시예 중에서 어느 것이든, 비결정질 실리콘 기초 박막이 화학 기상 증착, 플라즈마 강화 화학 기상 증착, 및 물리 기상 증착을 포함하는 여러 박막 형성 기술에 의해 형성될 수도 있다. 박막이 PVD를 사용하여 형성될 때, 탄소 함유 휘발성물질은 고순도 실리콘 카바이드 타겟을 RF 스퍼터링함으로써 증착 챔버 내로 도입될 수도 있다.For example, carbon-containing volatiles (ie, gas or gaseous materials) may be introduced to control the conductivity of the deposited thin film during deposition of the amorphous silicon based thin film. In one embodiment, methane (CH 4 ) is introduced into the deposition chamber together with the silicon-containing volatiles (ie, silane gas) and the dopant volatiles (ie, PH 3 gas or B 2 H 6 gas) to form an amorphous silicon based Form a thin film. As shown in FIG. 5, when hydrogen phosphide gas is used as the dopant volatile, as the flow rate of methane increases with respect to the flow rate of hydrogen phosphate gas (ie, as the flow rate ratio of PH 3 : NH 3 decreases), The resistance of the deposited thin film increases. In other embodiments, the nitrogen-containing volatiles (ie, NH 3 , N 2 , or N 2 O) are carbon-containing volatiles (ie, CH 4 ) and dopant volatiles (ie, PH 3 or B 2 H 6 ). Together with the deposition chamber. In this embodiment, the carbon-containing volatiles and the nitrogen-containing volatiles serve to increase the resistance of the deposited thin film, and the dopant volatiles serve to increase the conductivity of the deposited thin film. In either of these embodiments, amorphous silicon based thin films may be formed by various thin film forming techniques including chemical vapor deposition, plasma enhanced chemical vapor deposition, and physical vapor deposition. When the thin film is formed using PVD, carbon containing volatiles may be introduced into the deposition chamber by RF sputtering a high purity silicon carbide target.

상기한 예들은 102내지 107오옴-cm의 범위로 제어가능한 저항을 갖는 비결정질 실리콘 박막을 기술하고 있다. 본 출원인은 이러한 제어가능한 범위는 극소량의 인화수소, 특히 예 3의 높은 암모니아 농도를 갖는 인화수소를 사용함으로써 1010오옴-cm로 연장할 수 있음을 알아 내었으며, 이는 종래 기술에서는 용이하게 수득할 수 없었다.The above examples describe amorphous silicon thin films having a controllable resistance in the range of 10 2 to 10 7 ohm-cm. Applicants have found that this controllable range can be extended to 10 10 ohm-cm by using very small amounts of hydrogen phosphide, in particular hydrogen phosphide having a high ammonia concentration of Example 3, which is readily obtainable in the prior art. Could not.

본 발명이 실예를 들어 기술되었지만, 사용된 전문용어는 기술적 특성을 제한하는 것이 아님을 이해해야 한다.Although the invention has been described by way of example, it is to be understood that the terminology used is not a limitation of technical characteristics.

또한, 본 발명이 바람직한 실시예에 의해 기술되었지만, 당업자들이 본 발명의 기술을 용이하게 개조할 수 있을 것이다. 예컨대, 도핑 가스들 사이의 다른 부피비가 예들에 도시된 부피비를 대신하여 사용될 수도 있다. 예들의 PH3도판트 가스는 n형 도핑을 제공한다. 다른 n형 도판트 가스들이 본 발명에서 사용될 수도 있다. 또한, B2H6과 같은 p형 도판트 가스가 본 발명에서 사용될 수도 있다. 비록 고품질의 비결정질 실리콘을 증착하기 위해 수소를 사용하더라도, 예들의 수소 가스는 NH3보다 덜 환원되며, 따라서 수소 가스는 캐리어 가스로서 주로 작용한다. 질소 함유 가스 보다 덜 환원되는 다른 캐리어 가스가 H2를 대체할 수 있다. 이러한 캐리어 가스의 예로는 아르곤 및 헬륨을 들 수 있다. 더욱이, 비록 PECVD 공정이 전계 방사 디스플레이 장치에서 층을 증착시키기 위해 사용되더라도, CVD와 같은 다른 공정이 다른 반도체 장치에서 제어된 도전율을 갖는 비결정질 실리콘 기초 박막을 증착시키기 위해 사용될 수도 있다.In addition, although the present invention has been described by the preferred embodiments, those skilled in the art will be able to readily adapt the techniques of the present invention. For example, other volume ratios between the doping gases may be used in place of the volume ratios shown in the examples. Examples of PH 3 dopant gas provide n-type doping. Other n-type dopant gases may be used in the present invention. In addition, p-type dopant gases such as B 2 H 6 may be used in the present invention. Although hydrogen is used to deposit high quality amorphous silicon, the hydrogen gas of the examples is less reduced than NH 3 , so the hydrogen gas mainly acts as a carrier gas. Another carrier gas that is less reduced than the nitrogen containing gas may replace H 2 . Examples of such carrier gases include argon and helium. Moreover, although PECVD processes are used to deposit layers in field emission display devices, other processes such as CVD may be used to deposit amorphous silicon based thin films with controlled conductivity in other semiconductor devices.

다른 실시예들은 청구범위의 범위 내에 있다.Other embodiments are within the scope of the claims.

상기한 본 발명에 의하면, 제어된 저항 및 낮은 응력을 갖는 비결정질 실리콘 기초 박막을 제조하는 방법을 제공함으로써, 종래 기술에 따른 전계 방사 디스플레이 장치가 가지는 문제점인 유리의 휘어짐과 박막의 벗겨짐을 방지할 수 있다.According to the present invention, by providing a method for producing an amorphous silicon-based thin film having a controlled resistance and a low stress, it is possible to prevent the bending of the glass and the peeling of the thin film which is a problem with the field emission display device according to the prior art. have.

Claims (31)

증착 챔버 내에 위치된 기판 상에 비결정질 실리콘 기초 박막을 형성하는 방법으로서,A method of forming an amorphous silicon based thin film on a substrate located in a deposition chamber, the method comprising: 상기 증착 챔버 내로 실리콘 기초 휘발성물질을 도입하는 단계와,Introducing a silicon based volatile into the deposition chamber; 상기 증착 챔버 내로 상기 비결정질 실리콘 기초 박막의 도전율을 증가시키기 위한 하나 이상의 성분을 포함하는 도전율 증가 휘발성물질을 도입하는 단계와, 그리고Introducing a conductivity increasing volatile material comprising at least one component for increasing the conductivity of the amorphous silicon based thin film into the deposition chamber, and 상기 증착 챔버 내로 상기 비결정질 실리콘 기초 박막의 도전율을 감소시키기 위한 하나 이상의 성분을 포함하는 도전율 감소 휘발성물질을 도입하는 단계를 포함하는 방법.Introducing into the deposition chamber a conductivity reducing volatile comprising at least one component for reducing the conductivity of the amorphous silicon based thin film. 제 1항에 있어서, 상기 도전율 증가 휘발성물질 및 상기 도전율 감소 휘발성물질이 원하는 박막 저항을 달성하도록 선택된 각각의 상대 유량으로 상기 증착 챔버 내로 도입되는 방법.The method of claim 1 wherein the conductivity increasing volatile and the conductivity reducing volatile are introduced into the deposition chamber at respective relative flow rates selected to achieve the desired thin film resistance. 제 2항에 있어서, 상기 상대 유량이 약 103내지 107오옴-cm의 박막 저항을 달성하도록 선택되는 방법.The method of claim 2, wherein the relative flow rate is selected to achieve a thin film resistance of about 10 3 to 10 7 ohm-cm. 제 1항에 있어서, 상기 도전율 증가 휘발성물질이 인화수소로 구성되고, 상기 도전율 감소 휘발성물질이 암모니아로 구성되며, 상기 인화수소와 암모니아가 약 1 : 1000 내지 약 1 : 10 (인화수소 : 암모니아) 범위의 유량비로 상기 증착 챔버 내로 도입되는 방법.The method of claim 1, wherein the conductivity increasing volatile material is composed of hydrogen phosphide, the conductivity reducing volatile material is composed of ammonia, the hydrogen phosphide and ammonia is about 1: 1000 to about 1: 10 (hydrogen phosphide: ammonia) Introduced into the deposition chamber at a flow rate ratio in the range. 제 1항에 있어서, 상기 도전율 증가 휘발성물질은 인화수소로 구성되고, 상기 도전율 감소 휘발성물질은 메탄으로 구성되며, 상기 인화수소와 메탄이 약 1 : 100 내지 약 1 : 1 (인화수소 : 메탄) 범위의 유량비로 상기 증착 챔버 내로 도입되는 방법.The method of claim 1, wherein the conductivity increasing volatile material is composed of hydrogen phosphide, the conductivity reducing volatile material is composed of methane, the hydrogen phosphide and methane is about 1: 100 to about 1: 1 (hydrogen phosphide: methane) Introduced into the deposition chamber at a flow rate ratio in the range. 제 1항에 있어서, 상기 도전율 증가 휘발성물질이 도판트를 포함하는 방법.The method of claim 1 wherein the conductivity increasing volatile comprises a dopant. 제 6항에 있어서, 상기 도판트가 n형 도판트를 포함하는 방법.The method of claim 6, wherein the dopant comprises an n-type dopant. 제 7항에 있어서, 상기 n형 도판트가 인화수소를 포함하는 방법.8. The method of claim 7, wherein said n-type dopant comprises hydrogen phosphide. 제 6항에 있어서, 상기 도판트가 p형 도판트를 포함하는 방법.The method of claim 6, wherein the dopant comprises a p-type dopant. 제 9항에 있어서, 상기 p형 도판트가 붕소를 포함하는 방법.The method of claim 9, wherein the p-type dopant comprises boron. 제 1항에 있어서, 상기 비결정질 실리콘 기초 박막은 밴드 갭에 의해 특징화되며, 밴드 갭 증가 성분을 포함하지 않는 유사한 조건 하에서 형성된 박막에 대해 상기 도전율 감소 휘발성물질이 상기 비결정질 실리콘 기초 박막의 상기 밴드 갭을 증가시키는 상기 밴드 갭 증가 성분을 포함하는 방법.2. The band gap of the amorphous silicon based thin film according to claim 1, wherein the amorphous silicon based thin film is characterized by a band gap and for the thin film formed under similar conditions not including a band gap increasing component. And said band gap increasing component to increase. 제 1항에 있어서, 상기 도전율 감소 휘발성물질이 질소를 포함하는 방법.The method of claim 1 wherein the conductivity reducing volatile comprises nitrogen. 제 12항에 있어서, 상기 도전율 감소 휘발성물질이 암모니아를 포함하는 방법.13. The method of claim 12 wherein the conductivity reducing volatile comprises ammonia. 제 1항에 있어서, 상기 도전율 감소 휘발성물질이 N2O를 포함하는 방법.2. The method of claim 1 wherein the conductivity reducing volatile comprises N 2 O. 제 1항에 있어서, 상기 도전율 감소 휘발성물질이 탄소를 포함하는 방법.The method of claim 1 wherein the conductivity reducing volatile comprises carbon. 제 15항에 있어서, 상기 도전율 감소 휘발성물질이 메탄을 포함하는 방법.The method of claim 15, wherein the conductivity reducing volatile comprises methane. 제 1항에 있어서, 상기 실리콘 기초 박막은 실란으로 구성되고, 상기 도전율 증가 휘발성물질은 인화수소로 구성되며, 그리고 상기 도전율 감소 휘발성물질은 암모니아로 구성되는 방법.The method of claim 1 wherein the silicon based thin film is comprised of silane, the conductivity increasing volatile material is comprised of hydrogen phosphide, and the conductivity reducing volatile material is comprised of ammonia. 제 1항에 있어서, 상기 실리콘 기초 박막은 실란으로 구성되고, 상기 도전율 증가 휘발성물질은 인화수소로 구성되며, 그리고 상기 도전율 감소 휘발성물질은 메탄으로 구성되는 방법.The method of claim 1, wherein the silicon based thin film is comprised of silane, the conductivity increasing volatile material is comprised of hydrogen phosphide, and the conductivity reducing volatile material is comprised of methane. 제 1항에 있어서, 상기 증착 챔버 내로 제 2도전율 감소 휘발성물질을 도입하는 단계를 더 포함하는 방법.2. The method of claim 1 further comprising introducing a second conductivity reducing volatile into the deposition chamber. 제 19항에 있어서, 상기 실리콘 기초 박막은 실란으로 구성되고, 상기 도전율 증가 휘발성물질은 인화수소로 구성되며, 상기 제 1도전율 감소 휘발성물질은 암모니아로 구성되며, 상기 제 2도전율 감소 휘발성물질은 메탄으로 구성되는 방법.20. The method of claim 19, wherein the silicon-based thin film is composed of silane, the conductivity increasing volatile material is composed of hydrogen phosphide, the first conductivity reducing volatile material is composed of ammonia, the second conductivity reducing volatile material is methane How it consists of. 제 1항에 따라 제조된 기판을 갖춘 전계 방사 디스플레이 장치.A field emission display device having a substrate made according to claim 1. 제 1항에 따라 제조된 기판을 갖춘 전자 장치.An electronic device having a substrate made according to claim 1. 제 1항에 따라 제조된 기판을 갖춘 편평한 패널 디스플레이 장치.Flat panel display device with a substrate made according to claim 1. 증착 챔버 내에 위치된 기판 상에 비결정질 실리콘 기초 박막을 형성하는 방법으로서,A method of forming an amorphous silicon based thin film on a substrate located in a deposition chamber, the method comprising: 상기 증착 챔버 내로 실리콘 기초 휘발성물질을 도입하는 단계와,Introducing a silicon based volatile into the deposition chamber; 상기 증착 챔버 내로 인화수소를 도입하는 단계와, 그리고Introducing hydrogen phosphide into the deposition chamber, and 상기 증착 챔버 내로 질소 함유 휘발성물질을 도입하는 단계를 포함하는 방법.Introducing a nitrogen-containing volatile into the deposition chamber. 제 24항에 따라 제조된 기판을 갖춘 전계 방사 디스플레이 장치.A field emission display device having a substrate made according to claim 24. 제 24항에 따라 제조된 기판을 갖춘 전자 장치.An electronic device having a substrate made according to claim 24. 제 24항에 따라 제조된 기판을 갖춘 편평한 패널 디스플레이 장치.Flat panel display device with a substrate made according to claim 24. 증착 챔버 내에 위치된 기판 상에 비결정질 실리콘 기초 박막을 형성하는 방법으로서,A method of forming an amorphous silicon based thin film on a substrate located in a deposition chamber, the method comprising: 상기 증착 챔버 내로 실리콘 기초 휘발성물질을 도입하는 단계와,Introducing a silicon based volatile into the deposition chamber; 상기 증착 챔버 내로 인화수소를 도입하는 단계와, 그리고Introducing hydrogen phosphide into the deposition chamber, and 상기 증착 챔버 내로 탄소 함유 휘발성물질을 도입하는 단계를 포함하는 방법.Introducing a carbon containing volatile into the deposition chamber. 제 28항에 따라 제조된 기판을 갖춘 전계 방사 디스플레이 장치.A field emission display device having a substrate made according to claim 28. 제 28항에 따라 제조된 기판을 갖춘 전자 장치.An electronic device having a substrate made according to claim 28. 제 28항에 따라 제조된 기판을 갖춘 편평한 패널 디스플레이 장치.A flat panel display device having a substrate made according to claim 28.
KR1020000006398A 1999-02-12 2000-02-11 Method of depositing amorphous silicon based films having controlled conductivity KR100588266B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/249,041 1999-02-12
US09/249,041 US6352910B1 (en) 1995-07-11 1999-02-12 Method of depositing amorphous silicon based films having controlled conductivity
US9/249,041 1999-02-12

Publications (2)

Publication Number Publication Date
KR20000058015A true KR20000058015A (en) 2000-09-25
KR100588266B1 KR100588266B1 (en) 2006-06-13

Family

ID=22941805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006398A KR100588266B1 (en) 1999-02-12 2000-02-11 Method of depositing amorphous silicon based films having controlled conductivity

Country Status (4)

Country Link
JP (1) JP2000297372A (en)
KR (1) KR100588266B1 (en)
SG (1) SG79302A1 (en)
TW (1) TW525228B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011056710A2 (en) * 2009-11-03 2011-05-12 Applied Materials, Inc. Thin film transistors having multiple doped silicon layers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU530905B2 (en) * 1977-12-22 1983-08-04 Canon Kabushiki Kaisha Electrophotographic photosensitive member
JPS5825281A (en) * 1981-08-07 1983-02-15 Semiconductor Energy Lab Co Ltd Semiconductor device
US4460416A (en) * 1982-12-15 1984-07-17 Burroughs Corporation Method for fabricating in-situ doped polysilicon employing overdamped gradually increasing gas flow rates with constant flow rate ratio
GB2199987A (en) * 1986-12-22 1988-07-20 Rca Corp Doped polycrystalline silicon layers for semiconductor devices
JPS63236370A (en) * 1987-03-25 1988-10-03 Toshiba Corp Semiconductor device
KR890005881A (en) * 1987-09-29 1989-05-17 최근선 Method for manufacturing thin film transistor of amorphous silicon
JPH07142413A (en) * 1993-09-22 1995-06-02 Toray Ind Inc Amorphous silicon film and deposition thereof
US6352910B1 (en) * 1995-07-11 2002-03-05 Applied Komatsu Technology, Inc. Method of depositing amorphous silicon based films having controlled conductivity
US5902650A (en) * 1995-07-11 1999-05-11 Applied Komatsu Technology, Inc. Method of depositing amorphous silicon based films having controlled conductivity

Also Published As

Publication number Publication date
KR100588266B1 (en) 2006-06-13
TW525228B (en) 2003-03-21
JP2000297372A (en) 2000-10-24
SG79302A1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
US5902650A (en) Method of depositing amorphous silicon based films having controlled conductivity
EP0935274B1 (en) Electron emitting device, field emission display, and method of producing the same
US6031250A (en) Integrated circuit devices and methods employing amorphous silicon carbide resistor materials
US6486597B1 (en) Electrically tunable low secondary electron emission diamond-like coatings and process for depositing coatings
US7067436B2 (en) Method of forming silicon oxide film and forming apparatus thereof
US5567476A (en) Multi-step chemical vapor deposition method for thin film transistors
JPH0658966B2 (en) Semiconductor element
WO1997023002A9 (en) Integrated circuit devices and methods employing amorphous silicon carbide resistor materials
US20020115269A1 (en) Method of depositing amorphous silicon based films having controlled conductivity
JP2008050654A (en) METHOD FOR FORMING P-TYPE In-Ga-Zn-O FILM
US6352910B1 (en) Method of depositing amorphous silicon based films having controlled conductivity
US5656330A (en) Resistive element having a resistivity which is thermally stable against heat treatment, and method and apparatus for producing same
JP3592055B2 (en) Organic light emitting device
KR100588266B1 (en) Method of depositing amorphous silicon based films having controlled conductivity
JP2004006205A (en) Electrode and device using same
EP0244874A2 (en) Luminescent material, process for producing it and luminescent semiconductor device using it
US5789851A (en) Field emission device
KR100803210B1 (en) Field emission electrode using carbon nanotubes and method of fabricating the same
JP2003281991A (en) Hot cathode and discharge apparatus using the same
JP2004139747A (en) Transparent conductive film and its manufacturing method
JPH09312271A (en) Plasma device, thin film formation and etching
KR100276061B1 (en) Plasma Deposition Equipment and Method for Manufacturing Hydrogen-Containing Amorphous Carbon Thin Film Using the Same
KR100617482B1 (en) METHOD FOR PRODUCING FIELD EMISSION DEVICES AND ZnO NANONEEDLES FOR FIELD EMISSION DEVICES AND ELECTRONIC DEVICES USING THE SAME
KR20000052005A (en) The fabrication method of the doped and undoped poly crystalline silicon films using high density plasma
Chen et al. The growth of boron doped (100) textured diamond films by three-step process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 13