KR20000057674A - 포토레지스트 선택성을 향상시키고 식각율부하를 감소시키는방법 - Google Patents

포토레지스트 선택성을 향상시키고 식각율부하를 감소시키는방법 Download PDF

Info

Publication number
KR20000057674A
KR20000057674A KR1019990705511A KR19997005511A KR20000057674A KR 20000057674 A KR20000057674 A KR 20000057674A KR 1019990705511 A KR1019990705511 A KR 1019990705511A KR 19997005511 A KR19997005511 A KR 19997005511A KR 20000057674 A KR20000057674 A KR 20000057674A
Authority
KR
South Korea
Prior art keywords
layer
etching
chemical
chemical agent
chf
Prior art date
Application number
KR1019990705511A
Other languages
English (en)
Inventor
수잔 씨. 아브라함
그레고리 제이. 골드스프링
Original Assignee
리차드 에이치. 로브그렌
램 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리차드 에이치. 로브그렌, 램 리서치 코포레이션 filed Critical 리차드 에이치. 로브그렌
Publication of KR20000057674A publication Critical patent/KR20000057674A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 다중 화학제 식각방법은 플라즈마 프로세싱 챔버내에 위치한 적층구조의 층들의 선택된 소정부분을 식각하기에 적합한 것이 개시되어 있다. 상기 적층구조는 최소한 반사방지막층과 이 반사방지막층의 하부에 배열되는 금속화층을 포함하는 것이 바람직하다. 본 방법은 식각 화학제와 폴리머포밍화학제를 포함하는 제 1 화학제로 최소한 상기 적층구조의 반사방지막층을 부분적으로 식각하는 제 1 식각단계를 포함한다. 일단 상기 제 1 식각단계가 완료되면, 상기 제 1 화학제와 다른 제 2 화학제로 최소한 적층의 금속화층을 부분적으로 식각하는 제 2 식각단계를 진행하는 것이다.

Description

포토레지스트 선택성을 향상시키고 식각율부하를 감소시키는 방법{Methods for improving photoresist selectivity and reducing etch rate loading}
본 발명은 반도체 집적회로의 제조에 관한 것으로, 더욱 상세하게는 적어도 1이상의 금속화층을 포함하는 집적회로의 적층구조를 식각하는 방법 및 장치에 관한 것이다.
반도체 집적회로에 있어서, 통상적으로 실리콘으로 제작된 반도체 웨이퍼 또는 기판 위에 트랜지스터 부품과 같은 소자들이 형성되고, 이 소자들 상호간을 연결시켜 주어 소정의 회로를 이루도록 하는 금속화 상호연결배선은 상기 웨이퍼 위에 배열된 금속화층을 식각시켜서 형성하게 된다.
도면 제 1 도는 적층구조(20)를 도시한 단면도로서, 전형적인 반도체 IC의 제조 중에 형성된 층들을 나타내고 있으며, 이들 도시된 층들의 위, 아래 또는 층간에 다른 부가적인 층들이 존재할 수도 있다. 또한 상기 도시된 층들 모두가 반드시 존재할 필요는 없으며, 이들 도시된 층의 모두 또는 일부가 다양한 다른 층들에 의해 대치될 수도 있다.
상기 적층구조(20)의 하부에 웨이퍼(100)가 도시되고, 이 웨이퍼(100)의 표면위에 통상 실리콘다이옥사이드(SiO2)로 이루어진 산화막층(102)이 형성되어져 있다.
이때 상기 산화막층(102)과 이 산화막층(102)위에 연속적으로 증착되는 금속화층(106)의 사이에 통상 Ti, TiW, TiN 또는 다른 적당한 장벽물질들로 장벽층(104)을 형성할 수도 있는 바, 이 장벽층(104)이 상기 산화막층(102)과 상기 금속화층(106)의 사이에 배열되면 상기 산화막층(102)의 실리콘원자들이 상기 금속화층(106)으로 확산되는 것을 막아주게 된다.
한편 상기 금속화층(106)은 통상적으로 알루미늄, 구리 또는 Al-Cu, Al-Si, Al-Cu-Si와 같이 다양하게 알려진 알루미늄 합금들 중의 1 또는 그 이상을 포함하여 이루어진다.
그리고 상기 금속화층(106)의 위에 형성된 도 1의 나머지 2개의 층들은 각각 상기 금속화층(106)의 위에 형성된 반사방지막(Anti-Reflective Coating)층(108)과, 이 반사방지막층(108)위에 형성되는 포토레지스트(PR)층(110)으로 이루어진다.
여기서 상기 반사방지막층(108)은 종래기술에서 잘 알려진 바와 같이 통상 Ti, TiN 또는 TiW로 이루어져, 포토리쏘그래피공정 중에 사용되는 빛이 상기 금속화층(106)의 표면으로 부터 반사되어 산란되는 것을 방지하는 데 유용할 뿐 아니라 , 어떤 경우에 있어서는 불균일한 성장을 방지하게 된다.
상기 포토레지스트층(110)은 패턴화된 초점경들을 이용하여 패턴화될 수 있는 통상의 하나의 저항물질층과 포토레지스트층(110)의 표면위로 적외선을 통과시키는 스텝퍼(stepper)로 이루어져 있다.
이와같은 적층구조(20)는 당업자들에게 쉽게 인식될 수 있는 것이고, 화학기상증착(CVD), 플라즈마 화학기상증착(PECVD), 스퍼터링과 같은 물리기상증착(PVD)를 포함하여 잘 알려진 다수의 증착공정들을 이용하여 제조될 수 있다.
전술한 금속 연결배선을 형성하기 위하여, 상기 포토레지스트층(110)은 적당한 포토리쏘그래피기술로 패턴화된 후, 노출된 금속필름들이 식각된다.
예컨대 포토리쏘그래피기술은 접촉에 의해서 또는 스텝퍼 포토리쏘그래피장치 안에서 포토레지스트 물질을 노광시킴으로써 포토레지스트 층(110)을 패턴화하고, 포토레지스트 물질을 현상하여 하부에 형성된 금속화층(108)의 일정부분들을 노출시키는 패턴화된 마스크를 형성하게 된다.
연이어 공급되는 식각제가 남아있는 포토레지스트 마스크에 의해 덮여지지 않은 하부의 금속화층 부분을 식각시켜버리므로써, 잔류된 금속화재료가 소정의 선택된 기능회로 패턴과 부합하도록 다수의 상호연결배선으로 형성된다.
제 2 도는 통상의 에칭이 완료된 후의 도1의 적층구조(20) 단면을 도시한 도면으로, 이 예에서 금속화층(106)의 식각되지 않은 부분들에 의해 금속 상호연결배선들이 형성되고 있다.
현재 개발되고 있는 IC회로들은 더 높은 회로밀도를 달성하기 위해 선폭이 더욱 좁은 디자인룰에 의해 설계되고, 이에 따라 특징 규격들 예컨대 상호연결배선들과 인접한 상호연결배선들 간의 간격들(트렌치들)은 지속적으로 감소되고 있다.
예컨대 4Mb DRAM IC에서는 대략 0.8마이크론(㎛)의 선폭이 허용될 수 있는 반면에, 256Mb DRAM IC에서는 일반적으로 약 0.25마이크론의 선폭 또는 이보다 더 좁은 선폭의 상호연결배선들이 채택되고 있다.
이와같이 특징 규격들이 지속적으로 줄어들게 됨에 따라 선택된 웨이퍼의 표면위를 따라 균일한 식각율을 이루기가 더욱더 어렵게 되는 데, 이는 통상적으로 좁은 간격에서의 식각율은 간격이 넓고 개방된 영역에서의 식각율보다 더 떨어지게 되기 때문이다.
"식각율부하"(etch rate loading)라 불리는 이러한 현상은, "마이크로로딩"(microloading)과 "종횡비의존식각"(Aspect Ratio Dependent Etching)에 따른 것이라고 여겨지고 있다.
우선 마이크로로딩이란 낮은 밀도의 선간격 지역에 위치한 동일한 규격의 트렌치들의 식각율에 비해 상대적으로 높은 밀도의 선간격 지역에 위치한 트레치들의 식각율이 감소되는 현상이다.
한편, 종횡비의존식각이란 포토레지스트층의 높이를 선택된 트렌치의 폭에 의해 나눈 값의 변화 즉, 높이/폭=종횡비의 값에 따라 식각율의 균일성에서 변화가 발생하는 것을 말한다.
포토레지스트 마스킹이나 또는 다른 마스킹재료들의 높이를 감소시키는 것을 포함하여 다양한 기술들을 사용하여 종횡비의존식각을 감소시킬 수 있지만, 포토레지스트 마스킹층의 높이가 감소될 때 통상적으로 사용되고 있는 많은 식각 화학제들이 노출된 민감한 층부분들을 급속히 식각시키므로써 부적합 식각을 초래한다.
더욱이 종횡비의존식각 문제는 트렌치폭의 치수가 감소될 때 더욱더 현저해지는 경향이 있다.
이들 식각율의 변화에 따라 낮은 식각율을 가지는 지역 즉, 좁은 선간격의 지역에서 금속식각이 완료될 무렵에는 더 높은 식각율을 가지는 지역 즉, 개방된 필드지역에서는 하부층들의 재료들까지 제거되게 되는 과잉식각 등의 문제가 발생하게 된다.
제 2 도를 참조하면, 지역(120)은 금속화층이 (길이 d1만큼) 지나치게 과잉식각되는 개방필드지역을 나타내고, 지역(121)은 (길이 d2만큼) 과잉식각된 지역을 나타내며, 지역(122)은 금속화층이 (길이 d3만큼) 덜 식각된 지역을 나타낸다.
만약 식각율의 변화가 지나치게 크다면, 어떤 반도체소자들은 목표 층들에 대한 식각이 진행되는 중에 민감한 층들은 지나친 과잉식각에 의해 파괴될 수 있다.
즉, 지역(122)에서의 금속층을 충분하게 식각시키기 위해서는 상기 개방된 필드지역들(120)의 층들이 손상되버리게 된다.
이와같이 식각율 편차가 지나치게 크게 발생하므로써, 상기 개방된 필드지역들(120)에서는 과잉식각되어 산화막을 지나치게 손실시키므로써, 웨이퍼를 더이상 IC제조에 이용할 수 없게 되는 문제점이 있다.
이에 적층구조를 식각할 때 식각율부하를 감소시키는 개량된 방법과 장치가 요구되는 것이다.
더욱이 포토레지스트에 고도로 선택적인 에칭 화학제를 사용하므로써 포토레지스트의 종횡비의존식각을 감소시킬 수 있는 개량된 방법과 장치가 요구되는 것이다.
상기한 본 발명은 아래의 첨부한 도면을 참조하므로써 더 잘 이해될 것이다.
도 1은 전형적인 반도체 IC의 제조중 형성되는 층들을 나타내는 적층구조의 단면도를 도시한 것이고,
도 2는 도 1에 도시된 적층구조를 종래의 식각방법에 의해 식각한 후의 단면상태를 도시한 것이며,
도 3은 본 발명의 다중 화학제 식각 기술에 사용하기에 적합한 플라즈마 반응기의 개략도이며,
도 4는 본 발명의 일시예에 따른 다중 화학제 식각 방법을 포함하는 단계들을 도시한 것이며,
도 5는 본 발명의 다른 실시예에 따른 제 3 화학제 식각 방법을 구현하기위한 단계를 도시한 것이다.
이에 본 발명은 상기한 목적을 달성하기 위하여, 다중 화학제에 의한 식각방법을 제공한다.
일실시예로써 적층구조에서의 선택된 적층부분을 식각하기 위해 플라즈마 프로세싱 챔버를 사용하고, 상기 적층구조는 바람직하기로는 적어도 하나의 반사방지막과 이 반사방지막의 아래 배열된 금속화층을 포함하여 이루어진다.
본 발명의 방법은 식각화학제와 폴리머포밍화학제를 포함하여 이루어진 제 1 화학제에 의해 최소한 적층구조의 반사방지막층을 부분적으로 식각하는 제 1 식각단계를 포함한다.
이어서, 일단 상기 제 1단계가 완료되면 상기 제 1 화학제와 다른 제 2 화학제로 최소한 적층구조의 금속화층 부분을 식각하는 제 2 식각단계를 진행한다.
일실시예로써, 제 3 화학제는 금속화층하부에 배열되는 장벽층을 효율적으로 식각하기위해 사용될 수도 있다.
상기 제 1, 2 화학제들은 포트레지스트 선택성을 향상시키는 효과가 있다.
또 다른 실시예로써, 플라즈마 프로세싱 챔버내에서 형성되는 집적회로에 대해 개시되는 바, 이 플라즈마 프로세싱 챔버는 적층구조의 적층들을 식각하기 위해 포토레지스트 선택적인 다중화학 식각제를 이용한다.
상기 적층구조는 금속화층과 이 금속화층의 상부표면에 배열되는 금속화상부층으로 이루어지고, 상기 적층구조의 상부층에 낮은 종횡비를 갖는 포토레지스트층을 포함한다.
상기 낮은 종횡비를 갖는 포토레지스트층은 금속화상부층을 노광시키는 제 1 지역과 금속화상부층을 보호하는 제 2 지역으로 구성된다.
더욱이 상기 집적회로는 적층구조의 금속화상부층을 노광하는 상기 제 1 지역을 통해 제 1 화학제에 의해 금속화층으로 식각되어가는 금속화층상부층을 포함한다.
바람직하기로는 상기 제 1 화학제가 식각 화학제와 폴리머포밍화학제로 구성되어 있다.
또한, 집적회로는 상기 적층구조의 금속화층을 노광시키는 상기 제 1 지역을 통해 제 2 화학제에 의해 식각되는 금속화층을 포함한다.
이 실시예에서, 제 2 화학제는 상기 제 1 화학제와 다른 것이다.
또 다른 실시예에서, 본 발명은 TiN 층과 알루미늄/구리층을 포함하는 적층구조의 층들의 선택된 부분을 포토레지스트 선택적 식각을 수행하는 방법에 관한 것이다.
이 방법은 (1) Cl2, Ar 및 CHF3의 제 1 혼합물; (2)Cl2, CHF3및 BCl3의 제 2 혼합물; (3)Cl2, N2및 CHF3의 혼합물;로 구성된 그룹으로 부터 선택된 제 1 화학제에 의해 최소한 적층구조의 TiN층을 부분적으로 식각하는 것을 포함한다.
또한 본 방법은 (1) Cl2, N2및 HCl의 제 4 혼합물; (2)Cl2, CHF3및 BCl3의 제 5 혼합물; 로 구성된 그룹으로 부터 선택된 제 2 화학제에 의해 최소한 적층구조의 알루미늄/구리 층을 부분적으로 식각하는 것을 포함한다.
본 발명은 포토레지스트 선택성을 개량시키므로써 포토레지스트 마스크의 두께를 사실상 더 얇게 줄여줄 수 있는 효과가 있고, 이에 따라 포토레지스트 마스크의 종횡비가 감소되며, 또한 식각율부하도 사실상 감소된다.
본 발명의 이러한 효과와 또 다른 효과들은 이하의 자세한 설명과 첨부된 다양한 도면을 통해서 명백하게 될 것이다.
본 발명은 식각율부하 문제를 최소화하면서도 상업적으로 이용될 수 있는 식각율과 선택성들을 달성할 수 있는 것이다.
이하에서 본 발명을 쉽게 이해 할 수 있도록 구체적이고 상세하게 설명하고 있지만, 이러한 설명은 당업자에게 있어서 이들 특정한 설명의 모두 또는 일부가 없어도 본 발명을 충분히 실시할 수 있는 것이다.
그리고, 잘 알려진 공정단계들은 본 발명을 불필요하게 제한하지 않도록 자세히 설명하지는 않을 것이다.
본 발명의 일실시예에 따르면 전술한 식각율부하 문제는 최소한 2개의 단계에 걸쳐 최소한 2개의 서로 다른 화학제를 이용하여 식각을 실시하므로로써 사실상 피할 수 있다.
제 1 화학제 식각 단계는 바람직하기로는 도 1의 반사방지막층(108)과 같은 반사방지막층에 대해 식각을 실시하게 되는 데, 이때 사용되는 제 1 화학제는 상기 반사방지막층 부분을 식각하기위해 적용되는 주 식각제 가스에다가 바람직하기로는 폴리머포밍가스를 추가하는 한편, 불활성가스를 포함하거나 포함하지 않을 수도 있다.
그리고 상기한 적층구조는 식각된다 하더라도 제 1 화학제와는 서로 다른 제 2 화학제에 의해 다시 식각된다.
상기 제 2 화학제 식각 단계는 바람직하기로는 최소한 도 1 의 층(106)으로 도시된 금속화층을 부분적으로 식각하도록 실시된다.
만약 상기 적층구조의 장벽층(104)이 식각되어야 하는 경우 일 실시예로써 상기 제 1 화학제 식각 단계와 사실상 동일한 제 3 의 화학제 식각 단계를 이용하여 식각을 진행할 수도 있다.
물론 상기 제 2 화학제 식각 단계도 상기 장벽층을 식각하는데 사용될 수 있다.
본 발명의 다중 화학제 식각 공정은 건식식각, 플라즈마식각, 반응성이온식각(RIE), 자기 반응성이온식각(MERIE) 등을 포함하는 잘 알려진 플라즈마 프로세싱장치에서 수행될 수 있다.
전형적인 플라즈마 프로세싱 챔버에서 실시되는 건식식각에서는 웨이퍼가 플라즈마로 처리된다.
상기 챔버에는 구비된 인렛포트를 통해 공정 식각제 원가스가 챔버내부로 공급되고, 전극을 통해 RF 에너지원과 같은 적당한 RF 에너지원이 인가되어 플라즈마를 유도하게 된다.
이때 에너지 그 자체는 잘 알려진 바와 같이 유도기적으로 또는 정전용량적으로 작용하여 플라즈마를 유지한다.
그리고 웨이퍼에 식각제 원가스가 작용하면서 적층구조의 플라즈마 접촉층에서 식각되어 버려 시편이 형성된다.
이때 부산물들은 증발되어 출구포트를 통해 배출된다.
플라즈마 식각은 웨이퍼 처리공정중 웨이퍼가 애노드 또는 그라운드 전극에 위치하는 상황에 관련되어 있는 데 반해, 반응성 이온 식각(RIE)은 웨이퍼가 처리공정중에 캐소드 또는 인가된 전극위에 위치되는 지에 관련이 있다.
자기 반응성이온식각은 반응기벽표면에 대해 여기된 전자들의 손실을 감소시키기 위해 자기장이 인가되는 반응성이온식각 반응기의 변형예로서, 이러한 자기반응성이온식각 반응기는 특정한 조건하에서는 전극으로 부터 플라즈마의 전자들로 에너지를 전달하는 에너지 전달효율을 증가시킬 수 있다.
본 발명은 상기한 반응기들 뿐만 아니라 다른 적당한 플라즈마 프로세싱 반응기들에서 실시될 수 있다.
이것은 플라즈마에 전달되는 에너지가 결합된 평행한 전극 플레이트들 에 의해 정전용량적으로 유도되거나 또는 전자싸이클로트론 공명기(ECR) 마이크로웨이브 플라즈마 소스 또는 예컨대 헬리콘, 헬리컬 공명기와 트랜스포머 결합된 플라즈마(TCP)와 같은 유도적으로 결합된 RF소스에 통해서 유도되거나 사실상 아무런 관계가 없다는 것이다.
상기한 것들 중에서 ECR과 TCP 플라즈마 프로세싱 시스템은 미국 캘리포니아 프레몬트의 램리서치코포레이션(Lam Research Corporation)을 이용할 수 있다.
바람직한 실시예로서 본 발명은 램리서치코포레이션의 TCPTM9600 SE(상표명)를 채택하였으나, 다른 일반적인 적당한 플라즈마 프로세싱 시스템들을 사용할 수 있다.
도 3은 TCPTM9600 SE 플라즈마 반응기의 단순화한 개략도로서, 웨이퍼(350)와 집적회로칩들(352)을 포함하고 있다.
상기 칩들은 본 발명의 식각방법에 의해 식각되고, 통상의 후식각공정을 거친 후에 웨이퍼(350)를 일정한 크기로 절단된 다이들로 부터 제조된다.
도 3을 참조하면, 웨이퍼 반응기(300)는 플라즈마 프로세싱 챔버(302)가 구비되고, 이 챔버(302)위에 전극(303)이 배열되는 바, 이 전극은 도 3의 실시예에서는 코일로 이루어져 있다.
상기 코일(303)은 매칭네트워크(미도시)를 경유하여 RF 제너레이터(305)를 통해 전원이 인가된다.
그리고 상기 챔버(302)내에 샤워헤드(304)가 구비되는 바, 이 샤워헤드는 바람직하기로는 예컨대 식각제 소스가스와 같은 가스소스재료를 상기 샤워헤드와 웨이퍼(350) 사이에 위치하는 RF포함 플라즈마지역에 분사하도록 다수의 홀이 구비되어져 있다.
가스소스재료들은 구비된 포트들로 부터 상기 챔버의 벽으로 분사된다.
웨이퍼(350)는 챔버(302)안에 투입되어 제 2 전극으로 작용하는 척(310)위에 배열되여, 바람직하기로는 (또한 통상적으로 매칭 네트워크를 경유하여) 라디오 주파수 제너레이터(320)에 의해 바이어스된다.
헬륨냉각가스는 척(310)과 웨이퍼(350)사이에 (일실시예로 약 5-10Torr) 압력하에서 투입되어 처리중인 웨이퍼의 온도를 정확하게 제어하도록 열전달매체에 작용하므로써, 균일하고 반복적인 식각결과를 확보할 수 있게 된다.
일실시예로 플라즈마 식각 중 챔버(302)내의 압력은 바람직하기로는 약 0.5 mTorr 내지 약 200 mTorr의 범위내에서 유지된다.
다수의 히터들(도3에는 도면을 간략히 하기 위해 생략됨)은 식각하기 위해 적당한 온도 예컨대 일실시예로 약 50℃로 유지되도록 구비되어 있다.
상기 챔버(302)의 벽은 접지로의 경로를 제공하기 위해 통상적으로 접지되어 있다.
도 4 는 본 발명의 일실시예에 따른 다중 화학제 식각 공정에 포함된 단계들을 도시한 것으로, 스텝(400)에서 웨이퍼는 통상의 전식각공정에서 식각을 위해 준비된다.
전식각공정은 예컨대 웨이퍼를 척위에 잡아주기 위한 클램핑수단과, 플라즈마 프로세싱챔버 내의 압력을 유지하기 위한 수단 및 웨이퍼와 척사이에 열전달을 용이하게 해주도록 웨이퍼의 후면으로 헬륨냉각가스를 투입하는 수단을 포함할 수 있다.
스텝(402)에서 적층구조의 반사방지막층은 제 1 화학제 의해 의해 식각된다.
이 실시예와 이하에서의 설명에서 반사방지막층이 제 1 화학제 식각단계로 식각되는 층임을 명시하더라도, 이 제 1 화학제는 어떤 층상구조에서나 예컨대 접착층, 시드층과 같은 어느 금속화 상부층위에서도 수행될 수 있다.
그리고 여기서 채택된 용어로서 금속화 상부층은 금속화층의 위에 배열된 층을 나타내는 것이고, 이 금속화 상부층은 Ti, TiN, TiW 또는 주로 타이타늄인 재료들로 형성될 수 있다.
이 실시예에 따라 제 1 화학제에 의한 에칭은 바람직하기로는 반사방지막층이 관통식각되었을 때 중단된다.
일실시예로 반사방지막층은 TiN으로 형성되고, 종단점탐지는 플라즈마내에 703nm 파장의 변화를 광학적으로 감시하므로써 수행하게 되는 것으로, 상기 파장의 변화는 사실상 모든 TiN 반사방짐박층이 제거되었음을 나타낸다.
그리고 종단점이 탐지되면, 식각은 즉각적으로 종료되거나 TiN 반사방지막층재료의 완벽한 제거를 확실히 하기 위해 소정의 기간동안 예컨대 추가로 5초 정도 계속 수행될 수도 있다.
본 발명의 다른 실시예에 따라 TiN 반사방지막층의 식각을 위한 제 1 화학제 는 Cl2/Ar/CHF3, Cl2,/CHF3/BCl3, Cl2/CHF3, Cl2/N2, Cl2/N2/CHF3, Cl2/HCl/CHF3, 및 Cl2/N2/BCl3로 구성된 그룹중의 어느 하나를 포함할 수 있다.
더욱 바람직하기로는 제 1 화학제는 Cl2/Ar/CHF3,Cl2/CHF3/BCl3로 구성된 그룹중 어느 하나를 포함할 수 있다.
가장 바람직하기로는 TiN 반사방지막층의 에칭을 위한 제 1 화학제는 Cl2/Ar/CHF3이다.
이때 Cl2/Ar/CHF3의 아르곤은 헬륨, 크립톤, 크세논과 같은 다른 불활성가스들로 대치될 수 있다.
Cl2/Ar/CHF3는 또한 다른 이점을 제공하는 바, 이는 본 발명과 같이 출원중인 (1)미국 특허출원 08/602,251 "Methods and Apparatus for Etching Semiconductor Wafers" ; (2) 미국 특허출원 08/601,708 "Methods and Apparatus for Reducing Etch Rate Loading" ; (3) 미국 특허출원 08/652,718 "Mechanism For Uniform Etching by Minimizing Effects of Etch Rate Loading" ; (4) 미국 특허출원 08/678,034 "Methods and Apparatus for Etching Semiconductor Wafers and Layers Thereof"에 자세히 설명되어 있다.
상기한 모든 미국 특허출원들은 단지 참조를 위해 여기에 나열되어졌다.
전술한 바와 같이 제 1 화학제는 바람직하기로는 예컨대 Cl2와 같은 에칭제로 주로 사용되는 화학제에 추가로 예컨대 N2, CHF3등과 같은 폴리머포밍화학제를 포함한다.
이같은 방식으로 제 1 화학제는 예컨대 TiN 반사방지막층과 같은 금속화상부층을 식각해버림과 동시에 금속화상부층위에 폴리머를 형성시키게 된다.
제 1 화학제에 포함된 폴리머포밍제의 사용에 따라 더넓은 간격들에서의 마이크로마스킹현상 즉, 폭이 더 좁은 간격에서 보다 더 빠른 비율로 폭이 더 넓은 간격들에 폴리머 마스킹이 형성되도록 한다.
마이크로마스킹 현상에 따라 더 넓은 간격에 대한 식각율은 사실상 늦어지게 되고, 이에따라 폭이 넓은 간격에서의 식각율과 폭이 좁은 간격에서의 식각율간의 차이를 감소시키게 된다.
일실시예로 예컨대 CHF3와 같은 폴리머포밍제의 유량체적은 표준상태하의 분당입방센티미터(sccm)로 Cl2의 전체 플로우의 약 3%와 약 40%사이에 있고, 더욱 바람직하기로는 Cl2의 전체 플로우의 약 5%와 약 35%이며, 가장 바람직하기로는 Cl2의 전체 플로우의 17.5%이다.
선택된 식각율은 폴리머포밍제의 유량체적비를 근사적으로 수정하는 것에 의해 조정될 수 있다.
예컨대 폴리머포밍제의 유량체적비를 증가시키므로써 식각중의 폴리머증착을 증가시킴에 따라 개방된 지역들에서의 식각율을 감소시키는 경향이 있다.
단계(404)에서, 제 2 화학제에 의해 적층구조의 나머지 최소한 금속화층을 부분적으로 식각시켜 버린다.
예컨대 제 2 화학제는 금속화층의 대부분을 관통하여 식각하는 데 채택될 수 있고, 나머지 및/또는 장벽층 하부는 제 3 화학제에 의해 에치될 수도 있다.
이 실시예에서 제 2 화학제 식각 단계는 금속화층이 사실상 전부 식각될 때까지 진행된다.
일단 금속화층이 사실상 식각되어 제거되면 제 3 화학제는 하부의 장벽층에 대해 효율적으로 식각을 실시하게 된다.
폴리머형성가스가 벌크식각 즉 알루미늄 금속화층을 관통하는식각을 위해 채택되면 마이크로마스킹에 의한 잔류분들이 발생하게 되고, 포토레지스트의 선택성을 또한 낮추게 되기때문에 제 2 화학제는 제1화학제와는 서로 다른 것이 바람직하다.
따라서 제 2 화학제와 다른 신규한 제 1 화학제를 반사방지막층을 식각하기 위해 이용하는 것이 본 발명의 의미있는 특징을 나타내게 된다.
제 2 화학제 그 자체는 어느 적당한 식각제와 금속화층을 식각하도록 한 폭격화학제로 구성될 수 있다.
일실시예로 제 2 화학제는 Cl2/N2/HCl, Cl2/N2, Cl2/BCl3/CHF3, Cl2/BCl3/HCl 및 Cl2/BCl3/N2로 구성하는 그룹중 어느 하나이다.
예로써 유량 체적비가 (표준상태하에서 분당입방센티미터로) 약 85:30:25인 Cl2/N2/HCl의 혼합물이 특히 약 0.5%-1%구리를 가지는 알루미늄합금으로 구성된 금속화층을 식각하기에 가장 적당한 것임을 알았다.
예컨대 상기에서 기술된 근사치는 TiN 반사방지막층재료를 식각하는 제 1 화학제의 이례적인 능력에 따라 대략 3:1의 포토레지스트 선택성에 의해 우수한 TiN 반사방지막층재료를 처리하는 것으로 믿어진다.
즉, TiN 반사방지막층이 포토레지스트재료 보다 3배 빨리 식각될 수 있다.
Cl2/N2/HCl을 TiN 반사방지막층과 하부의 금속화층 모두를 식각하기 위해 사용하는 종래의 단일 화학제 접근방법에 비교할 때 현저한 결과이다.
이 종래의 단일 화학제 접근방법에서는 일반적으로 Cl2/N2/HCl화학제들이 TiN 반사방지막층재료들에 대해 낮은 식각능력을 갖기 때문에 대략 0.7:1의 포토레지스트 선택성비율로 빈약한 TiN 반사방지막층을 처리하게 된다.
예로써 TiN 반사방지막재료의 0.7 마이크론을 식각하기 위해 포토레지스트의 1마이크론이 식각되버리는 불이익이 따르게 된다.
이상에서 알 수 있는 바와 같이 개량된 본 발명의 포토레지스트 선택성에 의해 사실상 더 얇은 포토레지스트 마스크를 적용할 수 있게 해준다.
또 다른 비교로서, 0.35μ간격들과 특징규격들을 식각하기 위해 Cl2/N2/HCl 단일 화학식각제를 사용하였을 때, 딥울트라바이올렛(Deep ultraviolet, DUV) 포토레지스트가 웨이퍼표면의 전체에 걸쳐 약 9,500Å의 두께로 적용되었다.
TiN 반사방지막층과 알루미늄 금속화층의 모두에 대해 식각이 완료된 후, 나머지 포토레지스트가 웨이퍼의 중앙에서 약 3,450Å, 가장자리에서 약 3,200Å가 잔류되었다.
이에 반해 동일한 간격들과 특징규격 및 딥울트라바이올렛포토레지스트 두께를 식각하기 위해 본 발명의 다중 화학제 공정을 사용하였을 때, 웨이퍼의 중심은 원래 약 9,500Å의 두께에서 약 5,350Å가 남게 되었고, 웨이퍼의 가장자리에서는 원래의 9,500Å의 두께에서 약 5,600Å가 남아 있었는 등 매우 우수한 결과를 보였다.
이로부터 알수 있는 바와 같이 종래의 화학 식각제들에서 보다 본 발명의 다중 화학 식각제에 의해 더많은 포토레지스트가 남겨지게 되었다.
그러므로 포토레지스트의 두께를 감소시킴으로써 포토레지스트의 종횡비를 감소시킬 수 있을 뿐만 아니라 더 나아가서 식각율 부하도 감소시킨다.
따라서 상기의 파라미터들을 이용하여, 사실상 더 얇은 두께의 예컨대 대략 4,000Å정도, 더욱 바람직하기로는 대략 5,000Å의 두께를 가지는 DUV 포토레지스트층들을 적용하는 것이 가능하다.
물론 이러한 두께는 종래의 화학제들에 있어서도 사용할 수 있지만, 포토레지스트가 하부의 형상들이 과잉 식각시켜 버리기 때문에 두께를 보다 크게 하여 적용할 수 밖에 없다.
본 발명의 다중 화학제의 접근에 따른 이점을 예시하기 위해, 또 다른 종래의 단일 화학제 Cl2/BCl3식각 공정을 대비하였다.
예로써 이 종래의 단일 화학제 Cl2/BCl3식각제를 8인치 웨이퍼와 0.5마이크론의 규격에서 이용하여 얻어지는 식각율부하는 약 25% - 약 30%로 임을 알 수 있다.
즉, 개방된 필드지역에서의 식각율은 0.5마이크론의 간격에서 식각율보다 약 25%-약 30% 더 빨라진다.
도 2에서 도시된 바와 같이 이들 높은 식각율부하 수준에서는 식각을 통해 뚜렷한 손상을 초래할 수 있다는 것이 잘 알려져 있다.
유사한 공정요소들 하에서 Cl2/Ar/CHF3를 제 1 화학제, Cl2/N2/HCl을 제 2 화학제로 한 본 발명의 일 실시예에 따라 본 발명의 다중 화학제식각은 식각율부하가 약 2%정도를 달성하였을 뿐아니라 웨이퍼표면 전체를 통해 약 2.5%정도로 낮았다.
게다가 본 발명의 다중 화학제 접근법은 통상적인 단일 식각제인 BCl2/Cl3를 이용하여 생산할 때 보다 약 90%까지 더 높은 포토레지스트 선택성을 생산할 수 있었다.
결과적으로 포토레지스트의 종횡비를 감소시키는 포토레지스트의 두께에 대한 실질적인 감소가 가능하게 된 것이고, 종횡비가 감소에 따라 식각율부하도 또한 감소된다.
또한, 본 발명의 다중 화학제식각을 이용하므로써 전체의 식각율과 TiN 대 알루미늄의 선택성이 상업적으로 유리한 범위내로 들어가게 된다.
예로써 제 1 화학제로서 Cl2/Ar/CHF3가 채택된 본 발명의 다중 화학 식각을 위한 반사방지막 TiN층의 식각율은 일실시예에서 약 11,000(Å/min)이었다.
Cl2/Ar/CHF3를 위한 TiN대 알루미늄선택성이 일실시예에서 대략 10:1이다.
더욱이 상기한 본 발명의 화학제에 대해 통계적 3x 표준분산으로 표현된 복합 식각균일성은 일실시예에서 대략 10%와 약 15%사이에 있었고, 더욱 바람직하기로는 약 12%이었다.
제 2 화학제에 의한 식각은 최소한 일부분의 금속화층이 하부층까지 식각되었을 때 끝낼 수 있다. 따라서 제 2 화학제에 의한 식각은 금속화층이 사실상 관통된 것으로 판정될 때 식각을 끝낼 수 있다.
일실시예에서 금속화층은 알루미늄 또는 그들의 합금중의 하나로 형성되고, 종단점의 탐지는 플라즈마내에서의 261nm의 광파장 변화를 광학적으로 감시하므로써 수행되는 것으로, 이 광파장의 변화는 알루미늄 금속화층의 전체가 사실상 제거되었음을 지시하게 된다.
일단 261nm의 광파장이 증가하는 것을 광학적으로 감지하면, 제 2 화학제에 의한 식각은 즉각적으로 중지되거나 또는 금속화층의 완벽한 제거를 확보하기 위한 소정의 기간 예컨대 수 초정도 더 진행될 수도 있다.
단계(406)에서 웨이퍼는 부가적인 후식각공정 단계를 통상적으로 실행한다.
그리고 공정이 완료된 웨이퍼는 다이들로 컷팅될 수 있고, 비로소 IC칩들로 만들어질 수 있다. 이렇게 얻어진 IC칩 예컨대 도 3의 IC칩(352)은 디지털 컴퓨터를 포함하여 잘 알려진 상업적 또는 민수용 전자제품들 과 같은 전자장치에 결합될 수 있다.
도 5는 본 발명의 일 실시예에 따른 제 3 화학제에 의해 장벽층을 식각하게 되는 공정단계를 도시한 것이다. 제 2 화학제가 장벽층까지 식각하도록 확장될 수 있지만, 단계(405)에서 채택된 제 3 화학제가 남아있는 금속화층을 관통하여 하부까지 식각하는 것이 더욱 바람직하다.
이하에서 기술된 바와 같이, 하부층이 Ti 또는 TiN 장벽층일 때는 제 3 화학제는 사실상 제 1 화학제와 동일할 수 있다. 즉, 제 3 화학제는 바람직하게는 Cl2/Ar/CHF3이다. 물론 Cl2/Ar/CHF3화학제에 포함된 아르곤은 헬륨, 크립톤, 크세논 등과 같은 다른 불활성 가스들로 대치될 수 있다.
한편, 다른 제 3 화학제가 하부 장벽층을 관통하여 식각하는 데 사용될 수있다. 일 실시예로 다른 제 3 화학제는 Cl2/CHF3/BCl3가 바람직하다. 이 실시예에서 Cl2의 유량율이 대략 80 sccm이고, CHF3의 유량율이 전체 Cl2유량의 약 20%, BCl3의 유량율이 전체 Cl2유량의 약 20%인 것이 바람직하다.
이 실시예의 바람직한 압력 및 온도조건은 각각 약 12mTorr와 50℃이다.
일단 제 3 화학제가 하부의 장벽층을 통해 식각되면, 공정은 도 4의 단계(406)인 후식각 공정을 계속 수행하게 된다.
더욱 상세하게는 아래의 표 1 이 TCPTM9600 SE 플라즈마 반응기내에서 8인치웨이퍼의 제 1 화학제 식각에 적합한 공정변수를 나타낸다.
이 예에서, 금속화 상부층은 TiN 반사방지막층으로, 약 0.5%구리를 포함하는 알루미늄층위를 덮게 된다.
이들 표에서 상부 전극전력(in watts), 하부 전극전력(in watts) 및 유량율(특정하지 않는 한 전체 식각제 소스 유량율에 대한 백분율로)의 적당한 근사범위, 바람직한 근사범위 및 가장 바람직한 근사범위가 나타내진다.
표 1 은 제 1 화학제인 Cl2/Ar/CHF3에 적합한 변수이고, 표 2 는 제 2 화학제인 Cl2/N2/HCl에 적합한 변수이며, 표 3 은 제 3 화학제인 Cl2/Ar/CHF3에 적합한 변수, 표 4 는 다른 제 3 화학제인 Cl2/CHF3/BCl3에 적합한 변수를 나타낸다.
식각에 유용한 다른 변수값들은 동일한 웨이퍼와 반사방지막층에 대한 것이건 다른 웨이퍼와 반사방지막층에 대한 것이든간에 당업자들에게는 쉽고도 명백하다.
더욱이 다른 변수들이 예로서 8인치웨이퍼와 관련되어 있지만, 변수들이 반도체 소자 및 평판디스플레이의 제조에 사용되는 다양한 규격과 형상의 기판에 대해서도 적용이 쉽게 수정될 수 있다.
회로규격이 지속적으로 축소됨에 따라 본 발명의 개량된 포토레지스트 선택성은 특히 1.8마이크론 이하의 트렌치와 특징규격들을 가지는 소자들을 제조하는 데 적합하다.
위에서 언급된 바와 같이, 포토레지스트 선택성을 개량시키므로써 포토레지스트층을 더 얇게 할 수 있기 때문에 식각율부하도 또한 최소가 된다.
제 1 CI2/Ar/CHF3화학제
상부전력(watts) 하부전력(watts) 유 량 율 압 력 온 도
근사 범위 0-2000 80-1000 15 sscm- 300 sccmCl2 3%-40%(of Cl2flow)CHF3 10%-60%(of Cl2flow)Ar 0.5 mTorr- 200 mTorr -20℃~120℃
바람직한근사범위 0-700 80-400 30 sccm- 200 sccmCl2 5%-35%(of Cl2flow)CHF3 20%-50%(of Cl2flow)Ar 2 mTorr- 80 mTorr 0℃~80℃
더 바람직한근사범위 560 140 80 sccmCl2 17.5%(of Cl2flow)CHF3 37.5%(of Cl2flow)Ar 15 mTorr 50℃
제 2 CI2/N2/HCl화학제
상부전력(watts) 하부전력(watts) 유 량 율 압 력 온 도
근사 범위 100-2000 80-1000 0 sscm- 300 sccmCl2 0%-50%(of Cl2flow)N2 0%-100%(of Cl2flow)HCl 0.5 mTorr- 200 mTorr -15℃~120℃
바람직한근사범위 100-700 80-400 30 sccm- 200 sccmCl2 5%-30%(of Cl2flow)N2 5%-30%(of Cl2flow)HCl 2 mTorr- 80 mTorr 20℃~80℃
더 바람직한근사범위 180 220 85 sccmCl2 30%N2 25%(of Cl2flow)HCl 12 mTorr 50℃
제 3 CI2/Ar/CHF3화학제
상부전력(watts) 하부전력(watts) 유 량 율 압 력 온 도
근사 범위 0-2000 80-1000 15 sscm- 300 sccmCl2 3%-40%(of Cl2flow)CHF3 10%-60%(of Cl2flow)Ar 0.5 mTorr- 200 mTorr -20℃~120℃
바람직한근사범위 0-700 80-400 30 sccm- 200 sccmCl2 5%-35%(of Cl2flow)CHF3 20%-50%(of Cl2flow)Ar 2 mTorr- 80 mTorr 0℃~80℃
더 바람직한근사범위 560 140 80 sccmCl2 17.5%(of Cl2flow)CHF3 37.5%(of Cl2flow)Ar 15 mTorr 50℃
다른 CI2/CHF3/BCl3제 3 화학제
상부전력(watts) 하부전력(watts) 유 량 율 압 력 온 도
근사 범위 0-2000 80-1000 Cl215 sscm- 300 sccm 0%-30%(of Cl2flow)CHF3 0%-50%(of Cl2flow)BCl3 0.5 mTorr- 200 mTorr -20℃~120℃
바람직한근사범위 0-700 80-400 Cl230 sccm- 200 sccm 5%-25%(of Cl2flow)CHF3 5%-50%(of Cl2flow)BCl3 2 mTorr- 80 mTorr 0℃~80℃
더 바람직한근사범위 200 200 Cl280 sccm 20%(of Cl2flow)CHF3 20%(of Cl2flow)BCl3 12 mTorr 50℃
본 발명은 다양한 바람직한 실시예들에 대하여 서술하고 있지만, 본 발명의 범위내에 속하는 변형물, 치환물 및 등가물들이 있다. 또한, 본 발명의 방법과 장치를 구현하는 다른 방법들이 있을 수 있다는 것을 주목해야 한다. 게다가 다음의 청구범위들에 의해 본 발명의 범위와 진정한 정신 내에 속하는 모든 변형물, 치환물, 들가물들을 포함하는 것에 대해 해석되어야만 한다.

Claims (20)

  1. 플라즈마 프로세싱 챔버에서 반사방지막층과, 이 반사방지막층의 하부에 배열된 금속화층을 포함하여 구성되는 적층구조의 선택된 소정 층들에 대한 식각방법에 있어서,
    Ar과 BCl3중 하나와, Cl2및 CHF3를 필수적으로 포함하여 구성되는 제 1 화학제로 최소한 상기 적층구조의 상기 반사방지막층을 부분적으로 식각하는 단계와;
    상기 제 1 화학제와 다른 제 2 화학제로 최소한 상기 적층구조의 상기 금속화층을 부분적으로 식각하는 단계 ;
    를 포함하여 구성되어 상기 제 1, 2 화학제에 의해 포토레지스트 선택성을 향상시키게 된 것을 특징으로 하는 식각방법.
  2. 제 1 항에 있어서, 상기 반사방지막층이 Ti와 TiN으로 구성된 그룹으로 부터 선택된 것을 특징으로 하는 식각방법.
  3. 제 1 항에 있어서, 상기 제 2 화학제가 Cl2, N2및 HCl을 포함하여서 된 것을 특징으로 하는 식각방법.
  4. 제 3 항에 있어서, 상기 반사방지막층이 TiN을 포함하고, 상기 제 1 화학제가 상기 반사방지막층을 식각하기위해 사용되는 것을 특징으로하는 식각방법.
  5. 제 1 항에 있어서, 상기 Cl2가 약 80sccm의 유량을 가지고, 상기 Ar의 유량율이 상기 Cl2의 약 14% 이며, 상기 CHF3의 유량율이 Cl2의 약 30%인 것을 특징으로하는 식각방법.
  6. 제 3 항에 있어서, 상기 Cl2가 약 85sccm의 유량을 가지고, 상기 N2의 유량이 Cl2의 약 30%이며, 상기 HCl의 유량이 Cl2의 약 25%인 것을 특징으로 하는 식각방법.
  7. 제 1 항에 있어서, 하부 장벽층을 식각하기 위해 제 3 화학제를 추가로 포함하게 된 것을 특징으로 하는 식각방법.
  8. 제 7 항에 있어서, 상기 제 3 화학제가 사실상 제 1 화학제와 동일한 것을 특징으로 하는 식각방법.
  9. 제 7 항에 있어서, 상기 제 3 화학제가 Cl2, CHF3및 BCl3로 구성된 것을 특징으로 하는 식각방법.
  10. 제 10항에 있어서, 상기 제 1, 2 및 3 화학제가 기판들을 식각하여 반도체소자들로 형상화되도록 구성된 것을 특징으로 하는 식각방법.
  11. 금속화층과, 이 금속화층의 상부에 배열되는 금속화상부층 및, 위로 상기 금속화상부층을 노광시키는 다수개의 제 1 지역과 상기 금속화 상부층을 보호하는 다수개의 제 2 지역으로 패턴화되는 낮은 종횡비의 포토레지스트층 을 포함하는 적층구조의 층들을 식각하기 위해 포토레지스트 선택적인 다중 화학제 식각 공정을 실시하는 플라즈마 프로세싱 챔버에서,
    식각화학제와 폴리머포밍화학제를 포함하는 상기 제 1 화학제에 의해 상기 적층구조의 상기 금속화상부층을 노광시키는 다수개의 상기 제 1 지역을 통해 금속화층으로 식각되어가는 금속화상부층의 식각 과정과, 상기 제 1 화학제와 서로 다른 제 2 화학제에 의해 상기 적층구조의 금속화층을 노광시키는 다수개의 상기 제 1 지역을 통한 상기 금속화층의 식각과정에 의해 형성되는 집적회로.
  12. 제 11항에 있어서, 상기 금속화상부층이 TiN 반사방지막층인 것을 특징으로 하는 집적회로.
  13. 제 12 항에 있어서, 상기 제 1 화학제가 Cl2, Ar 및 CHF3를 필수적으로 포함하여 구성된 것을 특징으로 하는 집적회로.
  14. 제 12 항에 있어서, 상기 금속화층이 알루미늄으로 구성되고, 상기 제 2 화학제가 Cl2, N2및 HCl을 필수적으로 포함하여 구성된 것을 특징으로 하는 집적회로.
  15. 제 12항에 있어서, 상기 제 1 화학제가 상기 반사방지막층을 식각하기 위해 적용되는 것을 특징으로 하는 집적회로.
  16. 플라즈마 프로세싱 챔버에서 TiN 층과 알루미늄과 구리중에서 적어도 1이상으로 구성된 금속화층을 포함하여 구성된 적층구조의 층의 선택된 부분에 대해 포토레지스트 선택적 식각을 수행하게 된 반도체소자의 제조방법에 있어서,
    Cl2, Ar 및 CHF3의 제 1 혼합물, Cl2, CHF3및 BCl3의 제 2 혼합물, Cl2, N2및 CHF3의 제 3 혼합물로 구성된 그룹으로 부터 선택된 제 1 화학제에 의해 최소한 적층구조의 TiN층을 부분적으로 하는 식각공정과,
    Cl2, N2및 HCl의 제 4 혼합물, Cl2, CHF3및 BCl3의 제 5 혼합물로 구성된 그룹으로 부터 선택된 제 2 화학제에 의해 최소한 적층구조의 금속화층을 부분적으로 하는 식각공정을 포함하여 구성된 것을 특징으로 하는 반도체소자의 제조방법
  17. 제 16항에 있어서, 상기 TiN층이 반사방지막층인 것을 특징으로 하는 반도체소자의 제조방법.
  18. 제 16항에 있어서, 상기 금속화층이 알루미늄과 구리를 포함하여 구성된 것을 특징으로 하는 반도체소자의 제조방법.
  19. 제 16항에 있어서, 최소한 상기 금속화층의 하부에 위치하는 상기 적층구조의 장벽층을 부분적으로 식각하기 위해 제 3 화학제를 추가로 포함하게 된 것을 특징으로 하는 반도체소자의 제조방법.
  20. 제 16항에 있어서, 상기 제 1 및 제 2 화학제가 상기 적층구조를 식각하여 반도체소자를 구성하게 된 것을 특징으로 하는 반도체소자의 제조방법.
KR1019990705511A 1996-12-20 1997-12-19 포토레지스트 선택성을 향상시키고 식각율부하를 감소시키는방법 KR20000057674A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/770,336 US5883007A (en) 1996-12-20 1996-12-20 Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
US8/770,336 1996-12-20

Publications (1)

Publication Number Publication Date
KR20000057674A true KR20000057674A (ko) 2000-09-25

Family

ID=25088213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990705511A KR20000057674A (ko) 1996-12-20 1997-12-19 포토레지스트 선택성을 향상시키고 식각율부하를 감소시키는방법

Country Status (5)

Country Link
US (1) US5883007A (ko)
JP (1) JP2001507171A (ko)
KR (1) KR20000057674A (ko)
TW (1) TW535229B (ko)
WO (1) WO1998028785A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087266A (en) * 1997-06-27 2000-07-11 Lam Research Corporation Methods and apparatus for improving microloading while etching a substrate
US6828230B2 (en) * 1997-09-12 2004-12-07 Micron Technology, Inc. Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same
US6296780B1 (en) * 1997-12-08 2001-10-02 Applied Materials Inc. System and method for etching organic anti-reflective coating from a substrate
US6043163A (en) * 1997-12-29 2000-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. HCL in overetch with hard mask to improve metal line etching profile
US6391786B1 (en) * 1997-12-31 2002-05-21 Lam Research Corporation Etching process for organic anti-reflective coating
US6177337B1 (en) * 1998-01-06 2001-01-23 International Business Machines Corporation Method of reducing metal voids in semiconductor device interconnection
US6548413B1 (en) * 1998-03-26 2003-04-15 Chartered Semiconductor Manufacturing Ltd. Method to reduce microloading in metal etching
US6399508B1 (en) * 1999-01-12 2002-06-04 Applied Materials, Inc. Method for metal etch using a dielectric hard mask
TW448503B (en) * 1999-03-11 2001-08-01 Toshiba Corp Method for dry etching
US6291361B1 (en) 1999-03-24 2001-09-18 Conexant Systems, Inc. Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6472329B1 (en) * 1999-08-16 2002-10-29 Applied Komatsu Technology, Inc. Etching aluminum over refractory metal with successive plasmas
US6270634B1 (en) * 1999-10-29 2001-08-07 Applied Materials, Inc. Method for plasma etching at a high etch rate
US6898561B1 (en) 1999-12-21 2005-05-24 Integrated Device Technology, Inc. Methods, apparatus and computer program products for modeling integrated circuit devices having reduced linewidths
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002080981A (ja) * 2000-06-26 2002-03-22 Matsushita Electric Ind Co Ltd ドライエッチング方法
JP4717295B2 (ja) * 2000-10-04 2011-07-06 株式会社半導体エネルギー研究所 ドライエッチング装置及びエッチング方法
TW582071B (en) 2001-03-20 2004-04-01 Macronix Int Co Ltd Method for etching metal in a semiconductor
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
TWI240988B (en) * 2004-01-07 2005-10-01 Powerchip Semiconductor Corp Method for fabricating a through hole on a semiconductor substrate
CN1303667C (zh) * 2004-03-25 2007-03-07 力晶半导体股份有限公司 制作通孔的方法
JP4908824B2 (ja) * 2005-11-11 2012-04-04 ローム株式会社 半導体装置の製造方法
US20070138001A1 (en) * 2005-12-19 2007-06-21 Teng-Yuan Ko Method of forming an inductor on a semiconductor substrate
JP6878154B2 (ja) * 2017-06-05 2021-05-26 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US4412885A (en) * 1982-11-03 1983-11-01 Applied Materials, Inc. Materials and methods for plasma etching of aluminum and aluminum alloys
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process
US4740485A (en) * 1986-07-22 1988-04-26 Monolithic Memories, Inc. Method for forming a fuse
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US4878994A (en) * 1987-07-16 1989-11-07 Texas Instruments Incorporated Method for etching titanium nitride local interconnects
DE3842758A1 (de) * 1988-12-19 1990-06-21 Siemens Ag Verfahren zum aetzen einer dreilagigen verdrahtungsebene bei der herstellung integrierter halbleiterschaltungen
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
US5429070A (en) * 1989-06-13 1995-07-04 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
US4980018A (en) * 1989-11-14 1990-12-25 Intel Corporation Plasma etching process for refractory metal vias
US5225040A (en) * 1990-04-16 1993-07-06 Raytheon Company Process for patterning metal connections in small-geometry semiconductor structures
EP0489407A3 (en) * 1990-12-03 1992-07-22 Applied Materials, Inc. Plasma reactor using uhf/vhf resonant antenna source, and processes
US5238872A (en) * 1990-12-11 1993-08-24 Samsung Semiconductor, Inc. Barrier metal contact architecture
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
KR100293830B1 (ko) * 1992-06-22 2001-09-17 리차드 에이치. 로브그렌 플라즈마 처리 쳄버내의 잔류물 제거를 위한 플라즈마 정결방법
US5256245A (en) * 1992-08-11 1993-10-26 Micron Semiconductor, Inc. Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
US5326427A (en) * 1992-09-11 1994-07-05 Lsi Logic Corporation Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation
JPH06151382A (ja) * 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
US5384009A (en) * 1993-06-16 1995-01-24 Applied Materials, Inc. Plasma etching using xenon
JPH0774156A (ja) * 1993-08-31 1995-03-17 Nec Corp 半導体装置の製造方法
DE69424388T2 (de) * 1993-12-23 2000-08-31 Stmicroelectronics, Inc. Verfahren und Dielektrikumstruktur zur Erleichterung der Metallüberätzung ohne Beschädigung des Zwischendielektrikums
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
JP2809087B2 (ja) * 1994-02-15 1998-10-08 日本電気株式会社 配線形成方法
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US5620615A (en) * 1994-05-13 1997-04-15 Micron Technology, Inc. Method of etching or removing W and WSix films
US5496762A (en) * 1994-06-02 1996-03-05 Micron Semiconductor, Inc. Highly resistive structures for integrated circuits and method of manufacturing the same
TW290717B (en) * 1994-10-28 1996-11-11 Advanced Micro Devices Inc Method to prevent formation of defects during multilayer interconnect processing
US5609775A (en) * 1995-03-17 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd. Dry etch process for titanium-tungsten films
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
US5772906A (en) * 1996-05-30 1998-06-30 Lam Research Corporation Mechanism for uniform etching by minimizing effects of etch rate loading
US5795829A (en) * 1996-06-03 1998-08-18 Advanced Micro Devices, Inc. Method of high density plasma metal etching

Also Published As

Publication number Publication date
WO1998028785A1 (en) 1998-07-02
TW535229B (en) 2003-06-01
US5883007A (en) 1999-03-16
JP2001507171A (ja) 2001-05-29

Similar Documents

Publication Publication Date Title
KR20000057674A (ko) 포토레지스트 선택성을 향상시키고 식각율부하를 감소시키는방법
JP3957319B2 (ja) 半導体ウェーハをエッチングするための方法
US6090717A (en) High density plasma etching of metallization layer using chlorine and nitrogen
US5772906A (en) Mechanism for uniform etching by minimizing effects of etch rate loading
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
US5827437A (en) Multi-step metallization etch
WO1999033097A1 (en) Improved techniques for etching an oxide layer
US6291361B1 (en) Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
JPS59134833A (ja) アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法
KR20010032913A (ko) 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
JP2001506421A (ja) プラズマ誘発帯電損傷を低減するための方法
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
US5320708A (en) Dry etching method
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
US5952244A (en) Methods for reducing etch rate loading while etching through a titanium nitride anti-reflective layer and an aluminum-based metallization layer
US5846443A (en) Methods and apparatus for etching semiconductor wafers and layers thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid