KR20000052272A - Method for fabricating semiconductor device - Google Patents
Method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR20000052272A KR20000052272A KR1019990007981A KR19990007981A KR20000052272A KR 20000052272 A KR20000052272 A KR 20000052272A KR 1019990007981 A KR1019990007981 A KR 1019990007981A KR 19990007981 A KR19990007981 A KR 19990007981A KR 20000052272 A KR20000052272 A KR 20000052272A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- etchant
- active region
- antioxidant
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 239000003963 antioxidant agent Substances 0.000 claims description 34
- 230000003078 antioxidant effect Effects 0.000 claims description 34
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 22
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 11
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 229910021529 ammonia Inorganic materials 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 description 29
- 229910019142 PO4 Inorganic materials 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 6
- 239000010452 phosphate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 필드 산화막 형성후 실시되는 액티브영역의 제 1 산화방지막과 제 2 산화방지막 및 패드 산화막 제거 공정이 인시츄(in-situ) 방식으로 이루어질 수 있도록 한 반도체 소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular, a semiconductor in which the first oxide film, the second antioxidant film, and the pad oxide film removal process of the active region performed after the field oxide film formation are performed in-situ. It relates to a device manufacturing method.
반도체 소자가 고집적화됨에 따라 소자 제조시 미세 패턴이 요구되어졌고, 이로 인해 트랜지스터의 채널 영역과 소자분리(isolation)를 위한 필드 산화막의 폭(width) 또한 줄어들게 되었다. 트랜지스터의 채널 영역은 통상 소스와 드레인 영역 사이의 간격인 채널 길이와 그에 수직한 채널 폭에 의해 결정되는데, 채널 길이가 동일하다는 조건하에서는 채널 폭이 길수록 소스-드레인 영역간의 전류량이 많아지게 되므로, 채널 폭의 감소가 이루어지지 않도록 하기 위하여 최근에는 소자분리방법도 로커스(LOCOS) 방법, 폴리-버퍼드 로커스(POLY-BUFFERED LOCOS) 방법, 모디파이드 로커스(MODIFIED LOCOS) 방법 등과 같은 형태의 다양한 기술들이 개발되게 되었다.As semiconductor devices have been highly integrated, fine patterns have been required in fabricating devices, thereby reducing the width of field oxide layers for transistor channel regions and device isolation. The channel region of the transistor is usually determined by the channel length, which is the distance between the source and drain regions, and the channel width perpendicular thereto. Under the condition that the channel length is the same, the longer the channel width, the greater the amount of current between the source and drain regions. Recently, various technologies such as LOCOS, POLY-BUFFERED LOCOS, and MODIFIED LOCOS have been developed. It became.
도 1에는 이중, 본 발명과 직접적으로 관련된 종래의 일반적인 폴리-버퍼드 로커스 기술을 적용한 필드 산화막 형성방법을 도시한 공정블럭도가 제시되어 있다. 상기 폴리-버퍼드 로커스 기술은 패드 산화막과 산화방지막 사이에 폴리실리콘을 추가 증착하여 고온 열산화 공정을 실시해 주는 방식으로 필드 산화막을 형성하는 기술로서, 이를 참조하여 그 제조방법은 제 5 단계로 구분하여 살펴보면 다음과 같다.1, a process block diagram showing a method of forming a field oxide film using a conventional general poly-buffered locus technique directly related to the present invention is shown. The poly-buffered locus technique is a technique for forming a field oxide layer by further depositing polysilicon between a pad oxide layer and an anti-oxidation layer to perform a high temperature thermal oxidation process. Looking at it as follows.
제 1 단계(10)로서, 반도체 기판(예컨대, 실리콘 기판) 상에 패드 산화막과 폴리실리콘 재질의 제 1 산화방지막 및 질화막 재질의 제 2 산화방지막을 순차적으로 형성한다.In the first step 10, a pad oxide film, a first antioxidant film made of polysilicon, and a second antioxidant film made of nitride are sequentially formed on a semiconductor substrate (eg, a silicon substrate).
제 2 단계(20)로서, 상기 결과물 상에 소자분리영역으로 사용될 부분의 제 2 산화방지막 표면이 노출되도록 감광막 패턴을 형성하고, 이를 마스크로 이용하여 제 2 산화방지막과 제 1 산화방지막 및 패드 산화막을 순차적으로 식각한 다음, 감광막 패턴을 제거하여 기판 상의 액티브영역에만 제 1 및 제 2 산화방지막과 패드 산화막을 남긴다.As a second step 20, a photoresist pattern is formed on the resultant so that the surface of the second antioxidant layer of the portion to be used as the device isolation region is exposed, and the second antioxidant layer, the first antioxidant layer and the pad oxide layer are used as a mask. After sequentially etching, the photoresist pattern is removed to leave the first and second anti-oxidation layers and the pad oxide layers only in the active region on the substrate.
제 3 단계(30)로서, 상기 제 1 및 제 2 산화방지막을 마스크로 이용하여 고온의 산소 분위기하에서 열처리를 실시한다. 그 결과, 제 1 및 제 2 산화방지막과 패드 산화막이 제거된 부분에만 선택적으로 소자간을 분리하는 필드 산화막이 형성된다.In a third step 30, heat treatment is performed under a high temperature oxygen atmosphere using the first and second antioxidant films as masks. As a result, a field oxide film is formed which selectively separates elements between only the portions where the first and second antioxidant films and the pad oxide film are removed.
제 4 단계(40)로서, 필드 산화막 형성이 완료된 기판을 인산(H3PO4) 에천트가 담겨진 바쓰(bath)와 암모니아(NH4) 에천트가 담겨진 바쓰가 구비되어 있는 제 1 식각장비 내로 이동시킨 후, 상기 기판을 인산 에천트가 담겨져 있는 바쓰 내에 담구어 주어 액티브영역에 남겨진 질화막 재질의 제 2 산화방지막을 제거하고, 이를 다시 암모니아 에천트가 담겨져 있는 바쓰 내에 담구어 주어 폴리실리콘막 재질의 제 1 산화방지막을 제거한다.In a fourth step 40, the substrate on which the field oxide film is formed is transferred into a first etching apparatus including a bath containing a phosphoric acid (H 3 PO 4 ) etchant and a bath containing an ammonia (NH 4 ) etchant. After moving, the substrate is immersed in a bath containing phosphate etchant to remove the second antioxidant film of the nitride film material left in the active region, which is then immersed in a bath containing ammonia etchant, and then a polysilicon film material. Remove the first antioxidant film.
제 5 단계(50)로서, 제 1 및 제 2 산화방지막의 제거가 완료된 기판을 랄(LAL) 에천트가 담겨져 있는 바쓰가 구비되어 있는 제 2 식각장비 내로 이동시킨 후, 상기 기판을 상기 바쓰 내에 담구어 주어 액티브영역에 남겨진 패드 산화막을 제거하고, 습식 세정 공정을 실시하여 상기 결과물이 형성되어 있는 기판 전면을 후속 공정을 진행하기에 양호한 상태로 만들어 주므로써, 본 공정 진행을 완료한다.In a fifth step 50, the substrate on which the first and second antioxidant films have been removed is moved into a second etching apparatus having a bath containing a LAL etchant, and then the substrate is placed in the bath. This process is completed by immersing and removing the pad oxide film remaining in the active region and performing a wet cleaning process to make the entire surface of the substrate on which the resultant is formed is in a good state for the subsequent process.
그 결과, 기판 상의 액티브영역은 노출되고 소자분리영역에는 필드 산화막이 형성되어 있는 구조의 반도체 소자가 완성된다.As a result, a semiconductor device having a structure in which an active region on the substrate is exposed and a field oxide film is formed in the device isolation region is completed.
그러나, 이러한 일련의 제조 공정을 통해 필드 산화막을 제조할 경우에는 공정 진행 과정에서 다음과 같은 두가지의 문제가 발생된다.However, when the field oxide film is manufactured through the series of manufacturing processes, the following two problems occur during the process.
첫째, 필드 산화막 형성후 액티브영역에 잔존되어 있는 제 1 및 제 2 산화방지막과 패드 산화막을 제거하기 위하여 실시하는 습식식각 공정 진행시, 이들이 인 시츄 공정에 의해 제거되지 않고, 제 1 및 제 2 산화방지막 그리고 패드 산화막이 별개의 식각장비 내에서 식각되는 방식으로 제거되므로 공정 시간 로스(loss)가 발생되는 문제가 제기된다.First, during the wet etching process performed to remove the first and second anti-oxidation film and the pad oxide film remaining in the active region after the field oxide film formation, they are not removed by the in-situ process, and the first and second oxidation are performed. Barrier and pad oxides are removed in such a way that they are etched in separate etching equipment, resulting in process time loss.
둘째, 액티브영역의 패드 산화막은 통상, 기 언급된 바와 같이 랄 에천트를 이용하여 제거하고 있는데, 상기 에천트의 경우 다른 에천트에 비해 식각률(etch rate)이 빨라 반도체 소자의 고집적화로 인해 액티브영역의 사이즈(size)가 줄어들 경우 식각량 제어(control)에 많은 어려움이 뒤따르게 되고, 이로 인해 패드 산화막 제거시 액티브영역의 기판 표면도 일부 함께 손상(attack)되는 문제가 발생된다.Second, the pad oxide layer of the active region is typically removed by using a ral etchant, as mentioned above. In the case of the etchant, the etch rate is faster than that of other etchants, resulting in a high integration of semiconductor devices. When the size of the electrode is reduced, a lot of difficulties are involved in controlling the etching amount, which causes a problem that the substrate surface of the active region is also partially damaged when the pad oxide film is removed.
이에 본 발명의 목적은, 필드 산화막 형성후 액티브영역에 남겨진 패드 산화막과 제 1 및 제 2 산화방지막 제거시, 상기 패드 산화막을 인산을 이용하여 제거해 주므로써, 상기 막질들의 제거 공정이 인-시츄 방식으로 이루어질 수 있도록 하여 공정 시간을 단축할 수 있도록 하고, 패드 산화막 제거시 식각률 제어가 용이하게 이루어질 수 있도록 하여 액티브영역의 기판 손상을 막을 수 있도록 한 반도체 소자 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to remove the pad oxide film by using phosphoric acid when removing the pad oxide film and the first and second anti-oxidation film left in the active region after forming the field oxide film, thereby removing the film quality in-situ. The present invention provides a method of fabricating a semiconductor device to reduce the process time by reducing the process time and to facilitate the etching rate control when the pad oxide film is removed.
도 1은 종래 반도체 소자의 필드 산화막 형성방법을 도시한 공정블럭도,1 is a process block diagram showing a method of forming a field oxide film of a conventional semiconductor device;
도 2는 본 발명에 의한 반도체 소자의 필드 산화막 형성방법을 도시한 공정불럭도,2 is a process block diagram showing a method for forming a field oxide film of a semiconductor device according to the present invention;
도 3은 패드 산화막 식각시 에천트로 인산(H3PO4)을 사용한 경우와 랄(LAL)을 사용한 경우에 있어서의 시간대별 식각량 변화를 비교 도시한 그래프이다.FIG. 3 is a graph illustrating changes in etching amount according to time zones when phosphoric acid (H 3 PO 4 ) is used as an etchant and when LAL is used for etching an oxide of a pad.
상기 목적을 달성하기 위하여 본 발명에서는, 기판 상의 액티브영역에 패드 산화막과 산화방지막을 순차적으로 형성하는 단계와; 상기 산화방지막을 마스크로 이용한 고온 열처리 공정으로 상기 기판 상의 소자분리영역에 필드 산화막을 형성하는 단계; 및 액티브영역에 형성되어 있는 상기 패드 산화막과 상기 산화방지막을 습식식각 공정을 이용하여 인-시츄 방식으로 제거하는 단계로 이루어진 반도체 소자 제조방법이 제공된다.In order to achieve the above object, the present invention includes the steps of sequentially forming a pad oxide film and an antioxidant film in the active region on the substrate; Forming a field oxide film on the device isolation region on the substrate by a high temperature heat treatment process using the antioxidant film as a mask; And removing the pad oxide film and the antioxidant film formed in the active region by in-situ using a wet etching process.
이때, 상기 산화방지막은 폴리실리콘막과 질화막이 순차 적층된 구조를 가지도록 형성되며, 상기 산화방지막을 이루는 질화막과 패드 산화막은 인산을 에천트로 이용한 습식식각 공정에 의해 제거되고, 상기 산화방지막을 이루는 폴리실리콘막은 암모니아를 에천트로 이용한 습식식각 공정에 의해 제거된다.In this case, the antioxidant film is formed to have a structure in which a polysilicon film and a nitride film are sequentially stacked, the nitride film and the pad oxide film forming the antioxidant film is removed by a wet etching process using phosphoric acid as an etchant, forming the antioxidant film The polysilicon film is removed by a wet etching process using ammonia as an etchant.
상기 공정을 적용하여 반도체 소자를 제조할 경우, 필드 산화막 형성후 실시되는 액티브영역의 패드 산화막과 제 1 및 제 2 산화방지막 제거 공정이 별개의 식각장비 내에서 이루어지지 않고, 하나의 식각장비 내에서 인-시츄 방식으로 이루어지므로, 소자분리공정 진행시 공정 시간을 단축(생산성 향상과 관련)할 수 있게 된다. 뿐만 아니라 패드 산화막 제거시 에천트로 인산이 사용되므로 식각률 제어가 용이하여 습식식각 과정에서 액티브영역의 기판 표면이 손상되는 것을 막을 수 있게 된다.In the case of manufacturing the semiconductor device by applying the above process, the pad oxide film and the first and second antioxidant film removal processes of the active region, which are performed after the field oxide film is formed, are not performed in separate etching equipment, but in one etching equipment. Since the in-situ method is used, the process time during the device separation process can be shortened (related to productivity improvement). In addition, since phosphoric acid is used as an etchant to remove the pad oxide layer, the etching rate can be easily controlled to prevent the substrate surface of the active region from being damaged during the wet etching process.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 2는 본 발명에서 제시된 반도체 소자의 필드 산화막 형성방법을 도시한 공정블럭도를 나타낸 것으로, 이를 참조하여 그 제조방법을 제 4 단계로 구분하여 살펴보면 다음과 같다.FIG. 2 is a process block diagram illustrating a method of forming a field oxide film of a semiconductor device according to the present invention. Referring to this, the manufacturing method is classified into a fourth step as follows.
제 1 단계(100)로서, 반도체 기판(예컨대, 실리콘 기판) 상에 패드 산화막과 폴리실리콘 재질의 제 1 산화방지막 및 질화막 재질의 제 2 산화방지막을 순차적으로 형성한다.In the first step 100, a pad oxide film, a first antioxidant film made of polysilicon, and a second antioxidant film made of nitride are sequentially formed on a semiconductor substrate (eg, a silicon substrate).
제 2 단계(110)로서, 상기 결과물 상에 소자분리영역으로 사용될 부분의 제 2 산화방지막 표면이 노출되도록 감광막 패턴을 형성하고, 이를 마스크로 이용하여 제 2 산화방지막과 제 1 산화방지막 및 패드 산화막을 순차적으로 식각한 다음, 감광막 패턴을 제거하여 기판 상의 액티브영역에만 제 1 및 제 2 산화방지막과 패드 산화막을 남긴다.As a second step 110, a photoresist pattern is formed on the resultant so that the surface of the second antioxidant layer of the portion to be used as the device isolation region is exposed, and the second antioxidant layer, the first antioxidant layer, and the pad oxide layer are used as a mask. After sequentially etching, the photoresist pattern is removed to leave the first and second anti-oxidation layers and the pad oxide layers only in the active region on the substrate.
제 3 단계(120)로서, 상기 제 1 및 제 2 산화방지막을 마스크로 이용하여 고온의 산소 분위기하에서 열처리를 실시한다. 그 결과, 제 1 및 제 2 산화방지막과 패드 산화막이 제거된 부분(소자분리영역)에만 선택적으로 소자간을 분리하는 필드 산화막이 형성된다.As a third step 120, heat treatment is performed under a high temperature oxygen atmosphere using the first and second antioxidant films as a mask. As a result, a field oxide film is formed to selectively separate the elements only in the portions (element isolation regions) from which the first and second antioxidant films and the pad oxide film are removed.
제 4 단계(130)로서, 인산 에천트가 담겨진 바쓰와 암모니아 에천트가 담겨진 바쓰가 구비되어 있는 식각장비 내로, 필드 산화막이 형성되어 있는 기판을 이동시킨 후, 상기 기판을 인산 에천트가 담겨져 있는 바쓰 내에 담구어 주어 액티브영역에 남겨진 질화막 재질의 제 2 산화방지막을 제거한 다음, 이를 다시 암모니아 에천트가 담겨져 있는 바쓰 내에 담구어 주어 폴리실리콘막 재질의 제 1 산화방지막을 제거한다. 이어, 인산 에천트가 담겨져 있는 바쓰 내로 제 1 및 제 2 산화방지막의 제거 공정이 완료된 기판을 담구어 주어 액티브영역에 남겨진 패드 산화막을 제거하고, 습식 세정 공정을 실시하여 상기 결과물이 형성되어 있는 기판 전면을 후속 공정을 진행하기에 양호한 상태로 만들어 주므로써, 본 공정 진행을 완료한다.In a fourth step 130, the substrate having the field oxide film is moved into an etching apparatus including a bath containing phosphate etchant and a bath containing ammonia etchant, and then the substrate is loaded with phosphate etchant. After dipping in the bath to remove the second antioxidant film of the nitride material remaining in the active region, and then immersed in a bath containing the ammonia etchant to remove the first antioxidant film of the polysilicon film. Subsequently, a substrate in which the first and second antioxidant films have been removed is immersed in a bath containing phosphate etchant to remove the pad oxide film remaining in the active region, and a wet cleaning process is performed to form the substrate. This process is completed by making the entire surface in a good state for the subsequent process.
그 결과, 기판 상의 액티브영역은 노출되고 소자분리영역에는 필드 산화막이 형성되어 있는 구조의 반도체 소자가 완성된다.As a result, a semiconductor device having a structure in which an active region on the substrate is exposed and a field oxide film is formed in the device isolation region is completed.
이와 같이, 패드 산화막 식각시 랄 대신에 인산을 에천트로 사용한 것은 랄 에천트의 경우 시간대별 식각률 변화가 커서 식각 공정 진행시 식각률 제어에 많은 어려움이 뒤따르는 반면, 인산 에천트의 경우 랄 에천트에 비해 시간대별 식각률 변화가 미미하여 식각률 제어가 비교적 용이할 뿐 아니라 이를 사용할 경우에는 별도의 식각장비 추가없이도 하나의 식각장비 내에서 인-시츄 방식으로 패드 산화막과 제 1 및 제 2 산화방지막을 습식식각 공정을 이용하여 제거할 수 있기 때문이다.As such, the use of phosphoric acid as an etchant instead of Ral in the etching of the pad oxide layer has a large difficulty in controlling the etching rate during the etching process due to the large change in the etching rate according to the time of the Ral etchant. Compared to the time, the etching rate is not easy to control because the change of the etching rate is insignificant, and when it is used, the pad oxide film and the first and second antioxidant films are wet-etched in-situ in one etching equipment without additional etching equipment. This can be removed using.
도 3에는 이해를 돕기 위하여 패드 산화막 식각시 에천트로 인산을 사용한 경우와 랄을 사용한 경우에 있어서의, 시간대별 식각량 변화를 비교 도시한 그래프를 제시해 놓았다. 상기 그래프를 참조하면, 랄을 사용한 경우가 인산을 사용한 경우에 비해 식각률 변화가 현저하게 크게 나타남을 확인할 수 있다.FIG. 3 is a graph showing a comparison of etching amount changes according to time slots in the case of using phosphoric acid as an etchant for etching an oxide of a pad oxide and a case of using Ral. Referring to the graph, it can be seen that the etching rate is significantly larger than that of the case of using Ral compared with the case of using phosphoric acid.
상기 공정수순에 의거하여 필드 산화막을 제조할 경우, 패드 산화막이 랄이 아닌 인산 에천트에 의해 제거되므로, 습식식각 공정을 이용한 액티브영역의 패드 산화막과 제 1 및 제 2 산화방지막 제거시 하나의 식각장비 내에서 이들을 인-시츄 방식으로 제거할 수 있게 되어, 공정 시간 단축과 생산성 향상을 동시에 이룰 수 있게 된다.When the field oxide film is manufactured based on the above process procedure, since the pad oxide film is removed by the phosphate etchant, not ral, one etching is performed when the pad oxide film and the first and second antioxidant films of the active region are removed using a wet etching process. They can be removed in-situ in the machine, resulting in shorter process times and higher productivity.
또한, 이 경우에는 패드 산화막 제거시 에천트로 인산이 사용되므로 랄을 사용한 경우에 비해 식각률 제어가 용이하여 식각 과정에서 액티브영역의 기판 표면이 손상되는 것을 막을 수 있게 된다.In this case, since phosphoric acid is used as an etchant for removing the pad oxide layer, the etching rate is easier to control than the case of using Ral, thereby preventing the surface of the active region from being damaged during the etching process.
이상에서 살펴본 바와 같이 본 발명에 의하면, 필드 산화막 형성후 실시되는 액티브영역의 패드 산화막과 제 1 및 제 2 산화방지막 제거시 상기 패드 산화막을 랄 에천트가 아닌 인산 에천트를 이용하여 제거해 주므로써, 1) 상기 막질들을 하나의 식각장비 내에서 인-시츄 방식으로 제거할 수 있게 되므로 공정 시간 단축 및 생산성 향상을 이룰 수 있게 되고, 2) 패드 산화막 제거시 그 식각률 제어가 용이하여 습식식각 과정에서 액티브영역의 기판 표면이 손상되는 것을 막을 수 있게 된다.As described above, according to the present invention, when the pad oxide film and the first and second antioxidant films of the active region formed after the field oxide film are removed, the pad oxide film is removed using a phosphate etchant rather than a ral etchant. 1) Since the membranes can be removed in-situ in one etching equipment, the process time can be shortened and the productivity can be improved. 2) The etching rate can be easily controlled when the pad oxide film is removed. It is possible to prevent the substrate surface of the area from being damaged.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990007981A KR20000052272A (en) | 1999-01-14 | 1999-01-14 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990007981A KR20000052272A (en) | 1999-01-14 | 1999-01-14 | Method for fabricating semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000052272A true KR20000052272A (en) | 2000-08-16 |
Family
ID=19576163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990007981A KR20000052272A (en) | 1999-01-14 | 1999-01-14 | Method for fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000052272A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100857685B1 (en) * | 2007-06-07 | 2008-09-08 | 주식회사 동부하이텍 | Phosphoric acid bath and it's seasoning method in wet etch process |
-
1999
- 1999-01-14 KR KR1019990007981A patent/KR20000052272A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100857685B1 (en) * | 2007-06-07 | 2008-09-08 | 주식회사 동부하이텍 | Phosphoric acid bath and it's seasoning method in wet etch process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03129854A (en) | Manufacture of semiconductor device | |
| US6235591B1 (en) | Method to form gate oxides of different thicknesses on a silicon substrate | |
| KR100273281B1 (en) | Method of forming insulator film of semiconductor device | |
| DE102004063148B4 (en) | Insulation process for semiconductor devices | |
| US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
| JPH07245291A (en) | Method and apparatus for etching silicon substrate | |
| KR20000052272A (en) | Method for fabricating semiconductor device | |
| KR100196420B1 (en) | Method for forimg isolation region in semiconductor device | |
| KR19990086523A (en) | Semiconductor device manufacturing method | |
| KR0167252B1 (en) | Method for forming isolation on a semiconductor | |
| KR100188002B1 (en) | Method for fabricating semiconductor device | |
| JPS6213047A (en) | Manufacture of semiconductor device | |
| KR100361527B1 (en) | Method for manufacturing semiconductor device | |
| KR100282425B1 (en) | Method for fabricating of capacitor | |
| KR100277872B1 (en) | Gate oxide film formation method of a semiconductor device | |
| KR20020010971A (en) | Method for forming isolation in semiconductor | |
| KR0124637B1 (en) | Method of forming the isolation on semiconductor device | |
| KR100515037B1 (en) | A method for fabricating trench isolation | |
| KR20010003615A (en) | A method for forming trench type isolation layer in semiconductor device | |
| KR100230748B1 (en) | Method for isolation between semiconductor device | |
| KR20050056355A (en) | Method for forming fine pattern of semiconductor device | |
| KR19990084622A (en) | Semiconductor device manufacturing method | |
| KR100335776B1 (en) | Method for fabricating field oxide layer of semiconductor device | |
| KR100202657B1 (en) | Manufacturing method of transistor | |
| KR930008845B1 (en) | Device for seprating method of semiconductor apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |