KR20000044160A

KR20000044160A - Timing recovery circuit of digital television receiving system

Info

Publication number: KR20000044160A
Application number: KR1019980060651A
Authority: KR
Inventors: 김대순
Original assignee: 전주범; 대우전자 주식회사
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2000-07-15

Abstract

PURPOSE: A timing recovery circuit of a digital television receiving system is provided to recover accurately timing by performing simultaneously a synchronous method and an asynchronous method. CONSTITUTION: A timing recovery circuit of a digital television receiving system comprises an analog/digital conversion portion(50), a timing recovery portion(60), a digital tracking portion(70), and a digital phase control portion(80). The analog/digital conversion portion converts a received complicate base band analog signal to a complicate base band data signal. The timing recovery portion receives the complicate base band data signal and recovers an asynchronous timing. The digital tracking portion receives the recovered data signal and detects a tracking error. The digital phase control portion provides a sampling signal synchronized with the timing of the received signal to the analog/digital conversion portion and a phase-controlled tracking error signal to the digital tracking portion.

Description

디지털 텔레비젼 수신장치의 타이밍 복원회로Timing Recovery Circuit of Digital Television Receiver

본 발명은 에 관한 것으로서, 특히 본 발명은 디지털 텔레비젼 수신장치의 타이밍 복원회로에 관한 것으로서, 특히 비동기식 타이밍 복원과 디지털 트래킹 제어에 의한 동기식 타이밍 복원을 병행함으로써 정확하고 고속으로 타이밍 복원이 가능한 타이밍 복원회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timing recovery circuit of a digital television receiver, and more particularly, to a timing recovery circuit capable of accurate and high speed recovery by simultaneously performing asynchronous timing recovery and synchronous timing recovery by digital tracking control. It is about.

디지털 텔레비젼 또는 HDTV(High-Definition TeleVision) 방송은 기존의 아날로그 텔레비젼 방송에 비해 디지털 방식으로 비디오 및 오디오 데이터를 전송함으로써 고품질의 화면을 시청자에게 제공한다.Digital television or High-Definition TeleVision (HDTV) broadcasting provides viewers with higher quality images by transmitting video and audio data digitally than traditional analog television broadcasting.

미국에서는 D-TV 방송으로 VSB(Vestigial SideBand) 디지털 송수신방식을 개발하여 지상파 방송 및 케이블 방송의 상용화를 시작하였다.In the United States, VSB (Vestigial SideBand) digital transmission and reception was developed for D-TV broadcasting, and commercialization of terrestrial broadcasting and cable broadcasting began.

이와 같은 디지털 텔레비젼 방송의 상용화로 수신장치의 개발이 활발히 이루어지고 있다. 디지털 텔레비젼 수신장치에서는 수신된 신호로부터 정확한 데이터의 복원을 위해서는 송신측과 동기화된 정확한 타이밍 복원이 요구된다.With the commercialization of such digital television broadcasting, the development of a receiving apparatus is being actively performed. In the digital television receiver, accurate timing recovery synchronized with the transmitting side is required for accurate data recovery from the received signal.

도 1은 종래의 디지털 텔레비젼 수신장치의 동기식 타이밍 복원회로를 나타낸다. 도 1에서 동기식 타이밍 복원회로는 아날로그 디지털 변환기(11), 타이밍 복원부(12), 아날로그 위상제어기(13)을 포함한다. 10은 튜너부이다. 종래의 동기식 타이밍 복원회로는 튜너부(10)에서 수신한 복합 베이스 밴드 아날로그 신호를 아날로그 디지털 변환기(110에서 샘플링 신호에 응답하여 샘플링하여 복합 베이스 밴드 데이터신호로 변환하여 출력한다. 타이밍 복원부(12)에서는 복합 베이스 밴드 데이터신호로부터 세그먼트 동기신호를 추출하고 추출된 세그먼트 동기신호에 동기화하여 아날로그 위상 제어기(13)가 샘플링 신호를 발생하여 아날로그 디지털 변환기(11)에 제공한다.1 shows a synchronous timing recovery circuit of a conventional digital television receiver. In FIG. 1, the synchronous timing recovery circuit includes an analog-digital converter 11, a timing recovery unit 12, and an analog phase controller 13. 10 is a tuner part. In the conventional synchronous timing recovery circuit, the composite baseband analog signal received by the tuner unit 10 is sampled in response to the sampling signal by the analog-to-digital converter 110 to convert the composite baseband data signal into a composite baseband data signal and output the result. ), A segment synchronizing signal is extracted from the complex base band data signal and synchronized with the extracted segment synchronizing signal, and the analog phase controller 13 generates a sampling signal and provides it to the analog-to-digital converter 11.

이와 같은 종래의 동기식 타이밍 복원회로는 수신된 신호의 타이밍에 동기화함으로써 정확한 타이밍 복원이 가능하다. 그러나, 타이밍 복원이 안정화될 때까지의 시간이 많이 걸려서 타이밍 복원 속도가 느리고 순간적인 채널변경 및 잡음에 의해 발생되는 타이밍 지터 등을 추적할 수 없는 문제가 있다.Such a conventional synchronous timing recovery circuit enables accurate timing recovery by synchronizing with the timing of the received signal. However, there is a problem in that it takes a long time until the timing recovery is stabilized, so that the timing recovery speed is slow and timing jitter caused by instantaneous channel change and noise cannot be tracked.

도 2는 종래의 디지털 텔레비젼 수신장치의 비동기식 타이밍 복원회로를 나타낸다. 종래의 비동기식 타이밍 복원회로는 아날로그 디지털 변환기(11), 수정발진기(14), 비동기식 타이밍 복원부(15)를 포함한다. 비동기식 타이밍 복원부(15)는 타이밍 복원기(15a)와 디지털 위상 제어기(15b)를 포함한다. 즉, 종래의 비동기식 타이밍 복원회로는 아날로그 디지털 변환기(11)에서는 수정 발진기(14)에서 제공되는 샘플링 신호에 응답하여 입력된 신호의 타이밍과는 비동기적으로 샘플링하고, 타이밍 복원부(15)에서 데이터 자체의 디지털 위상 제어에 의해 비동기적으로 타이밍을 복원한다.2 shows an asynchronous timing recovery circuit of a conventional digital television receiver. The conventional asynchronous timing recovery circuit includes an analog to digital converter 11, a crystal oscillator 14, asynchronous timing recovery unit 15. The asynchronous timing recovery unit 15 includes a timing recovery unit 15a and a digital phase controller 15b. That is, in the conventional asynchronous timing recovery circuit, the analog-to-digital converter 11 samples asynchronously with the timing of the input signal in response to the sampling signal provided from the crystal oscillator 14, and the data is recovered by the timing recovery unit 15. Its timing is restored asynchronously by its digital phase control.

이와 같은 비동기식 타이밍 복원회로는 타이밍을 고속으로 복원할 수 있으나 수신된 신호에 실려있는 동기신호를 활용하지 못하므로 타이밍 복원의 정확도가 떨어지는 문제점이 있다.Such an asynchronous timing recovery circuit can restore the timing at a high speed, but since the synchronization signal contained in the received signal cannot be utilized, the accuracy of timing recovery is inferior.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 디지털 트래킹 제어에 의한 동기식과 데이터 보간처리에 의한 비동기식을 병행함으로써, 고속으로 정확하게 타이밍을 복원할 수 있는 디지털 텔레비젼 수신장치의 타이밍 복원회로를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a timing recovery circuit of a digital television receiver capable of recovering timing at high speed and accuracy by simultaneously synchronizing with digital tracking control and asynchronous with data interpolation in order to solve the problems of the prior art. To provide.

도 1은 종래의 디지털 텔레비젼 수신장치의 동기식 타이밍 복원회로를 나타낸 도면.1 is a diagram showing a synchronous timing recovery circuit of a conventional digital television receiver.

도 2는 종래의 디지털 텔레비젼 수신장치의 비동기식 타이밍 복원회로를 나타낸 도면.2 shows an asynchronous timing recovery circuit of a conventional digital television receiver.

도 3은 디지털 텔레비젼 수신장치의 구성을 나타낸 도면.3 is a diagram showing the configuration of a digital television receiver.

도 4는 디지털 텔레비젼 신호의 데이터 프레임 구조를 나타낸 도면.4 shows a data frame structure of a digital television signal;

도 5는 도 4의 필드 동기 세그먼트의 구조를 나타낸 도면.5 shows the structure of the field sync segment of FIG.

도 6은 본 발명에 의한 타이밍 복원회로의 구성을 나타낸 도면.6 is a diagram showing the configuration of a timing recovery circuit according to the present invention;

도 7은 도 6의 상세 구성을 나타낸 도면.7 is a view showing a detailed configuration of FIG.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

40 : 튜너부 50 : 아날로그 디지털 변환기40: tuner unit 50: analog to digital converter

60 : 비동기식 타이밍 복원부 61 ; 보간기60: asynchronous timing recovery unit 61; Interpolator

62 : 정합필터 63 : 타이밍 에러 검출기62: matching filter 63: timing error detector

64 : 루프필터 65 : 재샘플러64: loop filter 65: resampler

66 : 수치제어발진기 70 : 디지털 트래킹 제어부66: numerically controlled oscillator 70: digital tracking control unit

71 : 모사 필드 동기 방생기 72 : 진각 상관기71: simulation field synchronous generator 72: advance correlator

73, 76 : 대역필터 74, 77 : 스퀘어 로우 검출기73, 76: band filter 74, 77: square low detector

75 : 지각 상관기 78 : 감산기75: perceptual correlator 78: subtractor

80 : 디지털 위상 제어부 81 : 수정발진기80 digital phase controller 81 crystal oscillator

82 : 루프필터 83 : 수치제어 발진기82: loop filter 83: numerically controlled oscillator

상기한 본 발명의 목적을 달성하기 위하여 본 발명의 회로는 샘플링 신호에 응답하여 수신된 복합 베이스 밴드 아날로그 신호를 복합 베이스 밴드 데이터 신호로 변환하는 아날로그 디지털 변환기와, 상기 복합 베이스 밴드 데이터신호를 입력하여 비동기식 타이밍을 복원하는 비동기 타이밍 복원부와, 상기 타이밍 복원된 데이터신호를 입력하여 동기신호의 타이밍 추적에 의한 트래킹 오차신호를 검출하는 디지털 트래킹 제어부와, 상기 검출된 트래킹 오차신호에 응답하여 수신된 신호의 타이밍에 동기화된 샘플링 신호를 상기 아날로그 디지털 변환부에 제공하고, 상기 디지털 트래킹 제어부에 위상 제어된 트래킹 오차신호를 제공하는 디지털 위상 제어부를 구비하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the circuit of the present invention includes an analog-to-digital converter for converting a received complex baseband analog signal into a complex baseband data signal in response to a sampling signal, and An asynchronous timing recovery unit for restoring asynchronous timing, a digital tracking control unit for inputting the timing-restored data signal to detect a tracking error signal by timing tracking of a synchronization signal, and a signal received in response to the detected tracking error signal And a digital phase control unit for providing a sampling signal synchronized to the timing of the analog-to-digital conversion unit and providing a phase-controlled tracking error signal to the digital tracking control unit.

이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail the present invention through an embodiment of the present invention.

도 3은 디지털 텔레비젼 수신장치의 구성을 나타낸다. 도 3에서, 디지털 텔레비젼 수신장치는 튜너(20), 중간주파수 필터 및 동기 검출기(22), NTSC 제거필터(24), 등화기(26), 위상추적기(28), 트렐리스(격자) 디코더(30), 데이터 디인터리버(32), 리드-솔로몬 디코더(4), 데이터 디랜덤아이저(36) 및 동기 및 타이밍회로(38)를 포함한다. 여기서, 트렐리스(격자) 디코더(30), 데이터 디인터리버(32), 리드-솔로몬 디코더(34), 데이터 디랜덤아이저(36)는 VSB 복조부를 구성한다.3 shows the configuration of a digital television receiver. In Fig. 3, the digital television receiver includes a tuner 20, an intermediate frequency filter and a sync detector 22, an NTSC cancellation filter 24, an equalizer 26, a phase tracker 28, a trellis decoder. 30, a data deinterleaver 32, a Reed-Solomon decoder 4, a data derandomizer 36, and a synchronization and timing circuit 38. Here, the trellis decoder 30, the data deinterleaver 32, the Reed-Solomon decoder 34, and the data derandomizer 36 constitute a VSB demodulator.

튜너(20)는 안테나로부터 6MHz신호(UHF or VHF)를 수신한다. 920MHz의 1차 중간주파수를 가진 하이 사이드 인젝션 더블 컨버젼타입이다. 1GHz이상의 이미지 주파수, 고정 프론트 엔드 필터에 의해 제거를 용이하게 한다. 1차 중간 주파수 선택은 입력 밴드 패스 필터가 국부발진기(978~1723MHz)로부터 튜너 프론트 엔드로 누설되는 것과 다른 UHF채널들(460~806MHz) 에 간섭되는 것을 막을 수 있도록 충분히 높고, 1차 중간주파수 밴드 이상으로 떨어지도록 UHF채널들의 2차 조화파들에 대해서는 충분히 낮다. 튜너는 50~180MHz 주파수 영역을 제한하는 밴드 패스 필터를 가지고, 튜너의 이미지 주파수 영역(920MHz) 이내로 들어가는 모든 비텔레비젼 신호들을 제거한다. 제 1 믹서는 제 1 IF 이상의 합성된 저위상 노이즈 국부발진기에 의해 구동된다. 제 1 국부발진기와 입력 밴드 패스 필터는 마이크로 프로세서에 의해 제어된다. 튜너는 전 UHF, VHF 방송밴드, 표준, IRC, HRC 케이블밴드의 튜닝이 가능하다. 920MHz의 IF 증폭기의 전단에서 1차 IF 신호의 지연 AGC가 수행된다. 제 2 믹서는 876MHz 전압제어 SAW 발진기인 제 2 국부발진기에 의해 구동된다. 제 2 국부발진기는 FPLL 동기 검출기에 의해 제어된다. 44MHz 제 2 IF 신호는 IF 증폭기에 인가된다.The tuner 20 receives a 6 MHz signal (UHF or VHF) from the antenna. It is a high side injection double conversion type with a primary frequency of 920MHz. Image frequency above 1 GHz, fixed front end filter facilitates removal. The first intermediate frequency selection is high enough to prevent the input band pass filter from leaking from the local oscillator (978-1723 MHz) to the tuner front end and interfering with other UHF channels (460-806 MHz). It is low enough for the second harmonics of the UHF channels to fall above. The tuner has a band pass filter that limits the 50-180 MHz frequency range, removing all non-TV signals that fall within the tuner's image frequency range (920 MHz). The first mixer is driven by a synthesized low phase noise local oscillator of at least the first IF. The first local oscillator and the input band pass filter are controlled by a microprocessor. The tuner is capable of tuning all UHF, VHF broadcast bands, standard, IRC and HRC cable bands. At the front of the IF amplifier at 920 MHz, the delay AGC of the primary IF signal is performed. The second mixer is driven by a second local oscillator which is a 876 MHz voltage controlled SAW oscillator. The second local oscillator is controlled by the FPLL sync detector. The 44 MHz second IF signal is applied to the IF amplifier.

이와 같이 처리된 44MHz 의 제 2 중간 주파수 신호는 튜너에서 출력되어 중간주파수 필터 및 동기 검출기(22)에 인가된다.The second intermediate frequency signal of 44 MHz thus processed is output from the tuner and applied to the intermediate frequency filter and the synchronization detector 22.

캐리어 회복은 FPLL회로에 의한 스몰 파일롯트 캐리어로 수행된다. 제 3 국부 발진기는 고정 기준 발진기이다. 주파수 드래프트나 변동은 제 2 국부 발진기에서 보상된다. 제 2 국부 발진기의 제어는 FPLL 동기 검출기에 의해 이루어진다. 주파수 루프는 ±100kHz의 주파수 풀인(pull-in) 영역을 제공하고, 위상 록킹 루프는 2kHz미만의 협대역을 가진다. 주파수 포착동안에는 주파수 루프는 동상(I)과 쿼드러쳐 위상(Q) 파일롯트 신호를 사용한다. AFC 로우 패스 필터는 VCO와 입력 파일롯트의 주파수 차이에 의해 생성된 비이트 신호에 작용한다. AFC 필터에서 고주파 신호는 대부분 제거된다. 단지 파일롯트 비이트 신호만이 남게 된다. 비이트 신호는 리미터를 거치면서 방형파로 제한되고, 쿼드러쳐 신호와 승산되어 에러신호로 발생된다. 에러신호의 극성은 VCO 신호의 주파수가 중간주파수 신호의 주파수 이상인지 이하인지에 따라 결정된다. 에러신호는 APC 로우패스필터를 통하여 필터링되고 적분되어 DC신호로 출력된다. DC신호가 주파수 차를 줄이기 위하여 튜너의 제 2 국부 발진기를 제어한다. 주파수 차가 제로에 근접하게 되면, APC 루프가 제 3 국부발진주파수로 입력 중간주파수를 위상 록킹한다.Carrier recovery is performed with small pilot carriers by the FPLL circuit. The third local oscillator is a fixed reference oscillator. Frequency drafts or variations are compensated for in the second local oscillator. The control of the second local oscillator is made by the FPLL sync detector. The frequency loop provides a frequency pull-in region of ± 100 kHz, and the phase locking loop has a narrow band of less than 2 kHz. During frequency acquisition, the frequency loop uses in-phase (I) and quadrature phase (Q) pilot signals. An AFC low pass filter works on the bead signal generated by the frequency difference between the VCO and the input pilot. Most high frequency signals are removed from the AFC filter. Only the pilot bit signal remains. The beetle signal is limited to a square wave while passing through the limiter, and multiplied by the quadrature signal to generate an error signal. The polarity of the error signal is determined depending on whether the frequency of the VCO signal is above or below the frequency of the intermediate frequency signal. The error signal is filtered through the APC low pass filter, integrated and output as a DC signal. The DC signal controls the tuner's second local oscillator to reduce the frequency difference. When the frequency difference approaches zero, the APC loop phase locks the input intermediate frequency to the third local oscillation frequency.

반복적인 데이터 세그먼트 동기는 협대역필터에 의해 동기적으로 검출된 랜덤 데이터들 사이에서 검출된다. 데이터 세그먼트 동기로부터 10.76MHz 심볼클럭이 코히어런스 AGC 신호와 함께 생성된다. 동기검출기로부터 10.76MHz I채널 복합 베이스밴드 데이터 신호(동기 및 데이터)는 A/D변환기를 통하여 디지털신호로 변환된다. 4심볼 동기 코릴레이터를 포함한 데이터 세그먼트 동기 검출기는 특정 반복률로 발생되는 2레벨 동기를 검출한다.Repetitive data segment synchronization is detected between random data synchronously detected by the narrowband filter. From the data segment synchronization, a 10.76 MHz symbol clock is generated with the coherence AGC signal. The 10.76 MHz I-channel composite baseband data signal (synchronization and data) from the synchronous detector is converted into a digital signal through an A / D converter. Data segment sync detectors, including four symbol sync correlators, detect two-level syncs that occur at specific repetition rates.

도 4은 디지털 텔레비젼 신호의 데이터 프레임 구조를 나타낸다. 1 데이터 프레임은 313 세그먼트로 구성된 두 개의 데이터 필드로 구성된다. 각 데이터 필드는 하나의 필드동기 세그먼트를 포함한다. 두 개의 데이터 필드의 필드 동기 세그먼트는 홀수필드와 짝수필드를 구별하기 위한 정보를 포함한다.4 shows a data frame structure of a digital television signal. One data frame consists of two data fields consisting of 313 segments. Each data field contains one field sync segment. The field sync segment of the two data fields contains information for distinguishing odd and even fields.

도 5는 디지털 텔레비젼 신호의 필드 동기 세그먼트 구조를 나타낸다. 필드 동기 세그먼트는 4심볼의 세그먼트 동기, 511심볼의 PN시퀀스, 3개의 63심볼의 PN시퀀스, 24심볼의 VSB모드, 104심볼의 미사용 시퀀스로 구성된다. 따라서, 필드 동기신호는 511심볼의 PN시퀀스, 3개의 63심볼의 PN시퀀스들로 구성되어 총 700심볼들로 구성된다. 홀수필드와 짝수필드의 차이는 3개의 PN63 시퀀스 중 가운데 시퀀스가 서로 반전된 구조를 가진다.5 shows a field sync segment structure of a digital television signal. The field sync segment consists of segment sync of 4 symbols, PN sequence of 511 symbols, PN sequence of 3 63 symbols, VSB mode of 24 symbols, and unused sequence of 104 symbols. Therefore, the field sync signal is composed of 511 symbols of PN sequence and three 63 symbols of PN sequence, and is composed of a total of 700 symbols. The difference between the odd field and the even field has a structure in which the center sequence of the three PN63 sequences is inverted from each other.

도 6는 본 발명에 의한 디지털 텔레비젼 수신장치의 타이밍 복원회로의 바람직한 일 실시예를 나타낸다. 도 5의 일 실시예는 아날로그 디지털 변환기(50), 비동기식 타이밍 복원부(60), 디지털 트래킹 제어부(70), 디지털 위상 제어부(80)을 포함한다. 40은 튜너부이다.Fig. 6 shows a preferred embodiment of the timing recovery circuit of the digital television receiver according to the present invention. 5 includes an analog to digital converter 50, an asynchronous timing recovery unit 60, a digital tracking control unit 70, and a digital phase control unit 80. 40 is a tuner part.

도 7은 도 6의 상세 구성을 나타낸다. 비동기식 타이밍 복원부(60)는 기설정된 보간계수에 응답하여 상기 디지털신호를 보간하여 동기 샘플값을 발생하기 위한 보간기, 즉 인터폴레이터(61), 상기 보간된 동기 샘플값을 제공받아 신호성분의 제곱 평균값과 잡음성분의 제공평균값과의 비가 최대가 되는 타이밍 보정된 신호를 발생하기 위한 정합필터(62), 상기 타이밍 보정된 신호의 에러성분을 검출하기 위한 타이밍 에러 검출기(63), 검출된 타이밍 에러를 필터링하는 루프필터(64), 상기 필터링된 신호를 재샘플링하는 재샘플러(65), 상기 재샘플링된 신호에 응답하여 상기 인터폴레이터의 보간계수를 제어하기 위한 수치제어 발진기(66)를 포함한다.7 shows a detailed configuration of FIG. 6. The asynchronous timing recovery unit 60 receives an interpolator for generating a synchronous sample value by interpolating the digital signal in response to a preset interpolation coefficient, that is, an interpolator 61 and the interpolated synchronous sample value. Matching filter 62 for generating a timing-corrected signal in which the ratio between the mean value of the square and the provided average value of the noise components is maximum, a timing error detector 63 for detecting an error component of the timing-corrected signal, and detected timing A loop filter 64 for filtering errors, a resampler 65 for resampling the filtered signal, and a numerically controlled oscillator 66 for controlling the interpolation coefficient of the interpolator in response to the resampled signal. do.

디지털 트래킹 제어부(70)는 상기 위상 제어된 트래킹 오차신호에 응답하여 진각 및 지각 필드 동기신호를 발생하는 모사 필드 동기신호 발생부(71), 상기 진각 필드 동기신호와 상기 타이밍 복원된 데이터 신호의 상관성을 검출하는 진각 상관기(72), 상기 진각 상관기(72)의 출력을 대역필터링하는 제 1 대역필터(73), 상기 제 1 대역필터(73)의 출력을 입력하여 엔벨로프를 검출하는 제 1 스퀘어 로우 검출기(74), 상기 지각 필드 동기신호와 상기 타이밍 복원된 데이터 신호의 상관성을 검출하는 지각 상관기(75), 상기 지각 상관기의 출력을 대역필터링하는 제 2 대역필터(76), 상기 제 2 대역필터(76)의 출력을 입력하여 엔벨로프를 검출하는 제 2 스퀘어 로우 검출기(77), 상기 제 1 및 제 2 검출기(74, 77)의 출력들의 차를 상기 트래킹 오차신호로 발생하는 감산기(78)를 포함한다.The digital tracking control unit 70 is a simulated field synchronizing signal generator 71 for generating a progressive and perceptual field synchronizing signal in response to the phase controlled tracking error signal, and the correlation between the progressive field synchronizing signal and the timing-restored data signal. A first square low for detecting an envelope by inputting an advance correlator 72 for detecting a signal, a first band filter 73 for band filtering an output of the advance correlator 72, and an output of the first band filter 73. A detector 74, a perceptual correlator 75 for detecting a correlation between the perceptual field synchronization signal and the timing-restored data signal, a second band filter 76 for band filtering the output of the perceptual correlator, and the second band filter A second square row detector 77 for detecting an envelope by inputting the output of 76; a subtractor 78 for generating a difference between the outputs of the first and second detectors 74, 77 as the tracking error signal; It includes.

상기 디지털 위상 제어부(80)는 기본 주파수 신호를 발생하는 수정 발진기(81), 상기 입력된 타이밍 에러를 필터링하는 루프필터(82), 상기 필터링된 신호에 응답하여 상기 기본 주파수 신호로부터 샘플링 신호를 생성하여 출력하는 수치제어 발진기(83)를 포함한다.The digital phase control unit 80 generates a crystal oscillator 81 for generating a fundamental frequency signal, a loop filter 82 for filtering the input timing error, and generates a sampling signal from the fundamental frequency signal in response to the filtered signal. And a numerically controlled oscillator 83 to be output.

이와 같이 구성된 본 발명의 작용효과는 다음과 같다.Effects of the present invention configured as described above are as follows.

아날로그 디지털 변환기(50)는 튜너부(40)에서 수신되고 복조된 복합 베이스 밴드 아날로그 신호를 입력하여 디지털 위상 제어부(80)에서 제공되는 샘플링신호로 샘플링하여 복합 베이스 밴드 데이터신호를 출력한다. 따라서, 튜너부(40)에서 제공되는 아날로그신호에 동기화된 샘플링 신호로 샘플링하지 않으면 정확한 심볼 레벨이 샘플링되지 않게 된다. 즉, 샘플링 신호가 순간적인 채널 변경이나 잡음에 의해 타이밍 지터를 포함하는 아날로그 신호의 타이밍 오차를 추종하지 못하면 정확한 심볼 샘플링이 이루어지지 않게 된다.The analog-to-digital converter 50 inputs the complex baseband analog signal received and demodulated by the tuner unit 40 and samples the sampling signal provided from the digital phase controller 80 to output the complex baseband data signal. Therefore, if the sampling signal synchronized with the analog signal provided from the tuner unit 40 is not sampled, the correct symbol level is not sampled. In other words, if the sampling signal cannot follow the timing error of an analog signal including timing jitter due to a momentary channel change or noise, accurate symbol sampling is not performed.

비동기식 타이밍 복원부(60)는 데이터신호를 입력하여 보간계수에 응답하여 보간하여 동기화된 데이터신호를 신호성분의 제곱 평균값과 잡음성분의 제공평균값과의 비가 최대가 되는 타이밍 보정된 신호를 발생한다. 상기 타이밍 보정된 신호의 에러성분을 검출하고, 검출된 타이밍 에러를 루프필터링하고, 필터링된 신호를 재샘플링한다. 재샘플링된 신호에 응답하여 상기 인터폴레이터의 보간계수를 발생한다.The asynchronous timing recovery unit 60 inputs the data signal and interpolates in response to the interpolation coefficient to generate a timing-corrected signal in which the ratio of the squared mean value of the signal component to the provided mean value of the noise component is maximized. An error component of the timing corrected signal is detected, loop filtering the detected timing error, and resampled the filtered signal. Generate interpolation coefficients of the interpolator in response to the resampled signal.

디지털 트래킹 제어기(70)는 타이밍 보정된 데이터신호의 타이밍을 추적하여 타이밍 오차 Y(τ)를 발생한다. 상기 위상 제어된 트래킹 오차신호에 응답하여 진각 및 지각 필드 동기신호를 발생하고, 상기 진각 필드 동기신호와 상기 타이밍 보정된 데이터신호의 상관성을 검출하고, 검출된 신호를 대역필터링하고, 엔벨로프를 검출한다. 상기 지각 필드 동기신호와 상기 타이밍 보정된 데이터 신호의 상관성을 검출하고, 대역필터링하고, 엔벨로프를 검출한다. 상기 제 및 제 2 검출기의 출력들의 차를 트래킹 오차신호로 발생한다.The digital tracking controller 70 tracks the timing of the timing corrected data signal and generates a timing error Y (τ). Generate progressive and perceptual field synchronization signals in response to the phase controlled tracking error signal, detect correlation between the advance field synchronization signal and the timing corrected data signal, band filter the detected signal, and detect an envelope; . Correlation between the perceptual field synchronization signal and the timing corrected data signal is detected, band filtered, and an envelope is detected. The difference between the outputs of the first and second detectors is generated as a tracking error signal.

디지털 위상 제어부(80)는 트래킹 오차신호를 입력하여 루프필터링하고 필터링된 신호에 응답하여 수정발진기의 기본 주파수 신호를 사용하여 수치제어된 샘플링신호를 발생하고, 위상제어된 트래킹 오차신호를 발생한다.The digital phase control unit 80 inputs the tracking error signal to perform a loop filtering and generates a numerically controlled sampling signal using the fundamental frequency signal of the crystal oscillator in response to the filtered signal, and generates a phase controlled tracking error signal.

이상, 설명한 바와 같이 본 발명에서는 데이터 보간에 의해 비동기식으로 타이밍을 고속으로 복원하고, 타이밍 복원된 신호의 트래킹 제어를 통하여 아날로그 디지털 변환기의 샘플링신호의 타이밍을 입력된 신호의 타이밍에 동기화함으로써 정확한 타이밍 복원을 이룰 수 있다.As described above, in the present invention, the timing is restored asynchronously by data interpolation, and the timing of the sampled signal of the analog-to-digital converter is synchronized with the timing of the input signal through the tracking control of the timing-restored signal. Can be achieved.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims

샘플링 신호에 응답하여 수신된 복합 베이스 밴드 아날로그 신호를 복합 베이스 밴드 데이터 신호로 변환하는 아날로그 디지털 변환기;An analog-to-digital converter for converting the received composite baseband analog signal into a composite baseband data signal in response to the sampling signal;

상기 복합 베이스 밴드 데이터신호를 입력하여 비동기식 타이밍을 복원하는 비동기 타이밍 복원부;An asynchronous timing recovery unit for restoring asynchronous timing by inputting the complex baseband data signal;

상기 타이밍 복원된 데이터신호를 입력하여 동기신호의 타이밍 추적에 의한 트래킹 오차신호를 검출하는 디지털 트래킹 제어부;A digital tracking controller configured to input the timing-restored data signal to detect a tracking error signal by timing tracking of a synchronization signal;

상기 검출된 트래킹 오차신호에 응답하여 수신된 신호의 타이밍에 동기화된 샘플링 신호를 상기 아날로그 디지털 변환부에 제공하고, 상기 디지털 트래킹 제어부에 위상 제어된 트래킹 오차신호를 제공하는 디지털 위상 제어부를 구비하는 것을 특징으로 하는 비동기식 타이밍 복원회로.And a digital phase controller for providing a sampling signal synchronized with the timing of the received signal in response to the detected tracking error signal to the analog-to-digital converter, and for providing a phase controlled tracking error signal to the digital tracking controller. Asynchronous timing recovery circuit characterized by.

제 1 항에 있어서, 상기 비동기 타이밍 복원부는The method of claim 1, wherein the asynchronous timing recovery unit

기설정된 보간계수에 응답하여 상기 데이터신호를 보간하여 동기 샘플값을 발생하기 위한 인터폴레이터;An interpolator for generating a synchronous sample value by interpolating the data signal in response to a preset interpolation coefficient;

상기 보간된 동기 샘플값을 제공받아 신호성분의 제곱 평균값과 잡음성분의 제공평균값과의 비가 최대가 되는 타이밍 보정된 데이터신호를 발생하기 위한 정합필터;A matched filter for receiving the interpolated synchronous sample value and generating a timing corrected data signal having a maximum ratio between a square mean value of a signal component and a provided mean value of a noise component;

상기 타이밍 보정된 데이터신호의 에러성분을 검출하기 위한 타이밍 에러 검출기;A timing error detector for detecting an error component of the timing corrected data signal;

상기 검출된 타이밍 에러를 필터링하는 루프필터;A loop filter for filtering the detected timing error;

상기 필터링된 신호를 재샘플링하는 재샘플러;A resampler for resampling the filtered signal;

상기 재샘플링된 신호에 응답하여 상기 인터폴레이터의 보간계수를 제어하기 위한 수치제어 발진기를 구비한 것을 특징으로 하는 비동기식 타이밍 복원회로.And a numerically controlled oscillator for controlling the interpolation coefficient of the interpolator in response to the resampled signal.

제 1 항에 있어서, 상기 디지털 트래킹 제어부는The method of claim 1, wherein the digital tracking control unit

상기 위상 제어된 트래킹 오차신호에 응답하여 진각 및 지각 필드 동기신호를 발생하는 모사 필드 동기신호 발생부;A simulated field sync signal generator for generating progressive and perceptual field sync signals in response to the phase controlled tracking error signal;

상기 진각 필드 동기신호와 상기 타이밍 복원된 데이터 신호의 상관성을 검출하는 진각 상관기;An advance correlator for detecting a correlation between the advance field sync signal and the reconstructed data signal;

상기 진각 상관기의 출력을 대역필터링하는 제 1 대역필터;A first band filter for band filtering the output of the advance correlator;

상기 제 1 대역필터의 출력을 입력하여 엔벨로프를 검출하는 제 1 스퀘어 로우 검출기;A first square low detector configured to detect an envelope by inputting an output of the first band filter;

상기 지각 필드 동기신호와 상기 타이밍 복원된 데이터 신호의 상관성을 검출하는 지각 상관기;A perceptual correlator for detecting a correlation between the perceptual field synchronization signal and the timing-restored data signal;

상기 지각 상관기의 출력을 대역필터링하는 제 2 대역필터;A second band filter for band filtering the output of the perceptual correlator;

상기 제 1 대역필터의 출력을 입력하여 엔벨로프를 검출하는 제 2 스퀘어 로우 검출기; 및A second square row detector inputting an output of the first band filter to detect an envelope; And

상기 제 및 제 2 검출기의 출력들을 차를 상기 트래킹 오차신호로 발생하는 감산기를 구비하는 것을 특징으로 하는 비동기식 타이밍 복원회로.And a subtractor for generating a difference between the outputs of the first and second detectors as the tracking error signal.

제 1 항에 있어서, 상기 디지털 위상 제어부는The method of claim 1, wherein the digital phase control unit

기본 주파수 신호를 발생하는 수정 발진기;A crystal oscillator for generating a fundamental frequency signal;

상기 입력된 타이밍 에러를 필터링하는 루프필터; 및A loop filter for filtering the input timing error; And

상기 필터링된 신호에 응답하여 상기 기본 주파수 신호로부터 샘플링 신호를 생성하여 출력하는 수치제어 발진기를 구비한 것을 특징으로 하는 비동기식 타이밍 복원회로.And a numerically controlled oscillator for generating and outputting a sampling signal from the fundamental frequency signal in response to the filtered signal.