KR20000043582A - Method for manufacturing target measuring overlay - Google Patents
Method for manufacturing target measuring overlay Download PDFInfo
- Publication number
- KR20000043582A KR20000043582A KR1019980059980A KR19980059980A KR20000043582A KR 20000043582 A KR20000043582 A KR 20000043582A KR 1019980059980 A KR1019980059980 A KR 1019980059980A KR 19980059980 A KR19980059980 A KR 19980059980A KR 20000043582 A KR20000043582 A KR 20000043582A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mask pattern
- pattern
- target
- base
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
본 발명은 반도체 디바이스의 제조시에 사용되는 오정렬(misalignment) 측정용 타겟에 관한 것으로, 더욱 상세하게는 반도체 디바이스를 제조할 때 패터닝되어 중첩되는 각 층들간의 중첩 정확도를 측정하는 데 사용되는 측정용 타겟의 제조 방법에 관한 것이다.The present invention relates to a target for misalignment measurement used in the manufacture of a semiconductor device, and more particularly, to a measurement used to measure overlapping accuracy between layers that are patterned and overlapped when manufacturing a semiconductor device. It relates to a method for producing a target.
통상적으로, 반도체 제조 공정에서는 베이스(예를들면, 실리콘 기판)상에 임의의 패턴으로 패터닝된 다수의 층(예를들면, 산화층, 질화층, 금속층 등)들이 순차 적층되는 데, 이와같이 적층되는 층의 패터닝을 위해서는 해당 층의 상부에 감광막을 도포하고, 레티클(즉, 목적으로 하는 패턴이 형성된 마스크)을 투과한 빛으로 그 감광막을 노광 및 현상하여 마스크 패턴을 형성하는 리소그라피 공정을 수행하며, 이러한 공정을 통해 얻어진 마스크 패턴을 식각 장벽층으로 이용하여 그 마스크 패턴의 하부에 형성되어 있는 층을 식각함으로써, 해당 층에 목표로하는 임의의 패턴을 형성한다.Typically, in a semiconductor manufacturing process, a plurality of layers (e.g., an oxide layer, a nitride layer, a metal layer, etc.) patterned in an arbitrary pattern on a base (e.g., a silicon substrate) are sequentially stacked. For patterning, a photosensitive film is applied on top of the layer, and a lithography process is performed to form a mask pattern by exposing and developing the photosensitive film with light transmitted through a reticle (ie, a mask having a desired pattern). By using the mask pattern obtained through the process as an etch barrier layer, the layer formed under the mask pattern is etched to form a desired pattern on the layer.
상기와 같이 임의의 층에 대한 패터닝을 위해 리소그라피 공정을 수행할 때 감광막을 노광하는 빛의 회절로 인하여 비노광 영역, 즉 노광을 원하지 않는 부분에 까지 노광이 확산되어 마스크 패턴의 크기가 변화되고, 그 결과 마스크 패턴의 하부에 형성된 층의 패턴 크기가 변화하게 된다는 문제가 있다.When performing a lithography process for patterning an arbitrary layer as described above, due to the diffraction of light exposing the photoresist film, the exposure is diffused to an unexposed area, that is, an area where the exposure is not desired, thereby changing the size of the mask pattern. As a result, there is a problem that the pattern size of the layer formed under the mask pattern is changed.
따라서, 상기한 바와같은 점을 고려하여 리소그라피 공정을 통해 임의의 층상에 마스크 패턴을 형성한 다음 그 마스크 패턴이 목표 위치에 정확하게 정렬되었는지를 검사, 예를들면 오버레이(overlay) 측정 장비 등을 이용하여 마스크 패턴과 하부층간의 중첩도(overlay)를 검사하는 공정을 수행한다.Therefore, in view of the above points, a mask pattern is formed on an arbitrary layer through a lithography process, and then inspected whether the mask pattern is correctly aligned to a target position, for example, by using an overlay measuring device or the like. A process of inspecting an overlay between the mask pattern and the lower layer is performed.
즉, 반도체 제조 공정중에 웨이퍼의 스크라이브 라인상에 중첩도 측정을 위한 임의의 타겟을 형성하고, 이 형성된 타겟을 이용하여 상부층(예를들면, 마스크 패턴)과 하부층(예를들면, 산화층, 질화층 등)간의 중첩도를 검사하는 데, 이러한 중첩도 검사를 위해 이용되는 전형적인 종래의 바형 타겟이 도 4에 도시되어 있다.That is, an arbitrary target for superimposition measurement is formed on the scribe line of the wafer during the semiconductor manufacturing process, and the upper layer (e.g., mask pattern) and the lower layer (e.g., oxide layer and nitride layer) are formed using the formed target. Etc., a typical conventional bar-shaped target used for checking the overlapping degree is shown in FIG.
도 4는 종래의 전형적인 바형의 중첩도 측정용 타겟의 평면도로써, 상부층(즉, 마스크 패턴)(408), X측 방향 중첩도 측정용 바(412, 412') 및 Y측 방향 중첩도 측정용 바(414, 414')를 포함한다.4 is a plan view of a conventional bar-type overlap measurement target, and includes a top layer (ie, mask pattern) 408, an X-direction overlap measurement bar 412 and 412 ′, and a Y-direction overlap measurement. Bars 414 and 414 '.
여기에서, X측 방향 중첩도 측정용 바(412, 412')는 상부층(408)과 도시 생략된 하부의 임의의 층(예를들면, 도 5a의 제 1 층(402))간의 중첩도 측정을 위한 것이고, Y측 방향 중첩도 측정용 바(414, 414')는 상부층(408)과 도시 생략된 하부의 다른 임의의 층(예를들면, 도 5b의 제 2 층(404))간의 중첩도 측정을 위한 것이다.Here, the X-direction overlap measurement bar 412, 412 ′ measures the overlap between the top layer 408 and any layer below it (eg, the first layer 402 of FIG. 5A). Y-direction overlap measure bars 414 and 414 'are overlapped between the top layer 408 and any other layer below it (e.g., the second layer 404 of FIG. 5B). It is for measuring the degree.
예를들어, 베이스상에 단차를 갖는 제 1 층 및 제 2 층이 형성되고 제 2 층상에 임의의 패턴을 갖는 제 3 층을 형성하기 위해 제 3 층상에 마스크 패턴을 형성한 경우라 가정할 때, 도 4에 도시된 타겟을 가로 방향으로 절단한 단면을 도시한 도 5a에 도시된 바와같이, 주사형 전자 현미경으로 빔을 주사함으로써 X측 방향 중첩도 측정용 바(412, 412')를 이용하여 제 1 층(402)과 상부층(408)간의 X 방향 중첩도가 검출된다. 즉, △X1 -△X2의 산출을 통해 상부층(408)과 제 1 층(402)간의 X 방향 중첩도를 검사한다.For example, suppose that a mask pattern is formed on a third layer to form a first layer and a second layer having a step on a base and a third layer having an arbitrary pattern on the second layer. As shown in Fig. 5A showing a cross section of the target shown in Fig. 4 in the transverse direction, the X-direction overlapping measurement bars 412 and 412 'are used by scanning the beam with a scanning electron microscope. The degree of overlap in the X direction between the first layer 402 and the top layer 408 is thus detected. That is, the degree of overlapping in the X direction between the upper layer 408 and the first layer 402 is examined by calculating ΔX 1 -ΔX 2.
또한, 도 4에 도시된 타겟을 세로 방향으로 절단한 단면을 도시한 도 5b에 도시된 바와같이, 주사형 전자 현미경으로 빔을 주사함으로써 Y측 방향 중첩도 측정용 바(414, 414')를 이용하여 제 2 층(404)과 상부층(408)간의 Y 방향 중첩도가 검출된다. 즉, △Y1 -△Y2의 산출을 통해 상부층(408)과 제 2 층(404)간의 Y 방향 중첩도를 검사한다.In addition, as shown in Fig. 5B showing a cross section of the target shown in Fig. 4 in the longitudinal direction, the Y-direction overlap measurement bars 414 and 414 'are scanned by scanning the beam with a scanning electron microscope. The degree of overlap in the Y direction between the second layer 404 and the top layer 408 is detected. That is, the degree of overlap in the Y direction between the upper layer 408 and the second layer 404 is examined by calculating ΔY 1 -ΔY 2.
즉, 바형 타겟을 이용하는 종래 방법에서는 상부층(즉, 마스크 패턴)과 하부에 있는 임의의 층간에 단지 한 방향(X 방향 또는 Y 방향)으로만 중첩도 측정이 가능했었다. 따라서, 이러한 방법으로 상부층과 하부층간의 중첩도를 검사하는 경우 측정되지 않는 방향(즉, X 방향으로 중첩도 검사를 한 경우 Y 방향 또는 그 반대의 경우 X 방향)에서 상부층과 하부층간의 오정렬(즉, 비대칭)이 발생할 수 있으며, 이러한 오정렬은 반도체 칩의 불량을 발생시키는 한 요인이 되고 있다.That is, in the conventional method using the bar-shaped target, the degree of superimposition was possible in only one direction (X direction or Y direction) between the upper layer (ie, mask pattern) and any layer below. Therefore, the misalignment between the top layer and the bottom layer in the unmeasured direction (i.e., in the Y direction or vice versa) when the overlapping degree between the top layer and the bottom layer is examined in this manner is determined. Asymmetry) may occur, and such misalignment is one factor causing defects in semiconductor chips.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로, 베이스상에 단차를 가지고 형성된 상부층과 하부층간의 중첩도 측정을 X, Y 양방향에서 실현할 수 있는 중첩도 측정용 타겟을 제조하는 방법을 제공하는 데 그 목적이 있다.The present invention is to solve the above problems of the prior art, to provide a method for manufacturing a target for measuring the overlapping degree that can realize the overlapping measurement between the upper layer and the lower layer formed with a step on the base in both X, Y directions Its purpose is to.
상기 목적을 달성하기 위한 일관점에 따른 본 발명은, 단차를 가지고 형성되는 임의의 하부층들과 하부층의 상부에 형성되는 상부층간에 중첩도 측정을 위한 타겟을 제조하는 방법에 있어서, 베이스상에 제 1 층 물질을 증착하고, 상기 제 1 층 물질의 상부에 포토 레지스트를 도포하는 리소그라피 공정을 수행하여 임의의 패턴을 갖는 제 1 마스크 패턴을 형성하는 과정; 상기 제 1 마스크 패턴을 식각 장벽층으로 하는 식각 공정을 수행하여 상기 베이스상에 소정 패턴의 제 1 층을 형성하고, 상기 제 1 마스크 패턴을 제거하는 과정; 상기 노출된 베이스 및 제 1 층의 상부 전면에 걸쳐 제 2 층 물질을 증착하고, 상기 제 2 층 물질의 상부에 포토 레지스트를 도포하는 리소그라피 공정을 수행하여 임의의 패턴을 갖는 제 2 마스크 패턴을 형성하는 과정; 상기 제 2 마스크 패턴을 식각 장벽층으로 하는 식각 공정을 수행함으로써, 소정 간격만큼 이격되어 상기 제 1 층을 고립시키는 패턴을 갖는 제 2 층을 상기 베이스상에 형성하고, 상기 제 2 마스크 패턴을 제거하는 과정; 및 상기 노출된 베이스, 제 1 층 및 제 2 층의 상부 전면에 걸쳐 제 3 층 물질을 증착하고, 상기 제 3 층 물질의 상부에 포토 레지스트를 도포하는 리소그라피 공정을 수행함으로써, 상기 제 1 층의 상부내측에 고립되는 패턴을 갖는 제 3 마스크 패턴을 형성하여 상기 중첩도 측정용 타겟을 완성하는 과정으로 중첩도 측정용 타겟 제조 방법을 제공한다.According to an aspect of the present invention, there is provided a method for manufacturing a target for measuring a degree of overlap between an arbitrary lower layer formed with a step and an upper layer formed on top of a lower layer. Depositing a layer material and performing a lithography process to apply a photoresist on top of the first layer material to form a first mask pattern having an arbitrary pattern; Performing an etching process using the first mask pattern as an etch barrier layer to form a first layer having a predetermined pattern on the base, and removing the first mask pattern; Depositing a second layer material over the exposed base and the top surface of the first layer, and performing a lithography process to apply a photoresist on top of the second layer material to form a second mask pattern having an arbitrary pattern Process of doing; By performing an etching process using the second mask pattern as an etch barrier layer, a second layer having a pattern spaced apart by a predetermined interval to isolate the first layer is formed on the base, and the second mask pattern is removed. Process of doing; And depositing a third layer material over the entire top surface of the exposed base, the first layer, and the second layer, and performing a lithography process to apply a photoresist on top of the third layer material. A method of manufacturing a target for measuring overlapping degree is provided by forming a third mask pattern having a pattern isolated on an upper inner side to complete the target for measuring overlapping degree.
상기 목적을 달성하기 위한 다른 관점에 따른 본 발명은, 단차를 가지고 형성되는 임의의 하부층들과 하부층의 상부에 형성되는 상부층간에 중첩도 측정을 위한 타겟을 제조하는 방법에 있어서, 베이스상에 제 1 층 물질을 증착하고, 상기 제 1 층 물질의 상부에 포토 레지스트를 도포하는 리소그라피 공정을 수행하여 임의의 패턴을 갖는 제 1 마스크 패턴을 형성하는 과정; 상기 제 1 마스크 패턴을 식각 장벽층으로 하는 식각 공정을 수행함으로써, 중앙 부분이 제거된 대략 사각 형상의 패턴을 갖는 제 1 층을 상기 베이스상에 형성하고, 상기 제 1 마스크 패턴을 제거하는 과정; 상기 노출된 베이스 및 제 1 층의 상부 전면에 걸쳐 제 2 층 물질을 증착하고, 상기 제 2 층 물질의 상부에 포토 레지스트를 도포하는 리소그라피 공정을 수행하여 임의의 패턴을 갖는 제 2 마스크 패턴을 형성하는 과정; 상기 제 2 마스크 패턴을 식각 장벽층으로 하는 식각 공정을 수행함으로써, 상기 제 1 층내 제거된 중앙부분에 소정 간격만큼 이격되어 고립되는 형상의 제 2 층을 상기 베이스상에 형성하고, 상기 제 2 마스크 패턴을 제거하는 과정; 및 상기 노출된 베이스, 제 1 층 및 제 2 층의 상부 전면에 걸쳐 제 3 층 물질을 증착하고, 상기 제 3 층 물질의 상부에 포토 레지스트를 도포하는 리소그라피 공정을 수행함으로써, 상기 제 2 층의 상부내측에 고립되는 패턴을 갖는 제 3 마스크 패턴을 형성하여 상기 중첩도 측정용 타겟을 완성하는 과정으로 중첩도 측정용 타겟 제조 방법을 제공한다.According to another aspect for achieving the above object, the present invention provides a method for manufacturing a target for measuring the degree of overlap between any lower layer formed with a step and the upper layer formed on top of the lower layer, the first on the base Depositing a layer material and performing a lithography process to apply a photoresist on top of the first layer material to form a first mask pattern having an arbitrary pattern; Performing an etching process using the first mask pattern as an etch barrier layer, thereby forming a first layer having a substantially square pattern on which the center portion is removed, on the base, and removing the first mask pattern; Depositing a second layer material over the exposed base and the top surface of the first layer, and performing a lithography process to apply a photoresist on top of the second layer material to form a second mask pattern having an arbitrary pattern Process of doing; By performing an etching process using the second mask pattern as an etch barrier layer, a second layer having an isolated shape spaced apart by a predetermined distance from a central portion removed in the first layer is formed on the base, and the second mask Removing the pattern; And depositing a third layer material over the entire top surface of the exposed base, the first layer and the second layer, and performing a lithography process to apply a photoresist on top of the third layer material. A method of manufacturing a target for measuring overlapping degree is provided by forming a third mask pattern having a pattern isolated on an upper inner side to complete the target for measuring overlapping degree.
도 1은 본 발명의 바람직한 실시예에 따라 제조된 박스형의 중첩도 측정용 타겟의 평면도,1 is a plan view of a target for measuring the overlapping of the box-shaped manufactured according to a preferred embodiment of the present invention,
도 2는 도 1에 도시된 박스형의 중첩도 측정용 타겟의 단면도,FIG. 2 is a cross-sectional view of a target for measuring overlapping boxes of FIG. 1;
도 3a 내지 도 3h는 본 발명의 바람직한 실시예에 따라 중첩도 측정용 타겟을 제조하는 각 과정을 도시한 공정 순서도,3a to 3h is a process flowchart showing each process of manufacturing a target for measuring the overlapping degree according to a preferred embodiment of the present invention,
도 4는 종래의 전형적인 바형의 중첩도 측정용 타겟의 평면도,4 is a plan view of a target for measuring a degree of overlap of a typical typical bar shape;
도 5는 도 4에 도시된 바형 타겟의 단면도.FIG. 5 is a cross-sectional view of the bar target shown in FIG. 4. FIG.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
102 : 제 1 층 물질 102' : 제 1 층102: first layer material 102 ': first layer
104, 108 : 마스크 패턴 106 : 제 2 층 물질104, 108 mask pattern 106 second layer material
106' : 제 2 층 110 : 제 3 층 물질106 ': second layer 110: third layer material
112 : 상부층(마스크 패턴)112: upper layer (mask pattern)
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 바람직한 실시예에 따른 제조된 박스형의 중첩도 측정용 타겟의 평면도로써, 본 발명에 따라 제조되는 박스형 타겟은 중첩도를 측정하고자하는 하부층이 적어도 두 개일 때 상부층(예를들면, 마스크 패턴)(112)의 하부에 중첩도를 측정하고자하는 제 1 층(102')이 형성되고, 제 1 층(102')과 동일면상에 중첩도를 측정하고자하는 제 2 층(106')이 제 1 층(102')을 대략 사각 형상으로 둘러싸는 형태로 형성된다.1 is a plan view of a box-type overlap measurement target manufactured in accordance with a preferred embodiment of the present invention, the box-shaped target manufactured according to the present invention is an upper layer (for example, when there are at least two The first layer 102 'is formed under the mask pattern 112, and the second layer 106' is measured on the same plane as the first layer 102 '. ) Is formed to surround the first layer 102 'in a substantially rectangular shape.
따라서, 본 발명에 따른 박스형 타겟을 이용하면, 오버레이(overlay) 측정 장비를 이용하여 △X1 - △X2 및 △X3 - △X4를 각각 산출하여 상부층(112)과 제 1 층(102')간의 X, Y 방향 중첩도를 검사할 수 있고, 또한 △Y1 - △Y2 및 △Y3 - △Y4를 각각 산출하여 상부층(112)과 제 2 층(106')간의 X, Y 방향 중첩도를 검사할 수 있다.Therefore, when using the box-shaped target according to the present invention, the X between the upper layer 112 and the first layer 102 'is calculated by calculating ΔX1-ΔX2 and ΔX3-ΔX4 using overlay measurement equipment. , The Y-direction overlapping degree can be inspected, and ΔY1-ΔY2 and ΔY3-ΔY4 are respectively calculated to examine the X and Y overlapping degree between the upper layer 112 and the second layer 106 '. have.
즉, 도 2에 도시된 바와같이, X측 방향의 상부층(112)과 제 1 층(102')간의 X 방향 중첩도와 상부층(112)과 제 2 층(106')간의 X 방향 중첩도를 동시에 검출할 수 있다. 마찬가지로, Y측 방향의 상부층(112)과 제 1 층(102')간의 Y 방향 중첩도와 상부층(112)과 제 2 층(106')간의 Y 방향 중첩도를 동시에 검출할 수 있다.That is, as shown in FIG. 2, the X-direction overlap between the upper layer 112 and the first layer 102 ′ in the X-direction and the X-direction overlap between the upper layer 112 and the second layer 106 ′ simultaneously. Can be detected. Similarly, the Y-direction overlap between the upper layer 112 and the first layer 102 'in the Y-direction and the Y-direction overlap between the upper layer 112 and the second layer 106' can be detected at the same time.
따라서, 본 발명에 따른 박스형 타겟을 이용하여 상부층과 하부층간의 증첩도를 검사하는 경우 중첩도 측정을 목표로하는 상부층과 하부층간의 중첩도를 양방향(X 방향 및 Y 방향)으로 검사할 수 있기 때문에, 상부층과 하부층간의 오정렬(비대칭)이 발생하는 것을 보다 확실하게 방지할 수 있다.Therefore, when the degree of overlap between the upper layer and the lower layer is inspected using the box-shaped target according to the present invention, the degree of overlap between the upper layer and the lower layer aiming at the overlapping degree can be inspected in both directions (X and Y directions). The occurrence of misalignment (asymmetry) between the upper and lower layers can be more reliably prevented.
다음에, 상술한 바와같은 구조를 갖는 본 발명에 따른 박스형 타겟을 제조하는 과정에 대하여 설명한다.Next, the process of manufacturing the box-shaped target which concerns on this invention which has a structure as mentioned above is demonstrated.
도 3은 본 발명의 바람직한 실시예에 따라 중첩도 측정용 타겟을 제조하는 각 과정을 도시한 공정 순서도이다.3 is a process flowchart showing each process of manufacturing a target for measuring the overlapping degree in accordance with a preferred embodiment of the present invention.
도 3a를 참조하면, 도시 생략된 베이스(예를들면, 실리콘 기판 등)상에 패터닝하고자하는 제 1 층 물질(예를들면, 산화층, 질화층, 금속층 등)(102)을 증착하고, 제 1 층 물질(102)의 상부에 포토 레지스트를 도포한 다음 노광 및 현상 공정을 수행함으로써, 도 3b에 도시된 바와같이, 제 1 층 물질(102)의 상부에 목적하는 제 1 마스크 패턴(104)을 형성한다.Referring to FIG. 3A, a first layer material (eg, an oxide layer, a nitride layer, a metal layer, etc.) 102 to be patterned is deposited on a base (eg, a silicon substrate, etc.) not shown, and the first layer is deposited. By applying a photoresist on top of the layer material 102 and then performing an exposure and development process, as shown in FIG. 3B, the desired first mask pattern 104 is placed on top of the first layer material 102. Form.
이어서, 제 1 마스크 패턴(104)을 식각 장벽층으로 하는 식각 공정을 수행함으로써, 도 3c에 도시된 바와같이, 베이스상에 목적으로 하는 임의의 패턴을 갖는 제 1 층(102')을 형성한다. 이때, 형성되는 제 1 층(102')은, 도 1에 도시된 바와같이, 대략 사각 형상을 갖는다.Subsequently, by performing an etching process using the first mask pattern 104 as an etching barrier layer, as shown in FIG. 3C, a first layer 102 ′ having an arbitrary pattern of interest is formed on the base. . At this time, the first layer 102 ′ formed has a substantially rectangular shape, as shown in FIG. 1.
다음에, 도 3d에 도시된 바와같이, 노출된 베이스 및 제 1 층(102')의 상부 전면에 걸쳐 제 2 층 물질(106)을 증착하고, 제 2 층 물질(106)의 상부에 포토 레지스트를 도포한 다음 노광 및 현상 공정을 수행함으로써, 도 3e에 도시된 바와같이, 제 2 층 물질(106)의 상부에 목적하는 제 2 마스크 패턴(108)을 형성한다.Next, as shown in FIG. 3D, the second layer material 106 is deposited over the exposed base and the upper front surface of the first layer 102 ′ and the photoresist on top of the second layer material 106. Is applied and then subjected to an exposure and development process to form the desired second mask pattern 108 on top of the second layer material 106, as shown in FIG. 3E.
또한, 제 2 마스크 패턴(108)을 식각 장벽층으로 하는 식각 공정을 수행함으로써, 도 3f에 도시된 바와같이, 베이스상, 즉 제 1 층(102')과 동일면상에 목적으로 하는 패턴을 갖는 제 2 층(106')을 형성한다. 여기에서, 형성되는 제 2 층(106')은, 도 1에 도시된 바와같이, 동일면상에 형성된 제 1 층(102')을 사각 형상으로 둘러싸 고립시키는 형상으로 형성된다.In addition, by performing an etching process using the second mask pattern 108 as an etch barrier layer, as shown in FIG. 3F, the target pattern has a target pattern on the base, that is, on the same plane as the first layer 102 ′. The second layer 106 'is formed. Here, the second layer 106 'formed is formed in a shape that encloses and isolates the first layer 102' formed on the same surface in a rectangular shape as shown in FIG.
이어서, 도 3g에 도시된 바와같이, 노출된 베이스, 제 1 층(102') 및 제 2 층(106')의 상부 전면에 걸쳐 제 3 층 물질(110)을 증착하고, 제 3 층 물질(110)의 상부에 포토 레지스트를 도포한 다음 노광 및 현상 공정을 수행함으로써, 도 3h에 도시된 바와같이, 제 3 층 물질(110)의 상부에 목적하는 제 3 마스크 패턴, 즉 상부층(112)을 형성한다. 여기에서, 상부층(112)은 제 1 층(102') 및 제 2 층(106')간의 중첩도를 X, Y 방향에서 동시에 수행할 수 있도록, 도 1에 도시된 바와같이, 제 1 층(102')의 상부내에서 고립되는 형태로 형성된다.Then, as shown in FIG. 3G, the third layer material 110 is deposited over the top surface of the exposed base, the first layer 102 ′ and the second layer 106 ′, and the third layer material ( By applying a photoresist on top of 110 and then performing an exposure and development process, as shown in FIG. 3H, a desired third mask pattern, ie, top layer 112, is formed on top of the third layer material 110. Form. Here, the upper layer 112 is formed as shown in FIG. 1 so that the overlap between the first layer 102 'and the second layer 106' can be simultaneously performed in the X and Y directions. 102 ') in an isolated form at the top.
따라서, 상술한 바와같은 과정들을 통해 제조되는 본 발명의 박스형 타겟은, 제 1 층과 제 2 층이 동일면상에 형성되고, 제 1 층이 제 2 층에 의해 대략 사각 형상으로 둘러싸여 고립되도록 형성되며, 또한 제 1 층 및 제 2 층과의 중첩도 측정을 필요로하는 상부층이 제 1 층의 상부내측에 고립되는 형상으로 형성되기 때문에, X측 방향으로 빔 주사를 통해 상부층과 제 1 층간의 X 방향 중첩도와 상부층과 제 2 층간의 X 방향 중첩도를 동시에 검출할 수 있고, 또한 Y측 방향으로 빔 주사를 통해 상부층과 제 1 층간의 Y 방향 중첩도와 상부층과 제 2 층간의 Y 방향 중첩도를 동시에 검출할 수 있다.Therefore, the box-shaped target of the present invention manufactured through the above-described processes is formed such that the first layer and the second layer are formed on the same plane, and the first layer is surrounded by an approximately square shape and isolated by the second layer. In addition, since the upper layer, which needs to measure the degree of overlap between the first layer and the second layer, is formed in a shape isolated to the upper inner side of the first layer, X between the upper layer and the first layer through beam scanning in the X-direction. The direction overlap and the X direction overlap between the upper layer and the second layer can be detected at the same time, and the Y direction overlap between the upper layer and the first layer and the Y direction overlap between the upper layer and the second layer through beam scanning in the Y-direction. It can be detected at the same time.
한편, 상기한 실시예에서는 제 1 층(102')이 제 2 층(106')에 대략 사각 형상으로 둘러싸여 고립되는 구조로 측정용 타겟을 제조하는 것으로 설명하였으나, 본 발명이 반드시 이에 국한되는 것만은 아니며, 제 2 층(106')이 제 1 층(102')에 대략 사각 형상으로 둘러싸여 고립되는 구조로 측정용 타겟을 제조하더라도 실질적으로 동일한 결과를 얻을 수 있다.Meanwhile, in the above-described embodiment, the first layer 102 'has been described as manufacturing a measurement target in a structure in which the first layer 102' is surrounded by an approximately square shape and is isolated, but the present invention is necessarily limited thereto. Although the measurement target is manufactured in a structure in which the second layer 106 'is surrounded by an approximately square shape and surrounded by the first layer 102', substantially the same result can be obtained.
이상 설명한 바와같이 본 발명에 따르면, 제 1 층과 제 2 층이 동일면상에 형성되고, 제 1 층이 제 2 층에 의해 대략 사각 형상으로 둘러싸여 고립되도록 형성되며, 또한 제 1 층 및 제 2 층과의 중첩도 측정을 필요로하는 상부층이 제 1 층의 상부내측에 고립되는 형상으로 중첩도 측정용 타겟을 제조함으로써, 중첩도 측정을 목표로하는 상부층과 하부층간의 중첩도를 양방향(X 방향 및 Y 방향)으로 검사할 수 있기 때문에, 상부층과 하부층간의 어느 한쪽 방향에서 오정렬(비대칭)이 발생하는 것을 보다 확실하게 방지할 수 있다.As described above, according to the present invention, the first layer and the second layer are formed on the same plane, and the first layer is formed so as to be surrounded by an approximately square shape by the second layer and to be isolated. By manufacturing a superimposition measurement target in a shape in which the upper layer requiring superimposition measurement with the upper layer is isolated inside the upper side of the first layer, the superimposition between the upper and lower layers aimed at the superimposition degree is bidirectional (in the X direction and In the Y direction), it is possible to more reliably prevent occurrence of misalignment (asymmetry) in either direction between the upper layer and the lower layer.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059980A KR100283483B1 (en) | 1998-12-29 | 1998-12-29 | Method for manufacturing target for measuring overlapping |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059980A KR100283483B1 (en) | 1998-12-29 | 1998-12-29 | Method for manufacturing target for measuring overlapping |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000043582A true KR20000043582A (en) | 2000-07-15 |
| KR100283483B1 KR100283483B1 (en) | 2001-04-02 |
Family
ID=19566838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980059980A KR100283483B1 (en) | 1998-12-29 | 1998-12-29 | Method for manufacturing target for measuring overlapping |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100283483B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010088997A (en) * | 2001-08-31 | 2001-09-29 | 윤종태 | Superposition Measurement Method in Semiconductor Process |
-
1998
- 1998-12-29 KR KR1019980059980A patent/KR100283483B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010088997A (en) * | 2001-08-31 | 2001-09-29 | 윤종태 | Superposition Measurement Method in Semiconductor Process |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100283483B1 (en) | 2001-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6610448B2 (en) | Alignment method, overlay deviation inspection method and photomask | |
| KR100255399B1 (en) | Condition optimization method for measuring overlay accuracy of pattern | |
| US5733690A (en) | Reticle for fabricating semiconductor device | |
| US5952132A (en) | Method for forming a stepper focus pattern through determination of overlay error | |
| US6670632B1 (en) | Reticle and method of fabricating semiconductor device | |
| US20050168740A1 (en) | Method of evaluating reticle pattern overlay registration | |
| US6737205B2 (en) | Arrangement and method for transferring a pattern from a mask to a wafer | |
| US20080153012A1 (en) | Method of measuring the overlay accuracy of a multi-exposure process | |
| US7056625B2 (en) | Focus detection structure | |
| JP2001083688A (en) | Method for forming photomask and resist pattern, alignment precision measuring method, manufacture of semiconductor device | |
| KR100283483B1 (en) | Method for manufacturing target for measuring overlapping | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| KR100215897B1 (en) | Method of forming overlay pattern used in measuring alignment | |
| KR960011264B1 (en) | Contact hole type confirmation method of semiconductor device | |
| KR100457223B1 (en) | Method for forming overlay measurement pattern capable of using with a alignment mark | |
| JP3196721B2 (en) | Semiconductor device manufacturing method and measuring device | |
| KR100261164B1 (en) | Eguipment for fabricating of semiconductor device | |
| KR100187663B1 (en) | Reticle used in manufacturing semiconductor devices | |
| KR100197981B1 (en) | Method of detecting mask alignment in semiconductor devices | |
| KR20050111821A (en) | Overlay mark | |
| KR20010028305A (en) | Method for revising registration | |
| KR100424391B1 (en) | Method for measuring align in a semiconductor fabrication process | |
| KR100262667B1 (en) | A method for fabricating semiconductor device | |
| KR100687398B1 (en) | Method for measuring overlay of semiconductor device | |
| KR100442058B1 (en) | Overlay mark and measuring method of resolution using the overlay mark |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101124 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |