KR20000040753A - 능동필터를 사용하는 위상동기루프 회로의 록킹상태모니터링 회로 - Google Patents

능동필터를 사용하는 위상동기루프 회로의 록킹상태모니터링 회로 Download PDF

Info

Publication number
KR20000040753A
KR20000040753A KR1019980056477A KR19980056477A KR20000040753A KR 20000040753 A KR20000040753 A KR 20000040753A KR 1019980056477 A KR1019980056477 A KR 1019980056477A KR 19980056477 A KR19980056477 A KR 19980056477A KR 20000040753 A KR20000040753 A KR 20000040753A
Authority
KR
South Korea
Prior art keywords
clock
counter
lock
phase difference
circuit
Prior art date
Application number
KR1019980056477A
Other languages
English (en)
Other versions
KR100291015B1 (ko
Inventor
이승복
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980056477A priority Critical patent/KR100291015B1/ko
Publication of KR20000040753A publication Critical patent/KR20000040753A/ko
Application granted granted Critical
Publication of KR100291015B1 publication Critical patent/KR100291015B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/14—Preventing false-lock or pseudo-lock of the PLL

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 전전자 교환기에서 능동필터를 사용하는 디지털 PLL(Phase-locked Loop: 위상동기루프) 회로에 관한 것으로, 특히 전전자 교환기에서 저계위 망동기를 설계하거나 동기식 데이터를 전송할 때, 또는 지터 감쇄기로 사용되는 EX-OR(Exclusive OR) 방식의 위상차 검출기와 능동필터를 사용하는 디지털 PLL 회로의 정상동작 유무를 확인하고, 동기용 입력기준 클럭의 지터량이나 클럭 흔들림을 감지하여 록-아웃(locking-out) 현상이 발생되기 전에 모니터링을 할 수 있는 능동필터를 사용하는 디지털 PLL 회로의 록킹상태 모니터링 회로에 관한 것이다. 이러한 본 발명에 따른 위상동기루프 회로의 록킹상태 모니터링 회로는 능동필터를 사용하며, 록-아웃 신호 발생시 위상동기루프를 절단하고 전압조정 발진기의 중심주파수로 동작시키며, 동기용 기준클럭과 루프발진 클럭에서 분주된 비교 클럭 사이의 위상차를 록-인과 록-아웃 상태에서 각기 다른 듀티비로 출력시키는 위상차 검출기와, 상기 위상차 검출기의 출력클럭에 연결되어 상기 위상차 검출기의 출력클럭의 로드 기간동안 카운트하여 현재의 위상차가 상기 정상적인 록-인 상태에 설정된 듀티비인가를 확인하는 카운터와, 다수의 루프 발진클럭을 입력으로 사용하며, 상기 카운터의 입력 비교 클럭으로 상기 다수의 루프 발진 클럭 중에서 모니터링 결과에 따라 하나의 루프 발진클럭을 선택하는 루프 발진클럭 선택부와, 상기 카운터에서의 리플 캐리 아웃 출력 펄스 클럭을 계수하여 미리 설정된 펄스 계수값과 비교하여 그 결과를 모니터링하며, 상기 모니터링 결과 정상적인 록-인 상태이면 다른 루프 발진 클럭을 선택하는 선택신호를 발생시키고, 록-아웃 상태이면 록-아웃 신호를 발생시키는 비교 계수기로 구성됨을 특징으로 한다.

Description

능동필터를 사용하는 위상동기루프 회로의 록킹상태 모니터링 회로
본 발명은 전전자 교환기에서 능동필터를 사용하는 디지털 PLL(Phase-locked Loop: 위상동기루프) 회로에 관한 것으로, 특히 전전자 교환기에서 저계위 망동기를 설계하거나 동기식 데이터를 전송할 때, 또는 지터 감쇄기로 사용되는 EX-OR(Exclusive OR) 방식의 위상차 검출기와 능동필터를 사용하는 디지털 PLL 회로의 정상동작 유무를 확인하고, 동기용 입력기준 클럭의 지터량이나 클럭 흔들림을 감지하여 록-아웃(locking-out) 현상이 발생되기 전에 모니터링을 할 수 있는 능동필터를 사용하는 디지털 PLL 회로의 록킹(locking)상태 모니터링 회로에 관한 것이다.
종래의 전전자 교환기에 사용되던 EX-OR 방식의 위상차 검출기와 능동필터로 구성되는 디지털 PLL 회로는 동기용 입력기준 클럭의 절단 유무만 모니터링(monitoring)하여 입력기준 클럭 손실시 아날로그 스위치를 사용하여 상기 PLL 루프를 차단하고 기준전압으로 고정된 중심주파수로 동작하도록 되어 있다. 이러한 종래의 디지털 PLL 회로의 모니터링 회로가 도 1에 도시되어 있다. 상기 도 1을 통해 종래 PLL 회로의 모니터링 회로를 설명하면;
능동필터(LPF: Low Pass Filter)(20)를 사용하는 디지털 PLL 회로의 구성은 EX-OR 방식의 위상차 검출기(10)와 능동필터(20), 전압조정발진기(40) 및 분주기(50), 그리고 PLL 루프와 기준전압(60) 중에서 제어신호에 의해 어느 하나만 연결되게 하는 아날로그 스위치(30)로 구성되며, 이를 모니터링 하기 위해 동기용 기준클럭을 감시하는 74LS123을 사용한 모니터 회로(70)를 구비하여 상기 모니터 회로(70)의 모니터링 결과값으로 아날로그 스위치를 제어하였다.
그러나, 상기 동기용 기준클럭의 모니터링은 정상이지만 기준 클럭이 심하게 흔들려서 PLL이 록-아웃 될 경우에는 상기 PLL 루프 내의 루프 클럭은 고정주파수가 되지 않고 계속해서 잘못된 루프 클럭이 출력되며, 이 출력클럭을 사용하는 각 디바이스에서는 오동작이 발생하게 된다. 이것은 종래 PLL 회로가 모니터링 결과값만으로는 동기용 입력기준 클럭이 어느 정도 주파수 편차가 있는가와 흔들림이 있는가를 파악할 수 없었음에도 불구하고, 오직 모니터링 결과값에만 의존하였기 때문이다. 만약 모니터링 값이 정상적이면 상기 PLL은 록-아웃이 되더라도 아날로그 스위치(30)는 상기 모니터링 값이 정상적임에 따른 제어신호에 의해 기준전압으로 전환되지 않고 PLL 회로를 계속 동기용 입력기준 클럭에 연결시키므로써 시스템 표준클럭으로 사용되는 루프 출력클럭을 불안정하게 하는 요인이 되었다. 즉, 종래의 EX-OR 방식의 위상차 검출기와 능동필터로 구성되는 디지털 PLL 회로는 동기용 입력 기준클럭의 심한 흔들림이나 주파수 편차로 인해 PLL이 록-아웃을 일으키면 PLL 루프의 출력클럭이 록-인 상태에 도달하기 전까지는 심하게 흔들리며, 계속해서 동기용 입력기준 클럭이 흔들릴 경우에는 록-인 상태에 도달할 수 없는 문제점이 있었다.
따라서 본 발명의 목적은 상기의 문제점을 해결하기 위하여 전전자 교환기에서 저계위 망동기를 설계하거나 동기식 데이터를 전송할 때, 또는 지터 감쇄기로 사용되는 EX-OR(Exclusive OR) 방식의 위상차 검출기와 능동필터를 사용하는 디지털 PLL 회로의 정상동작 유무를 확인하고, 동기용 입력기준 클럭의 지터량이나 클럭 흔들림을 감지하여 록-아웃(locking-out) 현상이 발생되기 전에 관련조치를 취할 수 있는 능동필터를 사용하는 위상동기루프 회로의 록킹상태 모니터링 회로를 제공함에 있다.
상기 목적을 달성하기 위해 본 발명은 능동필터를 사용하며, 록-아웃 신호 발생시 위상동기루프를 절단하고 전압조정 발진기의 중심주파수로 동작시키는 위상동기루프 회로의 록킹상태 모니터링 회로에 있어서, 동기용 기준클럭과 루프발진 클럭에서 분주된 비교 클럭 사이의 위상차를 록-인과 록-아웃 상태에서 각기 다른 듀티비로 출력시키는 위상차 검출기와, 상기 위상차 검출기의 출력클럭에 연결되어 상기 위상차 검출기의 출력클럭의 로드 기간동안 카운트하여 현재의 위상차가 상기 정상적인 록-인 상태에 설정된 듀티비인가를 확인하는 카운터와, 다수의 루프 발진클럭을 입력으로 사용하며, 상기 카운터의 입력 비교 클럭으로 상기 다수의 루프 발진 클럭 중에서 모니터링 결과에 따라 하나의 루프 발진클럭을 선택하는 루프 발진클럭 선택부와, 상기 카운터에서의 리플 캐리 아웃 출력 펄스 클럭을 계수하여 미리 설정된 펄스 계수값과 비교하여 그 결과를 모니터링하며, 상기 모니터링 결과 정상적인 록-인 상태이면 다른 루프 발진 클럭을 선택하는 선택신호를 발생시키고, 록-아웃 상태이면 록-아웃 신호를 발생시키는 비교 계수기로 구성됨을 특징으로 한다.
도 1은 종래의 디지털 PLL 회로의 모니터링 회로 구성도
도 2는 본 발명에 따른 디지털 PLL 회로의 록킹상태 모니터링 회로 구성도
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서 구체적인 처리흐름과 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게는 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명에 따른 능동필터(LPF: Low Pass Filter)를 사용하는 디지털 PLL 회로의 구성은 EX-OR 방식의 위상차 검출기(10)와 능동필터(20), 전압조정발진기(40) 및 분주기(50), 그리고 PLL 루프와 기준전압(60) 중에서 모니터 회로(100)의 제어신호에 의해 어느 하나만 연결되게 하는 아날로그 스위치(30)로 구성되며, 클럭의 록킹 상태를 모니터링 하기 위한 모니터 회로(100)로 구성된다.
본 발명에 따른 능동필터를 사용하는 디지털 PLL 회로의 록킹상태 모니터링 회로는 EX-OR(101)와, N개의 입력을 갖는 N:1 MUX(107)와, 카운터(105), 그리고 비교 계수기(109)로 구성된다. 상기 EX-OR(101)는 동기용 기준클럭과 루프발진 클럭에서 분주된 비교 클럭 사이의 위상차를 록-인(locking-in)과 록-아웃(locking-out) 상태에서 각기 다른 듀티(duty)비로 출력시킨다.
상기 N:1 MUX(107)는 다수의 루프 발진클럭을 입력으로 사용하며, 상기 카운터(105)의 입력 비교 클럭으로 상기 다수의 루프 발진클럭 중에서 모니터링 결과에 따라 하나의 루프 발진클럭을 선택한다.
상기 카운터(105)는 상기 EX-OR의 출력 클럭에 연결되어 로드(load) 기간동안 카운트하여 현재의 위상차가 상기 록-인에 설정된 듀티비인가를 확인한다.
상기 비교 계수기(109)는 상기 카운터에서의 리플 캐리 아웃(RCO)을 계수한다.
능동필터를 사용하는 디지털 PLL 루프에서 EX-OR 방식의 위상차 에러의 검출범위는 Pi/2 이며, 이를 저항과 콘덴서를 거쳐 평균값을 취하고 OP-AMP를 통한 루프게인을 추가하고 다시 이를 적분한 값을 전압조정 발진기에 인가하게 된다. 본 발명에서 구현된 PLL 회로의 록킹상태 모니터링 회로(100)는 서로 동일한 동기용 기준클럭과 루프 발진클럭에서 분주된 위상 비교클럭을 위상차 검출기인 EX-OR(101)로 입력시켜 그 출력신호를 가지고서 카운터(105)를 이용하는 것이다.
상기 구조의 디지털 PLL 시스템에서, 정상적인 록-인 상태에서는 상기 EX-OR(101) 출력신호인 위상차 에러신호가 듀티비 50%인 클럭으로 출력되고, 록-아웃 상태에서는 듀티비 0~100% 까지 변하는 클럭이 출력된다. 본 발명에서는 이 특성을 이용하여 상기 PLL 루프의 록킹(locking) 상태를 파악하고 모니터링을 정확하게 하는 것이다. 그리고, 상기 N:1 MUX(107)는 보다 정확한 모니터링을 위해 다수의 카운터용 클럭을 입력으로 하며, 처음엔 가장 낮은 주파수에서부터 모니터링하여 정상이면 다음 높은 주파수로 선택되어져 점차적으로 모니터링의 정밀도를 높이고자 하였다. 상기 EX-OR(101)의 출력클럭은 상기 N:1 MUX(107)에서 선택된 카운터 주파수에 의해 한 번 동기된 뒤 카운터(105)의 로드 신호로 입력된다. 그리고 상기 PLL 루프 발진클럭을 2n+1(n=0~n) 분주한 각각의 클럭이 N:1 MUX(107)로 입력되며, 이 중에서 1개의 클럭이 카운터 입력클럭 선택신호에 의해 선택되어 상기 카운터(105)의 입력클럭으로 보낸다. 이때, 상기 MUX(107)에서 선택된 클럭은 PLL 루프의 최대 위상차 에러에 해당하는 한 주기를 가진 클럭이 선택되며, 이 선택된 클럭으로 EX-OR(101) 출력클럭의 하이 상태동안 카운트한다. 이때, 현재의 PLL 루프의 록킹 상태가 정상적이면 카운터(105)의 RCO(Ripple Carry Out) 신호는 선택된 입력클럭에 따라 다르지만 각각 고유의 주기와 개수를 가지는 펄스가 출력된다. 만약, 상기 PLL 루프가 록-아웃이 될 경우 상기 카운터(105)의 RCO 출력 펄스 주파수는 고유의 펄스 수만큼 나타나지 않으며, 정상적인 록-인 상태에서는 상기 카운터(105)의 RCO 출력펄스 주파수는 고유의 개수를 가지게 된다. 상기 카운터(105)의 이러한 RCO 출력클럭을 비교 계수기(109)로 입력시키는데, 상기 N:1 MUX(107)에서 출력클럭을 선택하기 위한 제어신호와 동일한 신호가 상기 비교 계수기(109)에도 입력되면 상기 카운터(105)의 입력클럭에 대한 RCO 출력클럭의 고유의 펄스 계수값을 가지도록 되어 있다. 여기서, 상기 비교 계수기(109)에 미리 설정된 펄스 계수값과 상기 RCO 출력 펄스 클럭을 서로 비교하여 동일하면 상기 N:1 MUX(107)에서 현재 선택된 주파수에서의 1주기 이내에 들어가므로 그 다음 높은 주파수로 절체하여 또다시 비교를 하고 정상이면 다시 그 다음 높은 주파수로 절체되어 현재의 선택정보를 나타내어 주어 PLL 루프내의 록킹상태를 알려주게 된다.
그러나, 상기 비교 계수기(109)에 미리 설정된 펄스 계수값과 RCO 출력 펄스클럭을 서로 비교하여 동일하지 않으면 상기 N:1 MUX(107)에서 선택된 주파수의 1주기에 해당하는 주기만큼 벗어난 것이다. 그리고 상기 N:1 MUX(107)에서 선택된 주파수가 가장 낮은 주파수일 경우에는 록-아웃 신호를 발생시켜 아날로그 스위치(30)를 이용하여 PLL 루프를 절단하고 전압조정 발진기(40)의 중심전압에 고정된 기준전압(60)을 연결한다. 그래서 상기 록-아웃이 발생하여 루프 클럭의 위상 및 주파수가 흔들리기 전에 최소 주파수에서의 가장 넓은 주기만큼 위상차가 생기면 상기 전압조정 발진기(40)의 중심주파수로 동작하게 하여 전체 시스템 클럭이 안정화된다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은 능동필터를 사용하는 위상동기루프 회로의 클럭 록킹상태를 모니터링하여 록-아웃 되기 전에 고정된 발진클럭의 중심주파수로 전환하므로써 안정된 출력클럭을 얻을 수 있는 효과가 있다.

Claims (9)

  1. 능동필터를 사용하며, 록-아웃 신호 발생시 위상동기루프를 절단하고 전압조정 발진기의 중심주파수로 동작시키는 위상동기루프 회로의 록킹상태 모니터링 회로에 있어서,
    동기용 기준클럭과 루프발진 클럭에서 분주된 비교 클럭 사이의 위상차를 록-인과 록-아웃 상태에서 각기 다른 듀티비로 출력시키는 위상차 검출기와,
    상기 위상차 검출기의 출력클럭에 연결되어 상기 위상차 검출기의 출력클럭의 로드 기간동안 카운트하여 현재의 위상차가 상기 정상적인 록-인 상태에 설정된 듀티비인가를 확인하는 카운터와,
    다수의 루프 발진클럭을 입력으로 사용하며, 상기 카운터의 입력 비교 클럭으로 상기 다수의 루프 발진 클럭 중에서 모니터링 결과에 따라 하나의 루프 발진클럭을 선택하는 루프 발진클럭 선택부와,
    상기 카운터에서의 리플 캐리 아웃 출력 펄스 클럭을 계수하여 미리 설정된 펄스 계수값과 비교하여 그 결과를 모니터링하며, 상기 모니터링 결과 정상적인 록-인 상태이면 다른 루프 발진 클럭을 선택하는 선택신호를 발생시키고, 록-아웃 상태이면 록-아웃 신호를 발생시키는 비교 계수기로 구성됨을 특징으로 하는 능동필터를 사용하는 위상동기루프 회로의 록킹상태 모니터링 회로.
  2. 제 1항에 있어서,
    상기 위상차 검출기는 익스클루시브 오알(EX-OR)을 사용함을 특징으로 하는 능동필터를 사용하는 위상동기루프 회로의 록킹상태 모니터링 회로.
  3. 제 2항에 있어서,
    상기 록-아웃 상태는 상기 먹스의 입력으로 사용하는 다수의 루프 발진클럭 중에서 최소 주파수에서의 최대 주기만큼 위상차가 발생한 상태임을 특징으로 하는 위상동기루프 회로의 록킹상태 모니터링 회로.
  4. 익스클루시브-오알(EX-OR) 방식의 위상차 검출기와, 능동필터, 전압조정 발진기 및 분주기, 위상동기루프와 기준전압 중에서 모니터링 제어에 의해 어느 하나만 연결되게 하는 아날로그 스위치로 구성되는 위상동기루프 회로의 록킹상태 모니터링 회로에 있어서,
    동기용 기준클럭과 루프발진 클럭에서 분주된 비교 클럭 사이의 위상차를 록-인과 록-아웃 상태에서 각기 다른 듀티비로 출력시키는 익스클루시브-오알(EX-OR)과,
    다수의 루프 발진클럭을 입력으로 사용하며, 상기 다수의 루프 발진 클럭 중에서 모니터링 결과에 따른 카운터 입력클럭 선택신호에 의해 하나의 루프 발진클럭을 선택하여 카운터용 클럭으로 입력시키는 먹스와,
    상기 익스클루시브-오알(EX-OR)의 출력클럭에 연결되어 상기 익스클루시브-오알(EX-OR)의 출력클럭의 로드 기간동안 카운트하여 현재의 위상차가 상기 정상적인 록-인 상태에 설정된 듀티비인가를 확인하는 카운터와,
    상기 카운터에서의 리플 캐리 아웃 출력 펄스 클럭을 계수하여 미리 설정된 펄스 계수값과 비교하여 동일하면 정상적인 록-인 상태로 판정하여 이전에 사용된 상기 먹스의 루프 발진클럭 다음의 높은 주파수의 루프 발진클럭을 선택하는 상기 카운터 입력클럭 선택신호를 상기 먹스로 인가하고, 상기 비교결과 동일하지 않은 록-아웃 상태이면 록-아웃 신호를 발생시키는 비교 계수기로 구성됨을 특징으로 하는 능동필터를 사용하는 위상동기루프 회로의 록킹상태 모니터링 회로.
  5. 제 4항에 있어서,
    상기 익스클루시브 오알의 출력클럭은 상기 먹스에서 선택된 카운터용 클럭에 의해 한 번 동기된 후 상기 카운터의 로드 신호로 입력됨을 특징으로 하는 능동필터를 사용하는 위상동기루프 회로의 록킹상태 모니터링 회로.
  6. 제 5항에 있어서,
    상기 먹스의 입력으로 사용하는 다수의 루프 발진클럭은 위상동기루프 발진클럭을 소정 배수로 분주한 클럭임을 특징으로 하는 능동필터를 사용하는 위상동기루프 회로의 록킹상태 모니터링 회로.
  7. 제 4항에 있어서,
    상기 먹스에서 선택된 루프 발진클럭은 위상동기루프의 최대 위상차 에러에 해당하는 한 주기를 가진 클럭임을 특징으로 하는 능동필터를 사용하는 위상동기루프 회로의 록킹상태 모니터링 회로.
  8. 제 7항에 있어서, 상기 비교 계수기에서의 록-아웃 신호는,
    상기 카운터에서의 리플 캐리 아웃 펄스 클럭 계수값과 미리 설정된 펄스 계수값의 비교결과 동일하지 않으며, 상기 먹스의 입력으로 선택된 루프 발진클럭 중에서 최소 주파수에서의 최대 주기만큼 위상차가 생기는 경우에 발생함을 특징으로 하는 능동필터를 사용하는 위상동기루프 회로의 록킹상태 모니터링 회로.
  9. 제 8항에 있어서, 상기 아날로그 스위치는 상기 비교 계수기의 록-아웃 신호 발생시 상기 위상동기루프를 절단하고 상기 전압조정 발진기의 중심전압에 고정된 상기 기준전압을 상기 전압조정 발진기에 연결함을 특징으로 하는 능동필터를 사용하는 위상동기루프 회로의 록킹상태 모니터링 회로.
KR1019980056477A 1998-12-19 1998-12-19 능동필터를 사용하는 위상동기루프 회로의 록킹상태모니터링 회로 KR100291015B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056477A KR100291015B1 (ko) 1998-12-19 1998-12-19 능동필터를 사용하는 위상동기루프 회로의 록킹상태모니터링 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056477A KR100291015B1 (ko) 1998-12-19 1998-12-19 능동필터를 사용하는 위상동기루프 회로의 록킹상태모니터링 회로

Publications (2)

Publication Number Publication Date
KR20000040753A true KR20000040753A (ko) 2000-07-05
KR100291015B1 KR100291015B1 (ko) 2001-06-01

Family

ID=19563986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056477A KR100291015B1 (ko) 1998-12-19 1998-12-19 능동필터를 사용하는 위상동기루프 회로의 록킹상태모니터링 회로

Country Status (1)

Country Link
KR (1) KR100291015B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042161A (ko) * 2000-11-30 2002-06-05 박종섭 피엘엘(ｐｌｌ) 회로의 록 검출 회로
KR100739998B1 (ko) * 2001-12-20 2007-07-16 매그나칩 반도체 유한회사 전압제어발진기의 자동보정장치를 구비한 위상동기루프

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102160259B1 (ko) * 2019-11-21 2020-09-25 주식회사 넥스트칩 클록의 기능 안전을 결정하는 방법 및 그 방법을 수행하는 전자 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042161A (ko) * 2000-11-30 2002-06-05 박종섭 피엘엘(ｐｌｌ) 회로의 록 검출 회로
KR100739998B1 (ko) * 2001-12-20 2007-07-16 매그나칩 반도체 유한회사 전압제어발진기의 자동보정장치를 구비한 위상동기루프

Also Published As

Publication number Publication date
KR100291015B1 (ko) 2001-06-01

Similar Documents

Publication Publication Date Title
US6466058B1 (en) PLL lock detection using a cycle slip detector with clock presence detection
US5373254A (en) Method and apparatus for controlling phase of a system clock signal for switching the system clock signal
US5534822A (en) Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop
US5194828A (en) Double PLL device
CA1271232A (en) Intelligent phase-locked loop
US7242740B2 (en) Digital phase-locked loop with master-slave modes
US6675307B1 (en) Clock controller for controlling the switching to redundant clock signal without producing glitches by delaying the redundant clock signal to match a phase of primary clock signal
US10908635B1 (en) Detection and management of frequency errors in a reference input clock signal
US5956379A (en) Digital phase lock detector and low-pass filter selector
KR100389730B1 (ko) 위상 동기 루프를 체크하기 위하여 가변 윈도우를 갖는로크-인 검출 회로 및 거기에 사용되는 방법
KR100291015B1 (ko) 능동필터를 사용하는 위상동기루프 회로의 록킹상태모니터링 회로
EP0670635B1 (en) Phase-locked loop oscillator, and moving-average circuit, and division-ratio equalization circuit suitable for use in the same
US6411143B1 (en) Lock detector for a dual phase locked loop system
EP0367548B1 (en) Sync detection circuit for phase-locked loop having frequency divider
EP0517216A2 (en) Signal generator having switching function
US7183863B1 (en) Self-initializing frequency detector
KR19990030150U (ko) 디피피엘엘에서 주파수와 위상 동시 보상 장치
US6181175B1 (en) Clock generator and synchronizing method
JP4805547B2 (ja) 位相同期回路のジッタ検出回路
JPH088889A (ja) 外部同期装置
US5796272A (en) Frequency deviation detection circuit
EP0746124B1 (en) Digital phase synchronous circuit and data receiving circuit including the same
US5867545A (en) Phase-locked loop circuit
JP2604644B2 (ja) クロック装置の外部マスタークロック異常検出回路
US6999546B2 (en) System and method for timing references for line interfaces

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090226

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee