KR20000040120A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- KR20000040120A KR20000040120A KR1019980055672A KR19980055672A KR20000040120A KR 20000040120 A KR20000040120 A KR 20000040120A KR 1019980055672 A KR1019980055672 A KR 1019980055672A KR 19980055672 A KR19980055672 A KR 19980055672A KR 20000040120 A KR20000040120 A KR 20000040120A
- Authority
- KR
- South Korea
- Prior art keywords
- bus line
- data bus
- gate
- line
- gate bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
Description
본 발명은 액정 표시 장치에 관한 것으로, 보다 구체적으로는, 데이터 버스 라인 오픈시 용이하게 리던던시 할 수 있는 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of easily redundancy upon opening a data bus line.
액티브 매트릭스 액정 표시 패널의 성능이 급속하게 발전됨에 따라, 평판 TV 시스템 또는 휴대 컴퓨터용 고-정보량의 모니터와 같은 응용분야에 광범위하게 사용되게 되었다.As the performance of active matrix liquid crystal display panels has developed rapidly, they have become widely used in applications such as flat panel TV systems or high-information monitors for portable computers.
이러한 액티브 매트릭스형 액정 표시 패널는 다수의 게이트 버스 라인과 다수의 데이터 버스 라인이 교차배열되어, 수개의 단위 화소 공간들을 한정한다.In the active matrix liquid crystal display panel, a plurality of gate bus lines and a plurality of data bus lines are cross-arranged to define several unit pixel spaces.
이들 게이트 버스 라인과 데이터 버스 라인의 교차점 근방에는 스위칭 소자가 각각 배치되어 있으며, 단위 화소 각각에는 스위칭 소자와 접속되면서, 투명 물질로된 화소 전극이 배치된다.Switching elements are disposed near intersections of these gate bus lines and data bus lines, and pixel electrodes made of a transparent material are disposed in each unit pixel while being connected to the switching elements.
여기서, 도 1은 일반적인 액정 표시 장치의 하부 기판 평면도이다.1 is a plan view of a lower substrate of a general liquid crystal display.
도 1은 도시된 바와 같이, 하부 기판(10) 상부에 x축 방향으로 다수개의 게이트 버스 라인(1)이 연장되고, 다수개의 데이터 버스 라인(3)은 x축 방향과 실질적으로 수직인 y축 방향으로 연장되어, 단위 화소 공간(pix1)을 한정한다. 도면에서는 하나의 게이트 버스 라인(1)과 하나의 데이터 버스 라인(3)만이 도시되어져 있다. 게이트 버스 라인(1)과 데이터 버스 라인(3)의 교차부 근방에 스위칭 소자인 박막 트랜지스터(TFT1)가 구비되고, 이 박막 트랜지스터(TFT1)와 콘택되도록, 단위 화소 공간(pix1)에 화소 전극(5)이 배치된다.1 shows a plurality of gate bus lines 1 extending in an x-axis direction on an upper portion of a lower substrate 10, and a plurality of data bus lines 3 are y-axis substantially perpendicular to the x-axis direction. Extend in the direction to define the unit pixel space pix1. In the figure only one gate bus line 1 and one data bus line 3 are shown. The thin film transistor TFT1 serving as a switching element is provided near the intersection of the gate bus line 1 and the data bus line 3, and the pixel electrode (pix1) is disposed in the unit pixel space pix1 to be in contact with the thin film transistor TFT1. 5) is placed.
또한, 단위 화소 공간(pix1)에는 화소 전극(5)과 오버랩되어 스토리지 캐패시터를 형성하는 스토리지 전극(7)이 구비된다.In addition, the unit pixel space pix1 includes a storage electrode 7 overlapping the pixel electrode 5 to form a storage capacitor.
이때, 이 스토리지 전극(7)은 도 1에 도시된 바와 같이, 게이트 버스 라인(1)과 평행하는 제 1 부분(7a)과 제 1 부분(7a)로부터 데이터 버스 라인(3)과 평행하게 분기되는 제 2 부분(7b)을 포함한다. 제 1 부분(7a)은 게이트 버스 라인(1)과 평행하는 화소 전극(5)의 가장자리 부분과 오버랩되도록 형성되고, 제 2 부분(7b)은 데이터 버스 라인(3)과 평행하는 화소 전극(5)의 가장자리 부분과 오버랩되도록 형성된다. 여기서, 제 1 부분(7a)은 게이트 버스 라인(1)과 평행하도록 양측으로 연장되어, 인접 단위 화소 공간(도시되지 않음)의 제 1 부분과 연결된다. 이러한 스토리지 전극(7)은 화소 전극(5)의 외곽을 둘러싸도록 형성하므로써, 개구율이 개선된다는 장점을 가진다.At this time, the storage electrode 7 branches from the first portion 7a and the first portion 7a parallel to the data bus line 3 in parallel with the gate bus line 1, as shown in FIG. 1. Second portion 7b. The first portion 7a is formed to overlap the edge portion of the pixel electrode 5 parallel to the gate bus line 1, and the second portion 7b is the pixel electrode 5 parallel to the data bus line 3. It is formed to overlap with the edge portion of the). Here, the first portion 7a extends to both sides parallel to the gate bus line 1, and is connected to the first portion of the adjacent unit pixel space (not shown). The storage electrode 7 is formed to surround the periphery of the pixel electrode 5, so that the opening ratio is improved.
이러한 구조를 갖는 액정 표시 장치는 게이트 버스 라인(1)이 선택되면, 박막 트랜지스터(TFT1)를 통하여 데이터 버스 라인(3)에 실린 신호가 화소 전극(5)으로 전달된다. 그러면, 화소 전극(5)과 상부 기판(도시되지 않음)의 공통 전극 사이에 전계가 형성되어, 액정 분자들을 동작시킨다.In the liquid crystal display having the structure, when the gate bus line 1 is selected, a signal loaded on the data bus line 3 is transferred to the pixel electrode 5 through the thin film transistor TFT1. Then, an electric field is formed between the pixel electrode 5 and the common electrode of the upper substrate (not shown) to operate the liquid crystal molecules.
그러나, 상기한 액정 표시 장치는 다음과 같은 문제점을 지닌다.However, the above liquid crystal display device has the following problems.
상기한 액정 표시 장치는 게이트 버스 라인(1)과 데이터 버스 라인(3)의 교차 부위, 스토리지 전극(7)과 데이터 버스 라인(3)의 교차 부위에서 쇼트가 발생되기 쉽다.In the above liquid crystal display, a short is likely to occur at an intersection of the gate bus line 1 and the data bus line 3 and at an intersection of the storage electrode 7 and the data bus line 3.
이러한 쇼트 결함은 쇼트 발생 부위를 커팅하는 등의 리페어 방법으로 용이하게 수행할 수 있으나, 버스 라인들의 오픈, 특히 데이터 버스 라인의 오픈은 현재의 공정으로는 치유하기 어려워 액정 표시 패널를 폐기 처분해야 한다.Such short defects can be easily performed by a repair method such as cutting a short generation site. However, opening of bus lines, particularly opening of data bus lines, is difficult to heal in the current process, and thus the liquid crystal display panel must be disposed of.
더욱이, 상기와 같이 n자 형태로 스토리지 전극(7)을 형성하게 되면, 개구율은 개선된다는 잇점은 있으나, 스토리지 전극(7)의 제 1 부분(7a)과 게이트 버스 라인 사이 및 스토리지 전극(7)의 제 2 부분(7b)과 데이터 버스 라인(3) 사이에 쇼트가 발생될 위험이 높다.Furthermore, when the storage electrode 7 is formed in the n-shape as described above, the aperture ratio is improved, but the first electrode 7a of the storage electrode 7 and the gate bus line and the storage electrode 7 are advantageous. There is a high risk that a short will occur between the second portion 7b of the circuit and the data bus line 3.
따라서, 본 발명의 목적은, 데이터 버스 라인에 오픈이 발생되더라도 용이하게 치유할 수 있는 액정 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device that can be easily cured even when an open occurs in a data bus line.
또한, 본 발명의 다른 목적은, 스토리지 전극과 게이트 버스 라인, 스토리지 전극과 데이터 버스 라인 사이의 쇼트 결함을 방지할 수 있는 액정 표시 장치를 제공하는 것이다.Another object of the present invention is to provide a liquid crystal display device capable of preventing short defects between the storage electrode and the gate bus line, and between the storage electrode and the data bus line.
도 1은 종래의 액정 표시 장치의 하부 기판 평면도.1 is a plan view of a lower substrate of a conventional liquid crystal display.
도 2는 본 발명에 따른 액정 표시 장치의 하부 기판 평면도.2 is a plan view of a lower substrate of a liquid crystal display according to the present invention;
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
11 - 게이트 버스 라인 13 - 데이터 버스 라인11-Gate Bus Line 13-Data Bus Line
15 - 화소 전극 17 - 스토리지 전극15-pixel electrode 17-storage electrode
18 - 리페어 라인 18a - 제 1 브렌치18-Repair Line 18a-First Branch
18b - 제 2 브렌치 TFT2 - 박막 트랜지스터18b-2nd branch TFT2-thin film transistor
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 기판과, 기판상에 매트릭스 형태로 배치되어, 단위 화소 공간을 한정하는 다수의 게이트 버스 라인과 데이터 버스 라인과, 상기 게이트 버스 라인과 데이터 버스 라인의 교차점에 각각 배치되는 스위칭 소자와, 상기 스위칭 소자와 접속되면서, 상기 게이트 버스 라인과 데이터 버스 라인으로 둘러싸여진 공간에 각각 배치되는 화소 전극과, 상기 게이트 버스 라인과 평행하면서 게이트 버스 라인과 동일 평면에 형성되고, 상기 화소 전극과 오버랩되어 스토리지 캐패시턴스를 형성하는 스토리지 전극과, 상기 게이트 버스 라인과 데이터 버스 라인 사이 및 상기 스토리지 전극과 화소 전극 사이를 절연시키는 게이트 절연막, 및 상기 게이트 버스 라인과 동일 평면에 배치되고, 상기 스토리지 전극 라인을 중심으로 위쪽 게이트 버스 라인 부분과 아래쪽 게이트 버스 라인 라인에 각각 배치되며, 데이터 버스 라인과 평행하게 연장되는 제 1 브렌치와, 제 1 브렌치 양단으로부터 상기 데이터 버스 라인과 오버랩되도록 연장된 제 2 브렌치를 포함하는 리페어 라인을 포함한다.In order to achieve the above object of the present invention, according to an embodiment of the present invention, a substrate, a plurality of gate bus lines and data bus lines arranged in a matrix form on the substrate to define a unit pixel space, A switching element disposed at an intersection point of a gate bus line and a data bus line, a pixel electrode connected to the switching element and disposed in a space surrounded by the gate bus line and a data bus line, respectively, and parallel to the gate bus line A storage electrode formed on the same plane as the gate bus line and overlapping the pixel electrode to form a storage capacitance, a gate insulating film insulated between the gate bus line and the data bus line and between the storage electrode and the pixel electrode; Coplanar with the gate bus line, and A first branch extending in parallel with the data bus line, the first branch extending in parallel with the data bus line and overlapping the data bus line from both ends of the first branch; It includes a repair line that includes two branches.
본 발명에 의하면, 데이터 버스 라인과 화소 전극 사이에, 게이트 버스 라인과 동일 평면에 형성되는 리페어 라인을 형성하여, 데이터 버스 라인 오픈시 용이하게 리페어를 수행할 수 있다.According to the present invention, a repair line is formed between the data bus line and the pixel electrode on the same plane as the gate bus line, so that the repair can be easily performed when the data bus line is opened.
이때, 상기 리페어 라인은 게이트 버스 라인과 동일 평면에 형성되면서, 게이트 버스 라인과 스토리지 전극과는 일정 거리만큼 이격되어 있고, 데이터 버스 라인과는 게이트 절연막을 사이에 두고 배치되므로써 쇼트 결함을 줄일 수 있다.At this time, the repair line is formed on the same plane as the gate bus line, and is spaced apart from the gate bus line and the storage electrode by a predetermined distance, and the short circuit defect can be reduced by being disposed with the gate insulating layer interposed between the data bus line and the data bus line. .
또한, 스토리지 전극이 직선 형태로 형성되므로써, 게이트 버스 라인과 스토리지 전극간의 쇼트 결함을 방지할 수 있다.In addition, since the storage electrodes are formed in a straight line, short defects between the gate bus lines and the storage electrodes can be prevented.
더욱이, 상기 리페어 라인이 데이터 버스 라인과 화소 전극 사이에 배치되므로써, 광누설을 줄일 수 있다.Further, since the repair line is disposed between the data bus line and the pixel electrode, light leakage can be reduced.
(실시예)(Example)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 도 2는 본 발명에 따른 액정 표시 장치의 하부 기판 평면도이다.2 is a plan view of a lower substrate of the liquid crystal display according to the present invention.
도 2를 참조하여, 하부 기판(20) 상부에 x축 방향으로 다수개의 게이트 버스 라인(11)이 연장되고, 다수개의 데이터 버스 라인(13)은 x축 방향과 실질적으로 수직인 y축 방향으로 연장되어, 단위 화소 공간(pix2)을 한정한다. 이때, 도면에서는 단위 화소 공간(pix2)을 나타내기 위하여, 하나의 게이트 버스 라인(11)과 하나의 데이터 버스 라인(13)만이 도시되었다. 이때, 게이트 버스 라인(11)과 데이터 버스 라인(13) 사이에는 게이트 절연막(도시되지 않음)이 개재되어, 두 라인간이 절연된다.Referring to FIG. 2, a plurality of gate bus lines 11 extend in the x-axis direction on the lower substrate 20, and the plurality of data bus lines 13 may extend in the y-axis direction substantially perpendicular to the x-axis direction. It extends to define the unit pixel space pix2. In this case, only one gate bus line 11 and one data bus line 13 are illustrated to represent the unit pixel space pix2. At this time, a gate insulating film (not shown) is interposed between the gate bus line 11 and the data bus line 13 to insulate the two lines.
게이트 버스 라인(11)과 데이터 버스 라인(13)의 교차부 근방에 스위칭 소자인 박막 트랜지스터(TFT2)가 구비된다.The thin film transistor TFT2 serving as a switching element is provided near the intersection of the gate bus line 11 and the data bus line 13.
단위 화소 공간(pix2)에는 박막 트랜지스터(TFT2)와 콘택되는화소 전극(15)이 배치된다.The pixel electrode 15 contacting the thin film transistor TFT2 is disposed in the unit pixel space pix2.
또한, 단위 화소 공간(pix1)에 화소 전극(15)과 오버랩되도록 스토리지 전극(17)이 배치된다. 스토리지 전극(17)은 직선형태로, 인접하는 한 쌍의 게이트 버스 라인 사이에 게이트 버스 라인(11)과 평행하도록 배치된다. 이러한 스토리지 전극(17)의 배치로, 게이트 버스 라인(11)과의 쇼트 결함을 줄일 수 있다. 여기서, 상기 스토리지 전극(17)은 게이트 버스 라인(11)과 동시에 형성되어, 동일 평면에 위치된다. 이에따라, 화소 전극(15)과는 게이트 절연막을 사이에 두고 절연되어 진다.In addition, the storage electrode 17 is disposed in the unit pixel space pix1 to overlap the pixel electrode 15. The storage electrode 17 is in a straight line shape and is disposed in parallel with the gate bus line 11 between a pair of adjacent gate bus lines. By arranging the storage electrodes 17, short defects with the gate bus lines 11 can be reduced. Here, the storage electrode 17 is formed at the same time as the gate bus line 11 and is located on the same plane. Accordingly, the pixel electrode 15 is insulated from each other with the gate insulating film interposed therebetween.
또한, 본 실시예에서는 데이터 버스 라인(13)에 오픈 결함이 발생되더라도, 데이터 버스 라인의 역할을 수행할 수 있게 데이터 버스 라인의 리페어 라인(18)이 배치된다. 리페어 라인(18)은 하나의 단위 화소 공간(pix2)에, 스토리지 전극(17)을 중심으로 위쪽 게이트 버스 라인 부분과 아래쪽 게이트 버스 라인 부분에 각각 배치된다. 이 리페어 라인(18)은 게이트 버스 라인(11)과 동일 평면에 배치되고, 데이터 버스 라인(13)과 평행하는 제 1 브렌치(18a)와, 제 1 브렌치(18a) 양 단부로부터 데이터 버스 라인(13)과 오버랩되도록 연장되는 한쌍의 제 2 브렌치(18b)를 포함한다. 이때, 제 1 브렌치(18a)는 데이터 버스 라인(13)과 화소 전극(15) 사이의 공간에 배치됨이 바람직하다.In addition, in the present embodiment, even if an open defect occurs in the data bus line 13, the repair line 18 of the data bus line is arranged to serve as the data bus line. The repair line 18 is disposed in one unit pixel space pix2 and is disposed in the upper gate bus line portion and the lower gate bus line portion, respectively, around the storage electrode 17. The repair line 18 is disposed on the same plane as the gate bus line 11, and has a first branch 18a parallel to the data bus line 13 and a data bus line from both ends of the first branch 18a. A pair of second branches 18b extending to overlap with 13). In this case, the first branch 18a may be disposed in a space between the data bus line 13 and the pixel electrode 15.
여기서, 상기 데이터 버스 라인(13)은 전체적으로 직선 형태를 취하지만, 스토리지 전극(17) 및 리페어 라인(18)과 오버랩되는 부분에서는 상대적으로 넓은 폭을 갖도록 설계된다.Here, the data bus line 13 generally has a straight shape, but is designed to have a relatively wide width at the portion overlapping with the storage electrode 17 and the repair line 18.
이와같이 리페어 라인(18)이 구비된 액정 표시 장치는 다음과 같이 동작된다.Thus, the liquid crystal display device with the repair line 18 is operated as follows.
먼저, 데이터 버스 라인(13)에 오픈이 발생되지 않을 경우에는, 상기 리페어 라인(18)은 게이트 절연막에 묻혀있는 상태로서, 전극 라인으로서 기능을 하지 않는다.First, when no open occurs in the data bus line 13, the repair line 18 is buried in the gate insulating film and does not function as an electrode line.
한편, 데이터 버스 라인(13)의 소정 부분이 오픈되어 단선이 발생되면, 단선이 발생된 부분에 근접한 리페어 라인(18) 중 제 2 브렌치(18b)의 부분이 레이져로 웰딩(welding)된다. 이때, 레이져 웰딩을 시키는 부분은 더욱 구체적으로는 데이터 버스 라인(13)과 제 2 브렌치(18b)의 오버랩 지점으로, 레이져 웰딩이 진행되면, 리페어 라인(18b)과 데이터 버스 라인(13)이 콘택된다.Meanwhile, when a predetermined portion of the data bus line 13 is opened and a disconnection occurs, a portion of the second branch 18b of the repair line 18 adjacent to the disconnected portion is welded to the laser. In this case, the portion for performing laser welding is more specifically an overlap point between the data bus line 13 and the second branch 18b. When the laser welding proceeds, the repair line 18b and the data bus line 13 contact each other. do.
그러면, 데이터 버스 라인에 인가되는 신호는 단선된 부분을 지나지 않고, 리페어 라인(18)의 제 1 브렌치(18a)를 거쳐 다시 해당 데이터 버스 라인(13)에 전달된다.Then, the signal applied to the data bus line is transmitted to the corresponding data bus line 13 via the first branch 18a of the repair line 18 without passing through the disconnected portion.
따라서, 데이터 버스 라인(13)의 오픈시 용이하게 리페어를 시킬수 있다.Therefore, the repair can be easily performed when the data bus line 13 is opened.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 데이터 버스 라인과 화소 전극 사이에, 게이트 버스 라인과 동일 평면에 형성되는 리페어 라인을 형성하여, 데이터 버스 라인 오픈시 용이하게 리페어를 수행할 수 있다.As described in detail above, according to the present invention, a repair line is formed between the data bus line and the pixel electrode on the same plane as the gate bus line, so that the repair can be easily performed when the data bus line is opened. .
이때, 상기 리페어 라인은 게이트 버스 라인과 동일 평면에 형성되면서, 게이트 버스 라인과 스토리지 전극과는 일정 거리만큼 이격되어 있고, 데이터 버스 라인과는 게이트 절연막을 사이에 두고 배치되므로써 쇼트 결함을 줄일 수 있다.At this time, the repair line is formed on the same plane as the gate bus line, and is spaced apart from the gate bus line and the storage electrode by a predetermined distance, and the short circuit defect can be reduced by being disposed with the gate insulating layer interposed between the data bus line and the data bus line. .
또한, 스토리지 전극이 직선 형태로 형성되므로써, 게이트 버스 라인과 스토리지 전극간의 쇼트 결함을 방지할 수 있다.In addition, since the storage electrodes are formed in a straight line, short defects between the gate bus lines and the storage electrodes can be prevented.
더욱이, 상기 리페어 라인이 데이터 버스 라인과 화소 전극 사이에 배치되므로써, 광누설을 줄일 수 있다.Further, since the repair line is disposed between the data bus line and the pixel electrode, light leakage can be reduced.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980055672A KR100542308B1 (en) | 1998-12-17 | 1998-12-17 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980055672A KR100542308B1 (en) | 1998-12-17 | 1998-12-17 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000040120A true KR20000040120A (en) | 2000-07-05 |
| KR100542308B1 KR100542308B1 (en) | 2006-04-14 |
Family
ID=19563350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980055672A KR100542308B1 (en) | 1998-12-17 | 1998-12-17 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100542308B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020039086A (en) * | 2000-11-20 | 2002-05-25 | 주식회사 현대 디스플레이 테크놀로지 | Defect correcting structure of data line in lcd panel and the combine correcting method |
| KR100859524B1 (en) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | A thin film transistor array panel |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0916852A (en) * | 1995-07-04 | 1997-01-17 | Matsushita Electric Ind Co Ltd | Monitor type pos device |
| US5995178A (en) * | 1995-10-16 | 1999-11-30 | Sharp Kabushiki Kaisha | Active matrix liquid crystal panel and method for repairing defect therein |
| KR19980010551U (en) * | 1996-08-08 | 1998-05-15 | 정장호 | Frequency common communication terminal controller |
| KR100458839B1 (en) * | 1997-03-11 | 2005-04-06 | 삼성전자주식회사 | Flat Panel Display |
-
1998
- 1998-12-17 KR KR1019980055672A patent/KR100542308B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020039086A (en) * | 2000-11-20 | 2002-05-25 | 주식회사 현대 디스플레이 테크놀로지 | Defect correcting structure of data line in lcd panel and the combine correcting method |
| KR100859524B1 (en) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | A thin film transistor array panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100542308B1 (en) | 2006-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160372490A1 (en) | Array substrate and manufacturing method thereof, and display panel | |
| JP2002328384A (en) | Liquid crystal display including repairing system | |
| JP2003195330A (en) | Liquid crystal display device | |
| KR20040062161A (en) | display substrate including multi array cell and manufacturing method the same | |
| JPH10123563A (en) | Liquid crystal display device and its fault correction method | |
| US20060268211A1 (en) | In plane switching liquid crystal display with anti-crosstalk common electrode branches | |
| JPH09243989A (en) | Active matrix display device and its correction method | |
| US20080174713A1 (en) | Liquid crystal display panel with line defect repairing mechanism and repairing method thereof | |
| KR100542308B1 (en) | Liquid crystal display | |
| JPH0713197A (en) | Matrix type wiring substrate and liquid crystal display device formed by using the same | |
| KR19990060948A (en) | Transverse electrode driving mode thin film transistor liquid crystal display device | |
| KR100448045B1 (en) | Fringe field swiching mode lcd | |
| KR0151269B1 (en) | Lcd device | |
| KR100520376B1 (en) | Liquid crystal display | |
| US6577357B2 (en) | Display device and defect repairing method of the same with low stacked conductor regions to facilitate laser cutting | |
| KR100919192B1 (en) | Liquid crystal display apparatus including repair line and manufacturing method thereof | |
| KR0158641B1 (en) | Matrix type display device with repairable structure by unit pixel | |
| KR100341126B1 (en) | LCD having high aperture ratio and high transmittance ratio and method for manufacturing the same | |
| KR970071099A (en) | LCD | |
| KR20010011850A (en) | LCD having high aperture ratio and high transmittance | |
| KR100520375B1 (en) | Liquid crystal display | |
| KR980003747A (en) | Planar drive type liquid crystal display device and manufacturing method thereof | |
| KR100315924B1 (en) | Thin film transistor substrate for liquid crystal display | |
| KR100683135B1 (en) | Fringe field switching mode lcd | |
| KR20000004398A (en) | Repair method for a liquid crystal panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141217 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161226 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 13 |
|
| EXPY | Expiration of term |