KR20000039224A - Communication interconnection network for high speed data transmission - Google Patents

Communication interconnection network for high speed data transmission Download PDF

Info

Publication number
KR20000039224A
KR20000039224A KR1019980054489A KR19980054489A KR20000039224A KR 20000039224 A KR20000039224 A KR 20000039224A KR 1019980054489 A KR1019980054489 A KR 1019980054489A KR 19980054489 A KR19980054489 A KR 19980054489A KR 20000039224 A KR20000039224 A KR 20000039224A
Authority
KR
South Korea
Prior art keywords
hina
bus
base station
cin
inf
Prior art date
Application number
KR1019980054489A
Other languages
Korean (ko)
Inventor
김규학
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980054489A priority Critical patent/KR20000039224A/en
Publication of KR20000039224A publication Critical patent/KR20000039224A/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W76/00—Connection management
    • H04W76/10—Connection setup
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W92/00—Interfaces specially adapted for wireless communication networks
    • H04W92/04—Interfaces between hierarchically different network devices
    • H04W92/12—Interfaces between hierarchically different network devices between access points and access point controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

PURPOSE: A communication interconnection network for a high speed data transmission is provided to process a wide band data at a high speed in a cellular system supporting an asynchronous transfer mode (ATM) to adopt multimedia data. CONSTITUTION: A base transceiver station/base station controller(110) includes a processors(111) that desires a communication, a first high speed node assembly(HINA)(112) connected with the processor(111), a data bus(115) that connects the first HINA(112) to a different HINA(114), and a second HINA(116) connected with the data bus(115). An expanded communication interface network(E-CIN)(120) includes an HINA interface(124) connected with the second HINA(116) through a serial interface(101), a consolidation bus(123) connected with the HINA interface(124), a distribution bus(122) connected with the HINA interface(124) and an asynchronous transfer mode interface(121) connected with the consolidation bus(123) and the distribution bus(122).

Description

고속 데이터전송을 위한 통신 상호접속 네트워크Communication interconnection network for high speed data transfer

본 발명은 통신 상호접속 네트워크(Communication Interconnection Network: CIN)에 관한 것으로서, 특히 멀티미디어 데이터(Multimedia Data)의 수용을 위해 비동기 전송모드(Asynchronous Transfer Mode: ATM)를 지원하는 셀룰러 시스템(Cellular System)에서 광대역 데이터를 고속으로 처리하는, 고속 데이터전송을 위한 통신 상호접속 네트워크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication interconnection network (CIN), and more particularly to a broadband in a cellular system supporting an asynchronous transfer mode (ATM) for accommodating multimedia data. A communication interconnect network for high speed data transfer, which processes data at high speed.

코드분할 다중접속(Code Division Multiple Access: CDMA) 기술을 사용하는 셀룰러 시스템(Cellular) 또는 개인휴대통신(Personal Communications Services: PCS) 시스템은, 셀 내의 이동 전화기(Mobile Telephone: MT)에게 이동통신 서비스를 제공하는 다수의 기지국(Base Transceiver Station: BTS)과 다수의 기지국을 제어하는 기지국 제어기(Base Station Controller)로 구성되는데, 원거리에 위치하는 기지국/기지국 제어기는 통신 상호접속 네트워크(CIN)를 통해 패킷 데이터(Packet Data)를 송수신한다.Cellular or Personal Communications Services (PCS) systems using Code Division Multiple Access (CDMA) technology provide mobile communication services to mobile telephones (MTs) in a cell. It is composed of a base transceiver station (BTS) and a base station controller (base station controller) for controlling a plurality of base stations, the remote base station / base station controller is a packet data through a communication interconnection network (CIN) Send and receive Packet Data.

도 1 은 종래 기술에 의한 통신 상호접속 네트워크 구성의 일 실시예를 나타낸 것으로서, 도시된 바와 같이, 기지국 제어기(10)(20) 또는 기지국(30)은 200Mbps의 고속 인터페이스 노드(High speed Interface Node Assembly: HINA)(12) (14)(16)(18)(22)(25)(27)(28)(32)(34)를 통해 패킷 데이터를 교환하며, HINA는 데이터버스(15)(23)(33)를 통해 다른 HINA와 연결된다.1 illustrates one embodiment of a prior art communications interconnection network configuration, as shown, where a base station controller 10 or base station 30 is a high speed interface node assembly of 200 Mbps. : HINA) (12) (14) (16) (18) (22) (25) (27) (28) (32) (34) exchange packet data, and HINA exchanges data bus (15) (23). 33 is connected to another HINA.

LIEA(Link Interface E1 Assembly)(17)(19)(21)(31) 또는 LITA(Link Interface T1 Assembly)는 HINA과 E1 또는 T1 중계선(Trunk)을 물리적으로 연결하며, E1/T1 중계선은 기지국/기지국 제어기간을 연결한다.Link Interface E1 Assembly (LIEA) (17) (19) (21) (31) or Link Interface T1 Assembly (LITA) physically connects HINA and E1 or T1 Trunk, and E1 / T1 Relay Connect the base station control period.

기지국/기지국 제어기의 프로세서(11)(13)(24)(26)(35)는 HINA와 데이터버스, LIEA 및 E1/T1 중계선을 통해 다른 프로세서와 프로세서간 통신(Inter- Processor Communication: IPC)을 수행한다. 통신을 원하는 프로세서는 자신이 송신하고자 하는 상대 프로세서의 주소(Address)를 알면 상대 프로세서로 패킷 데이터를 보낼 수 있다.The processors 11, 13, 24, 26 and 35 of the base station / base station controller communicate with other processors via inter-processor communication (IPC) via HINA and the databus, LIEA and E1 / T1 trunk lines. Perform. The processor wishing to communicate may send packet data to the counterpart processor when it knows the address of the counterpart processor to which it wants to transmit.

도 2 는 프로세서간 통신을 위한 패킷 데이터 프레임의 구조를 옥텟(Octet) 단위로 나타낸 것으로서, HINA의 포트에 연결된 프로세서는 송신하고자 하는 상대 프로세서의 주소를 패킷 데이터의 목적지 주소(Destination Address) 필드에 기록한 다음, HINA를 통해 데이터 버스로 전송한다.FIG. 2 shows the structure of a packet data frame for communication between processors in octets. A processor connected to an HINA port records an address of a counterpart processor to be transmitted in a destination address field of packet data. Then transfer to the data bus via HINA.

HINA는 200Mbps의 전송용량을 가지는 데이터 버스를 사용하여 패킷 데이터를 전송하는데, HINA는 다른 HINA로부터 전달된 데이터와의 충돌을 피하기 위하여 ast 신호를 사용한다. 도 3 은 종래 기술에 의한 HINA의 내부 구성을 나타낸 일 실시예로서, 도시한 바와 같이, HINA(12)는 동일한 위상을 가지는 카운터를 내장하고 있으며, 이 카운터의 값이 자신의 ID와 같을 때 비로소 데이터 버스로 패킷 데이터를 송신할 권한을 가진다. 즉, HINA는 카운터의 값이 자신의 ID와 같을 때, 송신할 패킷 데이터가 있다면 데이터를 송신함으로써, 버스상에서 데이터간의 충돌을 방지한다.HINA uses a data bus with a transmission capacity of 200 Mbps to transmit packet data. HINA uses ast signals to avoid collisions with data transmitted from other HINAs. 3 is a diagram illustrating an internal configuration of a HINA according to the related art, and as shown, the HINA 12 includes a counter having the same phase, and only when the value of the counter is equal to its ID. Has the authority to send packet data over the data bus. That is, when the value of the counter equals its ID, HINA transmits data if there is packet data to be transmitted, thereby preventing collisions between data on the bus.

그러나 상기와 같이 동작하는 통신 상호접속 네트워크는 최대 200Mbps의 전송용량을 가지기 때문에, 그 이상의 전송용량을 요구하는 통신 시스템에서 사용되는 경우 네트워크 장애를 발생시킬 수 있다는 문제점이 있었다.However, since the communication interconnection network operating as described above has a transmission capacity of up to 200 Mbps, there is a problem that a network failure may occur when used in a communication system requiring more transmission capacity.

그러므로 전송용량의 문제점을 해결하기 위하여 비동기 전송모드(ATM) 방식을 지원하는 통신 상호접속 네트워크가 제안되었는데, 도 4 는 종래 기술에 의해 비동기 전송모드 방식을 사용하는 통신 상호접속 네트워크(CIN) 구성의 일 실시예를 나타낸 것으로서, 도시한 바와 같이, 통신을 원하는 프로세서(41)(42)(43)(44) (45)(46)는 통신 상호접속 시스템(Communication Interconnection System: CIS) (50)(60)을 통해 광선로(Optical Fiber)(3)로 연결된다.Therefore, in order to solve the problem of transmission capacity, a communication interconnection network supporting an asynchronous transmission mode (ATM) scheme has been proposed. FIG. 4 illustrates a configuration of a communication interconnection network (CIN) using an asynchronous transmission mode scheme according to the prior art. As shown in one embodiment, as shown, processors 41, 42, 43, 44, 45, and 46 that wish to communicate may be configured with a Communication Interconnection System (CIS) 50 ( 60 is connected to the optical fiber (3).

CIS는 기지국 제어네트워크 인터페이스(Base Station Control Network Interface: BCN INF)(51)(52)(53)(54)(61)(62)(63)(64)를 통해 프로세서를 분배 버스(Distribution Bus: DIS Bus)(55)(65) 및 통합 버스(Consolidation Bus: CO Bus)(56)(66)로 연결하며, DIS 버스 및 CO 버스(DISCO)는 ATM INF(57)(67)를 통해 광선로(3)로 연결된다.The CIS distributes the processor through a Base Station Control Network Interface (BCN INF) 51, 52, 53, 54, 61, 62, 63, 64. DIS Bus (55) (65) and Consolidation Bus (CO Bus) (56) (66), where the DIS Bus and CO Bus (DISCO) are optically routed through ATM INF (57) (67). Connected to (3).

도 5 는 종래 기술에 의한 통신 상호접속 시스템(CIS)의 내부 구성을 나타낸 일 실시예로서, 도시한 바와 같이, 모든 BCN INF(54)는 ATM INF(57) 내부의 마이크로-턴(Micro-turn) 기능을 통해서만 패킷을 교환할 수 있다. 그러므로 상기와 같이 동작하는 CIS는 공통 버스의 구조가 DIS 버스와 CO 버스로 분리되어야 하고, 패킷의 집중현상과 ATM INF의 신뢰성에 따라 네트워크 전체의 신뢰성이 결정되며, ATM 스위칭을 필요로 하지 않는 내부 프로세서 간의 통신을 하는 경우에도 반드시 ATM INF를 통해야 한다는 문제점이 있었다.FIG. 5 illustrates an internal configuration of a communication interconnect system (CIS) according to the prior art, and as shown, all BCN INFs 54 are micro-turns within an ATM INF 57. Packets can be exchanged only with the Therefore, in the CIS operating as described above, the structure of the common bus must be separated into the DIS bus and the CO bus, and the reliability of the entire network is determined by the packet concentration and the reliability of the ATM INF, and does not require ATM switching. Even when communicating between processors, there is a problem that the ATM INF must be used.

따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명의 목적은, 코드분할 다중접속 기술을 사용하는 일반적인 통신 상호접속 네트워크(CIN)에 비동기 전송모드(ATM)의 개념을 도입함으로써, 광대역 데이터를 수용하기에 적합하며 단순한 구조를 가지는, 고속 데이터전송을 위한 통신 상호접속 네트워크를 제공하는 것이다.Accordingly, an object of the present invention, which was devised to solve the problems of the prior art operating as described above, introduces the concept of asynchronous transmission mode (ATM) to a general communication interconnection network (CIN) using code division multiple access technology. It is thereby to provide a communication interconnection network for high speed data transmission, which is simple and suitable for accommodating broadband data.

본 발명의 다른 목적과 장점은 하기된 발명의 상세한 설명을 읽고 첨부된 도면을 참조하면 보다 명백해질 것이다.Other objects and advantages of the present invention will become more apparent from the following detailed description of the invention and the accompanying drawings.

도 1 은 종래 기술에 의한 통신 상호접속 네트워크 구성의 일 실시예.1 is an embodiment of a communications interconnection network configuration in accordance with the prior art;

도 2 는 프로세서간 통신을 위한 패킷 데이터 프레임의 구조.2 illustrates a structure of a packet data frame for interprocessor communication.

도 3 은 종래 기술에 의한 HINA의 내부 구성을 나타낸 일 실시예.Figure 3 is an embodiment showing the internal configuration of the HINA according to the prior art.

도 4 는 종래 기술에 의해 비동기 전송모드 방식을 사용하는 통신 상호접속 네트워크(CIN) 구성의 일 실시예.4 is an embodiment of a communications interconnect network (CIN) configuration using the asynchronous transfer mode scheme by the prior art.

도 5 는 종래 기술에 의한 통신 상호접속 시스템(CIS)의 내부 구성을 나타낸 일 실시예.5 is an embodiment showing an internal configuration of a communication interconnect system (CIS) according to the prior art.

도 6 은 본 발명에 의한 통신 상호접속 네트워크 구성의 일 실시예.6 is an embodiment of a communication interconnection network configuration in accordance with the present invention.

도 7 은 본 발명에 의한 E-CIN 내부 구성의 일 실시예.Figure 7 is an embodiment of the internal configuration of the E-CIN according to the present invention.

도 8 은 본 발명에 의한 변환기(127) 구성의 일 실시예.8 is an embodiment of a transducer 127 configuration in accordance with the present invention.

도 9 는 본 발명에 의한 통신 상호접속 네트워크 구성의 다른 실시예.9 is another embodiment of a communication interconnection network configuration in accordance with the present invention.

도 10 은 본 발명에 의한 ATM INF(221) 구성의 일 실시예.Fig. 10 shows an embodiment of ATM INF 221 configuration according to the present invention.

도 11 은 본 발명에 의한 통신 상호접속 네트워크 구성의 또다른 실시예.11 is another embodiment of a communication interconnection network configuration in accordance with the present invention.

＜도면의 주요 부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

10,20 : 기지국 제어기 30 : 기지국10,20: base station controller 30: base station

11,13,24,26,35,41,42,43,44,45,46,111,112,113,114,141,142,143,144,211,213,241,243,311,313,321,323 : 프로세서11,13,24,26,35,41,42,43,44,45,46,111,112,113,114,141,142,143,144,211,213,241,243,311,313,321,323: Processor

12,14,22,25,27,28,32,34 : 고속 인터페이스 노드(HINA)12,14,22,25,27,28,32,34: High Speed Interface Node (HINA)

15,23,33,115,145,215,222,232,245,315,325 : 데이터 버스15,23,33,115,145,215,222,232,245,315,325: data bus

17,19,21,31 : 링크 인터페이스 E1 장치(LIEA)17,19,21,31: link interface E1 device (LIEA)

50,60 : 통신 상호접속 시스템(CIS)50,60: communication interconnection system (CIS)

51,52,53,54,61,62,63,64 : 기지국 제어 네트워크 인터페이스(BCN INF)51,52,53,54,61,62,63,64: Base station control network interface (BCN INF)

55,65,123,133 : 통합 버스(Co 버스) 56,66,122,132 : 분배(DIS 버스)55,65,123,133: Integrated bus (Co bus) 56,66,122,132: Distribution (DIS bus)

57,67,121,131,221,231,318,328 : 비동기 전송모드 인터페이스(ATM INF)57,67,121,131,221,231,318,328: Asynchronous Transfer Mode Interface (ATM INF)

3,102,202,301 : 광선로3,102,202,301: Ray

58 : 상위레벨 데이터링크 제어 블럭(HDLC)58: high level data link control block (HDLC)

110,140,210,240,310,320 : 기지국/기지국 제어기110,140,210,240,310,320: base station / base station controller

120,130,220,230 : 확장 통신 상호접속 네트워크(E-CIN)120,130,220,230: Extended Communication Interconnect Network (E-CIN)

112,114,142,144,212,214,242,244,312,314,322,324 : 제 1 HINA112,114,142,144,212,214,242,244,312,314,322,324: First HINA

116,117,146,147,216,217,246,247,316,317,326,327 : 제 2 HINASecond HINA: 116,117,146,147,216,217,246,247,316,317,326,327

124,125,126,134,135,136 : HINA INF124,125,126,134,135,136: HINA INF

101,103 : 직렬 인터페이스 127 : 변환기101,103: serial interface 127: converter

128 : CO 패킷 인터페이스 모듈(PIM)128: CO packet interface module (PIM)

129 : DIS 패킷 인터페이스 모듈(PIM)129 DIS packet interface module (PIM)

223,224,225,233,234,235 : 제 3 HINA223,224,225,233,234,235: 3rd HINA

상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명에 따른 고속 데이터전송을 위한 통신 상호접속 네트워크의 바람직한 실시예는,A preferred embodiment of a communication interconnection network for high-speed data transmission according to the present invention, which was devised to achieve the above object, is

통신을 원하는 프로세서와, 프로세서와 연결된 제 1 HINA(High Speed Node Assembly), 제 1 HINA를 다른 HINA로 연결하는 데이터 버스 및 데이터 버스와 연결되는 제 2 HINA로 구성되는 기지국/기지국 제어기와;A base station / base station controller comprising a processor for communication, a first High Speed Node Assembly (HINA) connected to the processor, a data bus connecting the first HINA to another HINA, and a second HINA connected to the data bus;

직렬 인터페이스를 통해 제 2 HINA와 연결되는 HINA INF(Interface)와, HINA INF와 연결된 CO 버스(Consolidation Bus), HINA INF와 연결된 DIS 버스(Distribution Bus) 및 CO 버스와 DIS 버스를 광선로로 연결하는 ATM INF (Asynchronous Transfer Mode Interface)로 구성되는 E-CIN(Expanded Communication Interface Network); 및HINA INF (Interface) connected to the second HINA via a serial interface, a CO bus (Consolidation Bus) connected to the HINA INF, a DIS bus connected to the HINA INF, and an ATM that optically connects the CO bus and the DIS bus. Expanded Communication Interface Network (E-CIN) configured with Asynchronous Transfer Mode Interface (INF); And

E-CIN를 다른 E-CIN으로 연결하는 광선로;로 구성된다.It consists of a light path connecting E-CIN to another E-CIN.

본 발명에 따른 고속 데이터전송을 위한 통신 상호접속 네트워크의 바람직한 다른 실시예는,Another preferred embodiment of a communication interconnection network for high speed data transmission according to the present invention is

통신을 원하는 프로세서와, 프로세서와 연결된 제 1 HINA와, 제 1 HINA를 다른 HINA로 연결하는 데이터 버스 및 데이터 버스와 연결된 제 2 HINA로 구성되는 기지국/기지국 제어기와;A base station / base station controller comprising a processor to communicate with, a first HINA connected to the processor, a data bus connecting the first HINA to another HINA, and a second HINA connected to the data bus;

직렬 인터페이스를 통해 제 2 HINA와 연결되는 제 3 HINA와; 제 3 HINA와 연결된 데이터 버스 및 데이터 버스를 광선로로 연결하는 ATM INF로 구성되는 E-CIN; 및A third HINA connected with a second HINA via a serial interface; An E-CIN consisting of a data bus connected to the third HINA and an ATM INF for optically connecting the data bus; And

E-CIN을 다른 E-CIN으로 연결하는 광선로;로 구성된다.It consists of; optical path connecting E-CIN to other E-CIN.

본 발명에 따른 고속 데이터전송을 위한 통신 상호접속 네트워크의 바람직한 또다른 실시예는,Another preferred embodiment of a communication interconnection network for high speed data transmission according to the invention is

통신을 원하는 프로세서와, 프로세서와 연결된 제 1 HINA와, 제 1 HINA를 다른 HINA로 연결하는 데이터 버스, 데이터 버스와 연결된 제 2 HINA 및 데이터 버스를 광선로로 연결하는 ATM INF로 구성되는 기지국/기지국 제어기와;A base station / base station controller consisting of a processor for communication, a first HINA connected to the processor, a data bus connecting the first HINA to another HINA, a second HINA connected to the data bus, and an ATM INF optically connecting the data bus. Wow;

기지국/기지국 제어기를 다른 기지국/기지국 제어기로 연결하는 광선로;로 구성된다.An optical fiber path connecting the base station / base station controller to another base station / base station controller.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the operating principle of the preferred embodiment of the present invention.

본 발명에 의한 통신 상호접속 네트워크의 일 실시예는 직렬 인터페이스를 사용하여 기지국/기지국 제어기의 HINA와 통신 상호접속 시스템(CIS)을 연결하고, CIS 간을 광선로로 연결한다. 그러므로 통신 상호접속 시스템은 ATM을 지원하는 동시에, HINA와의 인터페이스 기능을 추가로 가져야 한다.One embodiment of a communication interconnection network in accordance with the present invention uses a serial interface to connect a HINA of a base station / base station controller and a communication interconnection system (CIS), and to optically connect the CISs. Therefore, the communication interconnection system must support ATM and at the same time have additional interface function with HINA.

도 6 은 본 발명에 의한 통신 상호접속 네트워크 구성의 일 실시예를 나타낸 것으로서, 도시한 바와 같이, 기지국/기지국 제어기(110)(140)와; 기지국/기지국 제어기와 직렬 인터페이스(101)(103)를 통해 연결된 확장 통신 상호접속 네트워크(Expanded CIN: E-CIN)(120)(130) 및 E-CIN간을 연결하는 광선로(102)로 구성된 것으로, 이의 작용 및 효과를 상세히 설명하면 다음과 같다.Figure 6 illustrates one embodiment of a communications interconnection network configuration in accordance with the present invention, as shown, with a base station / base station controller 110,140; Consisting of an optical line 102 connecting an E-CIN with an Expanded CIN (E-CIN) 120 (130) connected with a base station / base station controller via a serial interface (101) (103). It will be described in detail the operation and effects thereof as follows.

기지국/기지국 제어기(110)(140) 내부에서 통신을 원하는 프로세서(111)(113)(141)(143)는 제 1 HINA(112)(114)(142)(144)와 데이터 버스(115)(145) 및 제 2 HINA(116)(117)(146)(147)를 통해 E-CIN(120)(130)로 연결된다.Processors 111, 113, 141, and 143 that wish to communicate within base station / base station controllers 110 and 140 are first HINA 112, 114, 142, 144 and data bus 115. 145 and second HINA 116, 117, 146, 147 are connected to E-CIN 120, 130.

제 2 HINA (116)(117)(146)(147)는 직렬 인터페이스를 통해 E-CIN(120)(130) 내부의 HINA INF(124)(125)(126)(134)(135)로 연결되는데, HINA INF는 CO 버스(123)(133) 및 DIS 버스(122)(132)를 통해 ATM INF(121)(131)로 연결되며, ATM INF는 CO 및 DIS 버스(123)(133)(122)(132)를 광선로(102)로 연결한다. HINA INF(124) (125)(126)(134)(135)는 BCN INF의 기능을 그대로 유지하면서 제 2 HINA(116)(117) (146)(147)와의 인터페이스를 추가로 수행할 수 있도록 구성된다.The second HINA 116, 117, 146, 147 connects to the HINA INF 124, 125, 126, 134, 135 inside the E-CIN 120, 130 via a serial interface. The HINA INF is connected to the ATM INF 121 and 131 via the CO bus 123 and 133 and the DIS bus 122 and 132, and the ATM INF is connected to the CO and DIS bus 123 and 133. 122) 132 to the optical path 102. HINA INF (124) (125) (126) (134) (135) allows additional interface with the second HINA (116) (117) (146) (147) while maintaining the functionality of the BCN INF. It is composed.

도 7 은 본 발명에 의한 E-CIN 내부 구성의 일 실시예를 나타낸 것으로, 도시한 바와 같이, N번째 HINA INF(126)은 CO 버스(123)와 DIS 버스(122)를 통해 ATM INF(121)로 연결되며, 포트 A를 통해 제 2 HINA(116)(117)(146)(147)로부터 수신한 데이터를 변환기(127)를 사용하여 변환한다.7 shows an embodiment of the internal configuration of the E-CIN according to the present invention, as shown, the N-th HINA INF 126 is an ATM INF 121 through the CO bus 123 and the DIS bus 122 ) And converts the data received from the second HINA 116 (117) 146 (147) via the port A using the converter 127.

도 8 은 본 발명에 의한 변환기(127) 구성의 일 실시예를 나타낸 것으로서, 변환기(127)는 마이크로 프로세서의 제어에 의하여, HINA를 위한 직렬 패킷과 패킷 인터페이스 모듈(Packet Interface Module: PIM)(128)(129)을 위한 병렬 패킷간의 상호변환을 수행하며, HINA 인터페이스 송신 클럭을 자체 발진기(Oscillator) 또는 HINA 인터페이스 수신 클럭으로부터 생성하고, 또한 DISCO 클럭으로부터 DIS 클럭과 CO 클럭을 생성한다.8 illustrates an embodiment of the configuration of a converter 127 according to the present invention, wherein the converter 127 is a serial packet and packet interface module (PIM) 128 for HINA under the control of a microprocessor. Inter-conversion between the parallel packets for 129 is generated, and the HINA interface transmit clock is generated from its own oscillator or HINA interface receive clock, and also the DIS clock and CO clock are generated from the DISCO clock.

변환기(127)는 제 2 HINA(116)(117)(146)(147)로부터 입력된 패킷에 대하여 시작 플래그(Opening Flag)를 검출하며, 최소 256바이트로부터 최대 2048바이트의 길이를 가지는 입력 패킷을 ATM 셀의 형태로 분할 및 재구성하거나, ATM 셀을 HINA 패킷의 형태로 재구성한다. 또한 변환기는 CO 버스(123)(133)를 위한 패킷(Consolidation Packet)을 CO PIM(128)으로 송신할 때, 패킷의 시작신호(CO_SOP), 패킷 유효신호(Packet Valid)(CO_PVLD) 및 이네이블 신호(CO_EN)를 생성하여 통합 패킷과 함께 전송하며, 패킷의 에러 검출은 수행하지 않기 때문에 중지 신호(Abort Signal)(CO_APD)는 항상 논리 '1'로 고정한다.The converter 127 detects an opening flag for a packet input from the second HINA 116 (117) 146 (147), and inputs an input packet having a length of at least 256 bytes and at most 2048 bytes. Split and reconfigure ATM cells or reconfigure ATM cells into HINA packets. In addition, when the converter transmits a packet (Consolidation Packet) for the CO bus (123) 133 to the CO PIM 128, the start signal (CO_SOP), packet valid signal (CO_PVLD) and enable of the packet The signal CO_EN is generated and transmitted together with the aggregated packet, and since the error detection of the packet is not performed, the abort signal CO_APD is always fixed to a logic '1'.

본 발명에 의한 통신 상호접속 네트워크(CIN)의 다른 실시예는 CO 버스와 DIS 버스를 데이터 버스로 통합하고 BCN INF를 HINA로 대체함으로써, 별도의 BCN INF 또는 HINA INF를 개발할 필요가 없으며 ATM INF의 구성을 단순화할 수 있다.Another embodiment of a communication interconnection network (CIN) according to the present invention integrates the CO bus and the DIS bus into a data bus and replaces the BCN INF with HINA, thereby eliminating the need to develop a separate BCN INF or HINA INF. The configuration can be simplified.

도 9 는 본 발명에 의한 통신 상호접속 네트워크 구성의 다른 실시예를 나타낸 것으로서, 도시한 바와 같이, 기지국/기지국 제어기(210)(240)와; 기지국/기지국 제어기와 직렬 인터페이스(201)(203)를 통해 연결된 E-CIN(220)(230) 및 E-CIN간을 연결하는 광선로(202)로 구성된 것으로, 이의 작용 및 효과를 상세히 설명하면 다음과 같다.9 shows another embodiment of a communication interconnection network configuration in accordance with the present invention, as shown, with a base station / base station controller 210,240; E-CIN 220 and 230 connected to the base station / base station controller through the serial interface 201 (203) and the optical path 202 for connecting between the E-CIN, its operation and effects will be described in detail As follows.

기지국/기지국 제어기(210)(240) 내부에서 통신을 원하는 프로세서(211) (213)(241)(243)는 제 1 HINA(212)(214)(242)(244)와 데이터 버스(215)(245) 및 제 2 HINA(216)(217)(246)(247)를 통해 E-CIN(220)(230)로 연결된다. 제 2 HINA (216) (217)(246)(247)는 직렬 인터페이스를 통해 E-CIN(220)(230) 내부의 제 3 HINA (223)(224)(225)로 연결되는데, 제 3 HINA는 데이터 버스(222)(232)를 통해 ATM INF(221)(231)로 연결되며, ATM INF는 광선로(202)로 연결된다. 데이터 버스를 통해 제 3 HINA(223)(224)(225)와 연결되는 ATM INF(221)(231)는, CO/DIS PIM 대신에 데이터 버스 정합을 위한 선입선출 메모리(First Input First Output: FIFO)와, ATM 프레이머(Framer)를 필요로 한다.Processors 211, 213, 241 and 243 that wish to communicate within base station / base station controllers 210 and 240 are first HINA 212, 214, 242, 244 and data bus 215. 245 and second HINA 216, 217, 246, 247 are connected to E-CIN 220, 230. The second HINA 216, 217, 246, 247 is connected via a serial interface to a third HINA 223, 224, 225 inside the E-CIN 220, 230, the third HINA. Is connected to the ATM INFs 221 and 231 via data buses 222 and 232, and the ATM INFs are connected to the optical path 202. The ATM INFs 221 and 231, which are connected to the third HINA 223, 224 and 225 via the data bus, are first input first output (FIFO) for data bus matching instead of the CO / DIS PIM. ) And an ATM Framer.

도 10 은 본 발명에 의한 ATM INF(221) 구성의 일 실시예를 나타낸 것으로, 도시한 바와 같이, ATM 프레이머(226)는 HINA를 위한 직렬 패킷 데이터와 ATM 셀 간의 변환을 수행하며, 외부 FIFO(227)(228)의 상태를 감시하여 FIFO를 읽거나 쓰기 위한 FIFO 제어 신호(클럭, 이네이블 신호 등)를 생성할 수 있다. 데이터 버스(222)로부터 FIFO(228)에 저장되는 패킷은 256 ~ 2048 바이트의 길이를 가진다. 그러므로 ATM 프레이머(226)는 FIFO(228)에서 읽어낸 패킷을 ATM 셀의 형식에 맞도록 재구성하며, 소넷(SONET: Synchronous Optical NETwork)(229)으로부터 검출한 ATM 셀을 데이터 버스의 송신 프레임에 적합하도록 시작 플래그를 붙여 FIFO(227)에 기록한다.10 illustrates an embodiment of the configuration of an ATM INF 221 according to the present invention. As illustrated, the ATM framer 226 performs conversion between serial packet data for an HINA and an ATM cell, and performs an external FIFO ( 227 and 228 can be monitored to generate FIFO control signals (clocks, enable signals, etc.) for reading or writing the FIFO. Packets stored in the FIFO 228 from the data bus 222 have a length of 256-2048 bytes. Therefore, the ATM framer 226 reconstructs the packet read from the FIFO 228 to match the format of the ATM cell, and fits the ATM cell detected from the synchronous optical network (SONET) 229 to the transmission frame of the data bus. The start flag is appended to the FIFO 227 to record.

본 발명에 의한 통신 상호접속 네트워크의 또다른 실시예는 기지국/기지국 제어기에 ATM INF를 추가하고 하나의 데이터 버스로 ATM 전송과 국부 교환(Local Switching)을 수행함으로써, 별도의 E-CIN을 사용하지 않고 단순한 구조로 통신 상호접속 네트워크를 구성할 수 있다.Another embodiment of the communication interconnection network according to the present invention does not use a separate E-CIN by adding an ATM INF to a base station / base station controller and performing ATM transmission and local switching on one data bus. It is possible to construct a communication interconnection network with a simple structure.

도 11 은 본 발명에 의한 통신 상호접속 네트워크 구성의 또다른 실시예를 나타낸 것으로서, 도시한 바와 같이, ATM INF(318)(328)와 광선로(301)를 사용하여 서로 연결되는 기지국/기지국 제어기(310)(320)로 구성된 것으로, 이의 작용 및 효과를 상세히 설명하면 다음과 같다.FIG. 11 illustrates another embodiment of a communication interconnection network configuration in accordance with the present invention, as shown, a base station / base station controller connected to each other using an ATM INF 318 328 and an optical path 301. FIG. It is composed of (310), 320, the operation and effects thereof will be described in detail as follows.

기지국/기지국 제어기(310)(320) 내부에서 통신을 원하는 프로세서(311) (313)(321)(323)는 제 1 HINA(312)(314)(322)(324)와 데이터 버스(315)(325)를 통해 ATM INF(318)(328)로 연결되며, ATM INF는 광선로를 통해 다른 ATM INF로 연결된다. 상기와 같이 구성되는 본 발명의 또다른 실시예는 하나의 데이터 버스로 ATM 전송과 국부 교환을 수행하여야 하므로 넓은 교환 대역폭을 필요로 한다.The processors 311, 313, 321, 323 that wish to communicate within the base station / base station controller 310, 320 are connected to the first HINA 312, 314, 322, 324 and the data bus 315. 325 is connected to ATM INFs 318 and 328, which are connected to the other ATM INFs via a light path. Another embodiment of the present invention configured as described above requires a wide switching bandwidth because ATM transfer and local exchange must be performed on one data bus.

이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.In the present invention operating as described in detail above, the effects obtained by the representative ones of the disclosed inventions will be briefly described as follows.

본 발명은, 셀룰러 시스템에 비동기 전송모드(ATM)를 지원하는 통신 상호접속 네트워크를 구현하여, 셀룰러 시스템의 이동 전화기가 광대역 데이터를 고속으로 송수신할 수 있다. 그러므로 이동 전화기에게 음성뿐만이 아니라 화상과 데이터 등과 같은 멀티미디어 데이터를 제공할 수 있다는 효과가 있다.The present invention implements a communication interconnection network supporting an asynchronous transmission mode (ATM) in a cellular system, so that mobile telephones of the cellular system can transmit and receive broadband data at high speed. Therefore, the mobile phone can provide not only voice but also multimedia data such as images and data.

Claims (5)

통신을 원하는 프로세서와, 프로세서와 연결된 제 1 HINA(High Speed Node Assembly), 제 1 HINA를 다른 HINA로 연결하는 데이터 버스 및 데이터 버스와 연결되는 제 2 HINA로 구성되는 기지국/기지국 제어기;A base station / base station controller comprising a processor to communicate with, a first High Speed Node Assembly (HINA) connected to the processor, a data bus connecting the first HINA to another HINA, and a second HINA connected to the data bus; 직렬 인터페이스를 통해 제 2 HINA와 연결되는 HINA INF(Interface)와, HINA INF와 연결된 CO 버스(Consolidation Bus), HINA INF와 연결된 DIS 버스(Distribution Bus) 및 CO 버스와 DIS 버스와 연결되는 ATM INF (Asynchronous Transfer Mode Interface)로 구성되는 E-CIN(Expanded Communication Interface Network); 및HINA INF (Interface) connected to the second HINA via serial interface, CO bus (Consolidation Bus) connected to HINA INF, DIS Bus connected to HINA INF, and ATM INF connected to CO bus and DIS bus ( Expanded Communication Interface Network (E-CIN) configured as Asynchronous Transfer Mode Interface (E-CIN); And E-CIN를 다른 E-CIN으로 연결하는 광선로;로 구성되는, 고속 데이터전송을 위한 통신 상호접속 네트워크.A fiber optic interconnection network for fast data transmission, comprising: an optical path connecting an E-CIN to another E-CIN. 제 1 항에 있어서, 상기 HINA INF는,The method of claim 1, wherein the HINA INF, 마이크로 프로세서의 제어에 의해 HINA를 위한 직렬 패킷과 PIM(Packet Interface Module)을 위한 병렬 패킷간의 상호변환을 수행하고, HINA로부터 입력된 패킷과 ATM 셀간의 패킷 분할 및 재구성을 수행하고, 전송 클럭을 생성하고, HINA로부터의 입력 패킷에 대하여 시작 플래그를 검출하고, PIM 인터페이스를 위한 신호를 생성하는 변환기;Under the control of the microprocessor, it performs mutual conversion between serial packets for HINA and parallel packets for PIM (Packet Interface Module), performs packet division and reconstruction between packets inputted from HINA and ATM cells, and generates a transmission clock. A transducer for detecting a start flag for an input packet from HINA and generating a signal for a PIM interface; 변환기를 CO 버스로 연결하는 CO PIM; 및CO PIM to connect the converter to the CO bus; And 변환기를 DIS 버스로 연결하는 DIS PIM;을 포함하는, 고속 데이터전송을 위한 상호접속 네트워크.An interconnect network for high speed data transfer, including a DIS PIM that connects the converter to the DIS bus. 통신을 원하는 프로세서와, 프로세서와 연결된 제 1 HINA와, 제 1 HINA를 다른 HINA로 연결하는 데이터 버스 및 데이터 버스와 연결된 제 2 HINA로 구성되는 기지국/기지국 제어기와;A base station / base station controller comprising a processor to communicate with, a first HINA connected to the processor, a data bus connecting the first HINA to another HINA, and a second HINA connected to the data bus; 직렬 인터페이스를 통해 제 2 HINA와 연결되는 제 3 HINA와; 제 3 HINA와 연결된 데이터 버스 및 데이터 버스와 연결되는 ATM INF로 구성되는 E-CIN; 및A third HINA connected with a second HINA via a serial interface; An E-CIN comprising a data bus connected to a third HINA and an ATM INF connected to the data bus; And E-CIN을 다른 E-CIN으로 연결하는 광선로;로 구성되는 , 고속 데이터전송을 위한 통신 상호접속 네트워크.A fiber optic interconnection network for high-speed data transmission, comprising: an optical path connecting an E-CIN to another E-CIN. 제 3 항에 있어서, 상기 ATM INF는,The method of claim 3, wherein the ATM INF, E-CIN의 데이터 버스와 연결되는 FIFO(First Input First Output)와;A first input first output (FIFO) connected to the data bus of the E-CIN; HINA를 위한 직렬 패킷 데이터와 ATM 셀 간의 변환을 수행하며, FIFO의 상태를 감시하여 FIFO를 읽거나 쓰기 위한 FIFO 제어 신호를 생성하고, FIFO에 저장되는 패킷과 ATM 셀간의 패킷 분할 및 재구성을 수행하는 ATM 프레이머(Framer);를 포함하는, 고속 데이터전송을 위한 통신 상호접속 네트워크.Performs conversion between serial packet data and ATM cells for HINA, generates FIFO control signals for reading or writing FIFOs by monitoring the status of FIFOs, and performs packet segmentation and reconstruction between packets stored in FIFOs and ATM cells. ATM Framer; a communication interconnection network for high speed data transfer. 통신을 원하는 프로세서와, 프로세서와 연결된 제 1 HINA와, 제 1 HINA를 다른 HINA로 연결하는 데이터 버스, 데이터 버스와 연결된 제 2 HINA 및 데이터 버스와 연결되는 ATM INF로 구성되는 기지국/기지국 제어기와;A base station / base station controller comprising a processor for communication, a first HINA connected with the processor, a data bus connecting the first HINA to another HINA, a second HINA connected with the data bus, and an ATM INF connected with the data bus; 기지국/기지국 제어기를 다른 기지국/기지국 제어기로 연결하는 광선로;로 구성되는, 고속 데이터전송을 위한 통신 상호접속 네트워크.And a fiber optic link connecting the base station / base station controller to another base station / base station controller.
KR1019980054489A 1998-12-11 1998-12-11 Communication interconnection network for high speed data transmission KR20000039224A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980054489A KR20000039224A (en) 1998-12-11 1998-12-11 Communication interconnection network for high speed data transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980054489A KR20000039224A (en) 1998-12-11 1998-12-11 Communication interconnection network for high speed data transmission

Publications (1)

Publication Number Publication Date
KR20000039224A true KR20000039224A (en) 2000-07-05

Family

ID=19562442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980054489A KR20000039224A (en) 1998-12-11 1998-12-11 Communication interconnection network for high speed data transmission

Country Status (1)

Country Link
KR (1) KR20000039224A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944843B1 (en) * 2000-12-15 2010-03-04 콸콤 인코포레이티드 Generating and implementing a communication protocol and interface for high data rate signal transfer
US8694663B2 (en) 2001-09-06 2014-04-08 Qualcomm Incorporated System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944843B1 (en) * 2000-12-15 2010-03-04 콸콤 인코포레이티드 Generating and implementing a communication protocol and interface for high data rate signal transfer
KR100978497B1 (en) * 2000-12-15 2010-08-30 콸콤 인코포레이티드 High data rate interface with improved link control
US8694663B2 (en) 2001-09-06 2014-04-08 Qualcomm Incorporated System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user

Similar Documents

Publication Publication Date Title
JP3789762B2 (en) Line cards that support circuit and packet switching
EP0161300B1 (en) Multimode data communication system
US7468988B2 (en) Methods and systems for improving utilization of high-speed time division multiplexed communications links at signal transfer point
US7016373B2 (en) Packet switching apparatus
KR20000039224A (en) Communication interconnection network for high speed data transmission
KR20070059447A (en) Packet processing apparatus and method with multiple switching ports support structure and packet processing system using the same
KR100198955B1 (en) Atm switching network
US6201806B1 (en) Communication system and method of operation for interfacing a private branch exchange with an asynchronous transmission mode voice and data network to provide seamless communication routing
KR100261288B1 (en) Asymmetric digital subscriber line subcriber interface module
KR100284004B1 (en) Host Digital Terminal in Demand-Density Optical Subscriber Transmitter
EP0841830B1 (en) Method for the transmission of DECT frames
KR20040005276A (en) Ethernet over SDH having GigaBit Ethernet Layer 2 switch
EA005826B1 (en) Transport of voice information over digital subscriber line with an embedded voice gateway module
CN101299659A (en) Network synchronous data interface
KR100364206B1 (en) Interface device capable of atm high-speed data communication in mobile communication bts system
US6810212B1 (en) Optical network termination system, apparatus, and optical network termination method
KR100287416B1 (en) Asynchronous Transmission Mode Cell Structure Conversion Method in Demand Dense Optical Subscriber Transmitter
KR100258706B1 (en) Switch network of atm exchange
KR100333713B1 (en) Apparatus for matching atm switch
KR960002687B1 (en) Module communication rx/tx device of dual-ring structure
KR100372877B1 (en) Apparatus for link extension in the Asynchronous Transfer Mode switching system
KR20010026644A (en) Base transceiver system for high-speed real-time packet transmission and method of processing a node using the same
KR100724854B1 (en) Communication method and apparatus between host system subscriber and remote system subscriber
KR19980030808A (en) Workstation connection of ATM switch
JPH1141247A (en) Audio packet generator

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination