KR20000037743A - 중금속불순물 게터링방법 - Google Patents
중금속불순물 게터링방법 Download PDFInfo
- Publication number
- KR20000037743A KR20000037743A KR1019980052476A KR19980052476A KR20000037743A KR 20000037743 A KR20000037743 A KR 20000037743A KR 1019980052476 A KR1019980052476 A KR 1019980052476A KR 19980052476 A KR19980052476 A KR 19980052476A KR 20000037743 A KR20000037743 A KR 20000037743A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon wafer
- edge portion
- metal impurities
- surface damage
- damage layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000012535 impurity Substances 0.000 title claims abstract description 18
- 229910001385 heavy metal Inorganic materials 0.000 title claims abstract description 17
- 238000005247 gettering Methods 0.000 title claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 230000007547 defect Effects 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 238000004140 cleaning Methods 0.000 abstract description 3
- 239000011324 bead Substances 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract description 2
- 230000000452 restraining effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 239000002244 precipitate Substances 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 제조공정중에 실리콘웨이퍼내로 유입된 중금속불순물(Heavy Metal Impurities)을 게터링하는 제조방법에 관한 것으로서 실리콘웨이퍼의 에지부(Edge Portion)에 소정깊이의 표면손상층을 형성하는 공정과, 상기실리콘웨이퍼를 열처리하여 상기표면손상층내에 다수의 벌크결함을 형성하는 공정을 구비한다. 특히 다수의 상기벌크결함은 제조공정중에 실리콘웨이퍼내에 유입된 중금속불순물을 게터링(Gettering)하여 중금속불순물로 인한 반도체소자의 접합누설전류(Junction Leakage Currents)를 억제하여 소자의 신뢰성 및 수율을 증대할 수 있는 잇점이 있다.
Description
본 발명은 반도체 소자의 게터링(Gettering) 처리방법에 관한 것으로서, 특히, 반도체공정중에 발생된 철(Fe), 크롬(Cr)같은 중금속불순물(Heavy Metal Impurities)을 게터링하는 방법에 관한 것이다.
DRAM(Dynamic Random Access Memory, 이하 DRAM이라 칭함) 또는 CCD(Charge Coupled Device, 이하 CCD 라 칭함) 등의 고집적 반도체 소자의 제조공정에 있어서 레지스트(Resist)막을 이용한 사진공정과 세정공정시 실리콘웨이퍼내로 유입된 중금속불순물은 반도체 소자의 수율과 신뢰성에 영향을 미치므로 실리콘웨이퍼내에 유입된 중금속불순물을 제거하는 것이 요구되고 있다.
종래에는 실리콘웨이퍼내의 중금속 불순물을 제거하기 위하여 진성게터링(Intrinsic Gettering: 이하, IG 라 칭함)처리방법을 사용하여 왔다.
이하, 종래의 IG처리방법을 설명한다.
실리콘웨이퍼는 질소((N₂)가스분위기에서 다음 3단계 열처리공정을 거친다.
제 1단계에서, 온도 1100℃, 30~60분의 열처리공정으로 실리콘웨이퍼내의 산소(O₂)불순물을 외부확산(Out Diffusion)방법으로 실리콘웨이퍼표면으로부터 제거하여 실리콘웨이퍼표면에 무결함대역(Defect-Free Zone)을 형성한다.
제 2 단계에서, 온도 700℃, 1~3시간의 열처리공정으로 실리콘웨이퍼내부에 산소 침전물(Oxygen Precipitation)의 핵(Nuclei)을 형성시킨다.
제 3 단계에서, 온도 1000℃, 1시간의 열처리공정으로 산소(O₂)는 실리콘웨이퍼내부에 형성된 산소침전물(Oxygen Precipitation)의 핵(Nuclei)으로 이동하여 결정결함(Defects)의 수를 증가시킨다. 이 결정결함은 포획하기 쉬운 중금속불순물을 끌어당기고 이것과 결합하여 안정한 구조를 가지려고 한다. 즉, 게터링(Gettering)처리능력를 향상시킨다.
그러나, 상술한 종래 기술에 따른 IG 처리방법으로는 동(Cu), 니켈(Ni)등의 중금속불순물은 어느 정도 제거할 수 있으나, 철(Fe), 크롬(Cr)등의 중금속불순물은 충분하게 효과적으로 제거할 수 없다. IG처리방법으로 제거되지 않은 중금속 불순물은 반도체소자의 접합누설전류(Junction Leakage Currents)의 증가를 가져온다.
예를 들면 CCD소자에서, 포토디텍터(Photodetector)영역에서 접합누설전류의 증가는 다크 커런트(Dark Current)의 증가를 가져오며, CCD소자의 성능(Performance)를 감소시킨다. DRAM소자에서는,접합누설전류의 증가로 리프레시 시간(Refresh Time)이 감소되는 문제점이 있다.
따라서 본 발명의 목적은 종래의 IG처리방법으로 제거되지 않은 중금속불순물(Heavy Metal Impurities)을 게터링하는 제조방법을 제공함에 있다.
본 발명의 다른 목적은 반도체소자에서 누설전류를 억제하는 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 소자영역에 악영향을 주는 전체결정결함(Gross Crystal Defects)이 없는 제조방법을 제공함에 있다.
상기 목적을 달성하기위한 본 발명에 따른 중금속불순물(Heavy Metal Impurities)을 게터링하는 반도체장치는 실리콘웨이퍼의 에지부(Edge Portion)에 소정깊이의 표면손상층을 형성하는 공정과, 상기실리콘웨이퍼를 열처리하여 상기표면손상층내에 다수의 벌크결함을 형성하는 공정을 구비한다.
도 1a 내지 도 1c 는 본 발명에 따른 실리콘웨이퍼의 에지부(Edge Portion)에 벌크결함 제조방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본발명을 상세히 설명한다.
도 1a 내지 도 1c 는 본 발명에 따른 반도체장치의 제조방법을 도시하는 공정도이다.
도 1a를 참조하면, P형의 실리콘웨이퍼(200)상에 레지스트을 도포하고, EBR(Edge Bead Removal)방법으로 실리콘웨이퍼의 에지(Edge, 100)로부터 5~10㎜ 사이에 도포된 레지스트를 제거한다. 도 1a 에서 보인 바와 같이 에지부((Edge Portion, 150)에 실리콘웨이퍼(200)의 일부가 노출되며 에지부(Edge Portion, 150)이외의 실리콘웨이퍼의 표면에 레지스트막(210)을 형성한다.
도 1b를 참조하면, 레지스트막(210)을 마스크로 하여 레지스트가 없는 실리콘웨이퍼(200)의 에지부(Edge Portion, 150)에 레이저 빔((Laser Beam)을 조사하여 에지부(Edge Portion, 150)의 실리콘웨이퍼(200)내에 소정깊이의 표면손상층(Surface Damage Layer, 220)을 형성한다.
상기에서 표면손상층(220)은 산소침전물(Oxygen Precipitates)로 이루어진 결정결함(Crystal Defects)으로 약 2~ 10 ㎛의 깊이를 갖는다.
상기에서 표면손상층(220)은 레이저 빔((Laser Beam)을 조사하여 형성하였으나 플라즈마(Plasma)을 이용한 딥 트렌치(Deep Trench)형태의 실리콘에칭, 고에너지의 이온주입 등의 방법으로 실리콘웨이퍼(200)내에 표면손상층을 형성할 수도 있다.
도 1c를 참조하면, 레지스트막(210)을 제거한 후 적당한 세정액으로 세정한다. 이어서 실리콘웨이퍼(200)를 고온 열처리한다.
상기에서 표면손상층(220)을 벌크결함(Bulk Defects)으로 형성하기 위한 고온열처리공정은 2단계 열처리공정이다. 제 1단계에서는 온도 850℃, 4시간의 열처리공정으로 벌크(Bulk)내의 산소 침전물(Oxygen Precipitates)의 핵생성(Nucleation)을 가져온다. 제 2단계에서는 온도 1100℃, 4시간의 열처리공정으로 벌크(Bulk)내의 산소침전물(Oxygen Precipitates)의 핵성장(Nucleation Growth)을 가져온다. 표면손상층(220)으로 벌크(Bulk)내의 산소침전물(Oxygen Precipitates)의 핵생성(Nucleation)은 가속된다.
표면손상층(220)의 깊이가 너무 적을 경우엔 산화공정이나 식각공정등의 후속공정으로 표면손상층(220)이 쉽게 제거된다. 한편 표면손상층(220)의 깊이가 적을 경우엔 벌크결함(Bulk Defects)의 형성이 가속화되지 않게 되며, 반면 표면손상층(220)의 깊이가 너무 클 경우엔 많은 결정결함(Crystal Defects)이 실리콘웨이퍼(200) 전표면에 형성되는 전체결정결함(Gross Crystal Defects)상태가 된다.
전체결정결함(Gross Crystal Defects)은 실리콘웨이퍼(200)의 소자들이 형성되는 소자영역(300)에 악영향을 준다. 그러므로 2단계 고온 열처리공정전에 표면손상층(220)의 깊이를 적절하게 조정해야 한다.
표면손상층(220)에 형성된 벌크결함(Bulk Defects)은 반도체 소자의 제조공정중에 실리콘웨이퍼(200)내에 유입된 중금속불순물을 벌크결함(Bulk Defects)내로 게터링(Gettering)할 수 있다.
본 발명에 의한 실리콘웨이퍼의 에지부(Edge Portion)의 표면손상층(Surface Damage Layer)에 형성된 벌크결함(Bulk Defects)은 반도체 소자의 제조공정중에 실리콘웨이퍼내에 유입된 전기적으로 활성적인(Electrically Active) 중금속불순물을 벌크결함(Bulk Defects)내로 게터링(Gettering)하여 중금속 불순물로 인한 반도체소자의 접합누설전류(Junction Leakage Currents)를 억제하여 소자의 신뢰성 및 수율(Yield)증가를 가져온다.
Claims (4)
- 실리콘웨이퍼의 에지부(Edge Portion)에 소정깊이의 표면손상층을 형성하는 공정과, 상기실리콘웨이퍼를 고온 열처리하여 상기표면손상층내에 다수의 벌크결함을 형성하는 공정을 구비하는 중금속불순물을 게터링하는 제조방법.
- 청구항 1항에 있어서, 상기표면손상층의 깊이가 2㎛~ 10 ㎛ 인 것을 특징으로 하는 중금속불순물을 게터링하는 제조방법.
- 청구항 1항에 있어서, 상기실리콘웨이퍼의 에지부(Edge Portion)이외 영역에 소자영역이 형성되는 것을 특징으로 하는 중금속불순물을 게터링하는 제조방법.
- 실리콘웨이퍼의 에지부(Edge Portion)이외부분에 레지스트막을 형성하는 공정과, 상기에지부에 레이저 빔을 조사하여 소정깊이의 표면손상층을 형성하는 공정과, 상기실리콘웨이퍼를 고온 열처리하여 상기표면손상층내에 다수의 벌크결함을 형성하는 공정을 구비하는 중금속불순물을 게터링하는 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980052476A KR100275959B1 (ko) | 1998-12-02 | 1998-12-02 | 중금속불순물 게터링방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980052476A KR100275959B1 (ko) | 1998-12-02 | 1998-12-02 | 중금속불순물 게터링방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000037743A true KR20000037743A (ko) | 2000-07-05 |
| KR100275959B1 KR100275959B1 (ko) | 2000-12-15 |
Family
ID=19560945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980052476A KR100275959B1 (ko) | 1998-12-02 | 1998-12-02 | 중금속불순물 게터링방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100275959B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111755588A (zh) * | 2020-06-17 | 2020-10-09 | 济南晶正电子科技有限公司 | 一种复合单晶压电基板及其制备方法 |
-
1998
- 1998-12-02 KR KR1019980052476A patent/KR100275959B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111755588A (zh) * | 2020-06-17 | 2020-10-09 | 济南晶正电子科技有限公司 | 一种复合单晶压电基板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100275959B1 (ko) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4376657A (en) | Method of making fault-free surface zone in semiconductor devices by step-wise heat treating | |
| JP2575545B2 (ja) | 半導体装置の製造方法 | |
| US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
| US5360748A (en) | Method of manufacturing a semiconductor device | |
| JPS6037775A (ja) | 集積回路構成体の製造方法 | |
| JP2856157B2 (ja) | 半導体装置の製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| KR20000006001A (ko) | 무결함영역을가진반도체 | |
| JPS59124136A (ja) | 半導体ウエハの処理方法 | |
| KR100275959B1 (ko) | 중금속불순물 게터링방법 | |
| JPH04130731A (ja) | 半導体集積回路装置の製造方法 | |
| US6518150B1 (en) | Method of manufacturing semiconductor device | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JPH0737893A (ja) | 半導体装置およびその製造方法 | |
| KR100545990B1 (ko) | 실리콘웨이퍼 내의 금속 불순물 제거 방법 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPS58102528A (ja) | 半導体ウエ−ハの処理方法 | |
| JPH0384931A (ja) | 半導体基板のゲッタリング方法 | |
| JPS60233824A (ja) | 半導体基板の処理方法 | |
| US5556793A (en) | Method of making a structure for top surface gettering of metallic impurities | |
| JPS63164440A (ja) | 半導体装置の製造方法 | |
| JPS6149427A (ja) | 半導体装置の製造方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JPS6042839A (ja) | 半導体ウエハの処理方法 | |
| JPH0529240A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 18 |
|
| LAPS | Lapse due to unpaid annual fee |