KR20000034369A - Method for controlling memory of digital data process system - Google Patents
Method for controlling memory of digital data process system Download PDFInfo
- Publication number
- KR20000034369A KR20000034369A KR1019980051697A KR19980051697A KR20000034369A KR 20000034369 A KR20000034369 A KR 20000034369A KR 1019980051697 A KR1019980051697 A KR 1019980051697A KR 19980051697 A KR19980051697 A KR 19980051697A KR 20000034369 A KR20000034369 A KR 20000034369A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- size
- memory
- memory means
- bytes
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
- H04N21/4435—Memory management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
Description
본 발명은 디지털 데이터 처리 시스템의 메모리 수단에 관한 것으로, 더욱 상세하게는 일반적인 디지털 데이터 처리 시스템에서 사용되는 메모리 수단을 효율적으로 제어하는데 적합한 디지털 데이터 처리 시스템의 메모리 제어 방법에 관한 것이다.The present invention relates to a memory means of a digital data processing system, and more particularly to a memory control method of a digital data processing system suitable for efficiently controlling the memory means used in a general digital data processing system.
근래 들어, 영상 및 음성 데이터를 전송하는 통신 시스템에서 선명한 영상 화면과 음성 데이터를 전송하기 위해 각각의 영상 및 음성 데이터를 디지털 데이터로 변환하고, 다시 이를 MPEG 기법을 이용하여 압축한 후 전송하므로써, 고화질의 영상 서비스 및 데이터의 실시간 전송이 가능하게 되었다.In recent years, in a communication system that transmits video and audio data, each video and audio data is converted into digital data for transmission of clear video and audio data, and then compressed and transmitted using MPEG technology. Real-time transmission of video services and data.
그리고, 이러한 디지털 데이터 전송 기법을 적용한 시스템으로는 디지털 방송 시스템, 디지털 위성 방송 시스템, 주문형 비디오 시스템, 디지털 케이블 방송 시스템 등을 예로 들 수 있는데, 이 중에서 디지털 방송 시스템을 예로 하여 설명하면, 잘 알려진 바와 같이 디지털 방송 시스템은 아날로그 방송에 비해 매우 선명한 영상 및 음향 품질을 제공하는 디지털 방송(지상파, 케이블 또는 위성 디지털 방송)에 대한 관심이 고조되고 있으며, 일부 지역들에서는 디지털 방송을 시험 실시하고 있거나 또는 조만간에 시험 실시 또는 시행을 계획하고 있다. 따라서, 이러한 디지털 방송에 대응할 수 있는 디지털 티브이의 보급이 급격하게 확산되고 있다.In addition, examples of a system using the digital data transmission technique include a digital broadcasting system, a digital satellite broadcasting system, an on-demand video system, a digital cable broadcasting system, and the like. Likewise, digital broadcasting systems are gaining interest in digital broadcasting (terrestrial, cable or satellite digital broadcasting), which provides much clearer image and sound quality than analog broadcasting, and some regions are testing digital broadcasting or sooner or later. We plan to conduct or conduct a test. Therefore, the spread of digital TVs that can cope with such digital broadcasting is rapidly spreading.
또한, 상술한 바와 같은 디지털 방송은 우수한 품질의 영상과 음향을 제공하는 장점 이외에도 부가 디지털 서비스 데이터 전송 및 그래픽을 이용한 사용자 인터페이스의 획기적인 개선을 큰 장점으로 들 수 있다.In addition to the advantages of providing high-quality video and sound, the digital broadcasting may be a significant advantage of a significant improvement of the user interface using additional digital service data transmission and graphics.
한편, 이러한 디지털 방송 신호를 수신하여 디스플레이하는 디지털 티브이를 포함한 대부분의 디지털 데이터 처리 시스템에는 각종 데이터를 저장하기 위한 메모리 수단이 구비되며, 이러한 메모리 수단은 데이터의 반복적인 기록 및 삭제가 가능하도록 하기 위하여 플래시 메모리로 구성된다.On the other hand, most digital data processing systems including a digital TV for receiving and displaying such digital broadcast signals are provided with memory means for storing a variety of data, such memory means in order to be able to repeatedly record and delete data It consists of flash memory.
도 3은 이러한 일반적인 디지털 데이터 처리 시스템중 하나인 디지털 티브이의 개략적인 구성을 도시한 블록구성도로써, 튜너 및 복조부(310), 제어부(320), 역다중화부 및 디코더(330), A/V 신호 처리부(340), 메모리부(350)를 포함한다.FIG. 3 is a block diagram illustrating a schematic configuration of a digital TV, which is one of such general digital data processing systems. The tuner and demodulator 310, the controller 320, the demultiplexer and decoder 330, and A / The V signal processor 340 and the memory 350 are included.
동도면을 참조하면, 튜너 및 복조부(310)는 제어부(320)의 제어에 의거하여 도시 생략된 수신단을 통해 수신된 디지털 방송 신호를 수신하여 튜닝하고 이를 전송측의 변조 방식에 대응하여 복조한 후 역다중화부 및 디코더(330)로 출력하게 된다. 그리고, 역다중화부 및 디코더(330)는 복조된 디지털 지상파 방송 신호로부터 영상 신호 및 음성 신호, 그리고 각종 부가 정보 데이터를 분리한 후 디코딩하게 되고, 이때 디코딩된 영상 신호와 음성 신호는 A/V 신호 처리부(340)를 통해 다시 소정의 신호 처리 과정을 거친 후, 아날로그 신호로 변환되어 도시 생략된 모니터와 스피커를 통해 출력하게 된다.Referring to the figure, the tuner and demodulator 310 receives and tunes a digital broadcast signal received through a receiver (not shown) under the control of the controller 320 and demodulates it according to the modulation scheme on the transmission side. The demultiplexer and the decoder 330 are then output. The demultiplexer and the decoder 330 separate the video signal, the audio signal, and various additional information data from the demodulated digital terrestrial broadcast signal, and decode the decoded video signal and the audio signal. After a predetermined signal processing process through the processor 340, it is converted into an analog signal and output through the monitor and speaker (not shown).
한편, 상술한 역다중화부 및 디코더(330)에서 분리된 각종 부가 정보 데이터는 메모리부(350)에 저장한 후 사용자의 요구 신호에 의해 소정 형태의 정보 화면으로 구성하여 디스플레이하게 된다. 이때, 일반적인 디지털 티브이에서는 상술한 각종 부가 정보 데이터를 반복적으로 기록 및 갱신할 수 있도록 하기 위하여 플래시 메모리 수단으로 구성된다.Meanwhile, the various additional information data separated by the demultiplexer and the decoder 330 described above are stored in the memory 350 and then configured to be displayed as a predetermined information screen by a user's request signal. In this case, the general digital TV is composed of flash memory means to repeatedly record and update the above-described additional information data.
이러한, 일반적인 디지털 데이터 처리 시스템에서 데이터의 기록 및 삭제, 갱신을 반복적으로 수행하기 위해 사용되는 플래시 메모리는 기설정된 소정 단위(예를 들어, 64KB)를 갖는 블럭 형태로 데이터를 기록 또는 삭제하게 된다. 즉, 외부로부터 임의의 데이터가 전송되어 이를 기록하는 경우에는 전송된 데이터를 64KB씩 구분하여 저장하게 된다.In such a general digital data processing system, a flash memory used to repeatedly record, delete, and update data is recorded or deleted in a block form having a predetermined unit (for example, 64 KB). In other words, when arbitrary data is transmitted from the outside and recorded, the transmitted data is divided and stored by 64 KB.
하지만, 이러한 종래의 디지털 데이터 처리 시스템에서 플래시 메모리에 기록되는 각종 데이터의 크기가 반드시 64KB씩 제공되는 것은 아니고, 그에 따라 64KB 크기의 한 블록이 모두 사용되는 것은 아니다. 예를 들면, 외부로부터 전송된 데이터의 크기가 82KB일 경우에는 플래시 메모리내의 임의의 제 1 블록에 64KB의 데이터를 저장한 다음, 다시 임의의 다른 제 2 블록에 나머지 18KB의 데이터를 기록하게 된다. 이때, 제 2 블록에는 46KB는 데이터가 기록되지 않은 빈 영역으로 존재 하지만, 플래시 메모리 및 이를 제어하는 제어부의 데이터 기록 특성이 한 블록 단위로 데이터를 기록하기 때문에 나머지 46KB의 영역은 사용할 수 없게 된다.However, in such a conventional digital data processing system, the size of various data recorded in the flash memory is not necessarily provided by 64 KB, and thus not all blocks having a size of 64 KB are used. For example, when the size of data transmitted from the outside is 82 KB, 64 KB of data is stored in any first block in the flash memory, and then the remaining 18 KB of data is recorded in any other second block. At this time, the 46KB in the second block exists as an empty area in which no data is written, but since the data recording characteristics of the flash memory and the control unit controlling the data record data in units of one block, the remaining 46KB may not be used.
따라서, 종래의 일반적인 디지털 데이터 처리 시스템에서는 상술한 바와 같은 메모리 제어 방법으로 인해 메모리의 수단의 낭비가 심하게 나타나고, 그로 인해 실제 메모리 수단에 기록하기 위한 각종 부가 데이터의 크기 보다 훨씬 더 많은 메모리 영역이 필요하게 됨으로써, 디지털 데이터 처리 시스템의 전반적인 제조 비용이 더 증가하게 되는 문제점이 있다.Therefore, in the conventional general digital data processing system, the waste of memory means is severely caused by the memory control method as described above, and thus a much larger memory area is required than the size of various additional data for writing to the actual memory means. As a result, the overall manufacturing cost of the digital data processing system is further increased.
따라서, 본 발명은 상기한 점에 착한하여 안출한 것으로, 디지털 데이터 처리 시스템에서 메모리를 효율적으로 제어하므로써, 각종 데이터를 저장하기 위해 필요로 하는 메모리 수단의 크기를 최소화시킬 수 있는 디지털 데이터 처리 시스템의 메모리 제어 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been made in view of the above point, and the digital data processing system is capable of minimizing the size of the memory means required for storing various data by efficiently controlling the memory in the digital data processing system. The purpose is to provide a memory control method.
상기 목적을 달성하기 위하여 본 발명은, n 바이트 크기를 갖는 블록 단위로 데이터를 기록하는 제 1 메모리 수단과 어드레스 저장 수단 및 상기 각 수단을 제어하기 위한 제어 수단을 구비하여 외부로부터 입력된 디지털 데이터를 기록하는 디지털 데이터 처리 시스템의 메모리 제어 방법에 있어서, 상기 디지털 데이터 처리 시스템은, 상기 n 바이트 미만의 크기를 갖는 데이터를 임시 저장하기 위한 제 2 메모리 수단을 포함하고, 상기 n은 양의 정수를 의미하며, 상기 방법은: 상기 제 1 메모리 수단에 기록하기 위한 데이터가 입력되면, 상기 제 2 메모리 수단에 임시 저장된 데이터가 존재하는지를 검출하는 제 1 단계; 상기 검출 결과, 상기 제 2 메모리 수단에 임시 저장된 데이터가 존재하지 않으면, 상기 입력된 데이터의 크기가 상기 n 바이트 이상인지를 판단하는 제 2 단계; 상기 판단 결과, 상기 입력된 데이터의 크기가 상기 n 바이트 이상이면, 상기 입력된 데이터를 상기 제 1 메모리 수단에 상기 n 바이트 단위씩 순차 기록하고, 상기 n 바이트 미만의 크기를 갖는 나머지 데이터 발생하면, 상기 나머지 데이터를 상기 제 2 메모리 수단에 임시 저장하는 제 3 단계; 상기 판단 결과, 상기 입력된 데이터의 크기가 상기 n 바이트 미만이면, 상기 입력된 데이터를 상기 제 2 메모리 수단에 임시 저장하는 제 4 단계; 상기 제 1 단계에서의 검출 결과, 상기 제 2 메모리 수단에 임시 저장된 데이터가 존재하면, 상기 입력된 데이터와 상기 임시 저장된 데이터를 하나의 데이터로 재구성하고, 상기 재구성된 데이터의 크기가 상기 n 바이트 크기 이상인지를 비교하는 제 5 단계; 상기 비교 결과, 상기 재구성된 데이터의 크기가 상기 n 바이트 크기 미만이면, 상기 재구성된 데이터를 상기 제 2 메모리 수단에 임시 저장하고, 상기 재구성된 데이터의 크기가 상기 n 바이트 크기 이상이면, 상기 재구성된 데이터를 상기 제 1 메모리 수단에 상기 n 바이트 단위씩 순차 기록하며, 상기 n 바이트 미만의 크기를 갖는 나머지 데이터 발생하면, 상기 나머지 데이터를 상기 제 2 메모리 수단에 임시 저장하는 제 6 단계를 포함하는 디지털 데이터 처리 시스템의 메모리 제어 방법을 제공한다.In order to achieve the above object, the present invention comprises a first memory means for recording data in units of blocks having a size of n bytes, an address storing means, and a control means for controlling the respective means to receive digital data input from the outside. A memory control method of a digital data processing system for recording, wherein the digital data processing system includes second memory means for temporarily storing data having a size of less than n bytes, wherein n means a positive integer. And the method comprises: a first step of detecting whether data temporarily stored in the second memory means is present when data for writing to the first memory means is input; A second step of determining whether the size of the input data is greater than or equal to n bytes when there is no temporarily stored data in the second memory means as a result of the detection; As a result of the determination, when the size of the input data is equal to or greater than n bytes, the input data is sequentially written to the first memory means by the unit of n bytes, and when the remaining data having a size of less than n bytes is generated, A third step of temporarily storing the remaining data in the second memory means; A fourth step of temporarily storing the input data in the second memory means if the size of the input data is less than the n bytes as a result of the determination; As a result of the detection in the first step, if temporarily stored data exists in the second memory means, the input data and the temporarily stored data are reconstructed into one data, and the size of the reconstructed data is n bytes in size. A fifth step of comparing whether it is abnormal; The comparison result shows that the reconstructed data is temporarily stored in the second memory means when the size of the reconstructed data is less than the n byte size, and the size of the reconstructed data is larger than the n byte size when the size of the reconstructed data is larger than the n byte size. And a sixth step of sequentially writing data in the first memory means in units of n bytes, and temporarily storing the remaining data in the second memory means when remaining data having a size of less than n bytes is generated. A memory control method of a data processing system is provided.
도 1은 본 발명의 바람직한 실시예에 따른 디지털 데이터 처리 장치의 메모리 제어 방법을 적용하기에 적합한 하드웨어의 블록구성도,1 is a block diagram of hardware suitable for applying a memory control method of a digital data processing apparatus according to an embodiment of the present invention;
도 2는 본 발명의 바람직한 실시예에 따른 디지털 신호 데이터 장치의 메모리 제어 과정을 도시한 플로우차트,2 is a flowchart illustrating a memory control process of a digital signal data device according to an embodiment of the present invention;
도 3은 종래의 일반적인 디지털 데이터 처리 시스템의 구성에 대한 일례를 도시한 블록구성도.3 is a block diagram showing an example of the configuration of a conventional general digital data processing system.
<도면의 주요 부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>
10 : 제어부 20 : 플래시 메모리10: control unit 20: flash memory
30 : NVRAM 40 : 어드레스 저장부30: NVRAM 40: address storage
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 핵심 요지는, 디지털 티브이와 다른 디지털 방송 수신기(예를 들어, 위성 방송 수신기)를 포함하는 디지털 데이터 처리 시스템에서 구비되는 메모리 영역의 낭비를 최소화하므로써, 메모리 수단의 크기를 감소시킬 수 있다는 것이다.First, a key aspect of the present invention is to reduce the size of the memory means by minimizing the waste of the memory area provided in the digital data processing system including the digital TV and other digital broadcast receivers (e.g., satellite broadcast receivers). Can be.
도 1은 본 발명의 바람직한 실시예에 따른 디지털 데이터 처리 장치의 메모리 제어 방법을 적용하기에 적합한 하드웨어, 즉 일반적인 디지털 비디오 데이터 처리 시스템에서의 메모리 제어와 관련된 구성 수단을 도시한 블록구성도로써, 제어부(10), 플래시 메모리, NVRAM(Non-Volatile RAM: 30), 어드레스 제어부(40)를 포함한다.FIG. 1 is a block diagram illustrating a configuration unit related to hardware control in a general digital video data processing system, that is, hardware suitable for applying a memory control method of a digital data processing apparatus according to an exemplary embodiment of the present invention. 10, a flash memory, a non-volatile RAM 30, and an address control unit 40.
동도면을 참조하여 설명하면, 상술한 바와 같은 구성 수단을 포함하는 디지털 데이터 시스템의 초기 상태에서 제어부(10)는 외부로부터 입력되는 데이터를 플래시 메모리(20)에 기록하게 되는데, 이때 기설정된 소정 크기(예를 들어, 64KB)를 갖는 블록 단위로 입력된 데이터를 기록하게 된다. 만일, 입력된 데이터의 크기가 플래시 메모리(20)의 한 블록에 해당하는 크기, 즉 64KB 미만일 경우에는 입력된 데이터를 플래시 메모리(20)에 기록하지 않고, NVRAM(30)에 임시 저장하게 된다.Referring to the drawings, in the initial state of the digital data system including the configuration means as described above, the control unit 10 writes data input from the outside to the flash memory 20, at this time predetermined size Data input in units of blocks having (eg, 64 KB) is recorded. If the size of the input data is less than a size corresponding to one block of the flash memory 20, that is, less than 64 KB, the input data is temporarily stored in the NVRAM 30 without being written to the flash memory 20.
이와는 달리, 외부로부터 제어부(10)에 입력된 데이터의 크기가 64KB 이상일 경우에는, 제어부(10)는 입력된 데이터를 64KB 크기를 갖는 플래시 메모리(20)의 한 블록 단위로 저장한 후 64KB 미만의 나머지 데이터는 상술한 바와 같이 NVRAM(30)에 임시 저장하게 된다. 예를 들어, 외부로부터 입력된 데이터의 크기가 156KB일 경우에, 제어부(10)는 입력된 데이터를 64KB씩 플래시 메모리(20)의 두 개의 블록에 이를 기록한 후 나머지 데이터 28KB(156KB - 64KB × 2)는 NVRAM(30)에 임시 저장하게 된다. 그리고, 계속해서 제어부(10)는 플래시 메모리(20)와 NVRAM(30)에 기록된 데이터의 어드레스 정보(데이터의 시작 및 끝 번지, 데이터의 크기 등을 포함)를 어드레스 저장부(30)에 기록하므로써, 추후에 기록된 데이터의 추출이 가능하도록 한다.On the contrary, when the size of data input to the controller 10 from the outside is 64 KB or more, the controller 10 stores the input data in one block unit of the flash memory 20 having a size of 64 KB, and then the size of the data is less than 64 KB. The remaining data is temporarily stored in the NVRAM 30 as described above. For example, when the size of data input from the outside is 156 KB, the controller 10 writes the input data into two blocks of the flash memory 20 by 64 KB, and then stores the remaining data 28 KB (156 KB-64 KB × 2). ) Is temporarily stored in the NVRAM 30. Subsequently, the controller 10 writes address information (including start and end addresses of data, size of data, etc.) of the data recorded in the flash memory 20 and the NVRAM 30 to the address storage unit 30. Thus, it is possible to extract data recorded later.
상술한 바와 같은 과정을 거친 후 다시 외부로부터 또 다른 데이터가 입력되면, NVRAM(30)에 임시 저장된 데이터와 입력된 데이터를 64KB 단위로 재구성하여 플래시 메모리(20)에 기록하고, 다시 나머지 데이터는 NVRAM(30)에 임시 저장하게 된다.If another data is input again from the outside after the above-described process, the data temporarily stored in the NVRAM 30 and the input data are reconstructed in units of 64 KB and written to the flash memory 20, and the remaining data is again stored in the NVRAM. Temporarily stored at 30.
결과적으로, 동도면에 도시된 바와 같은 대부분의 디지털 데이터 처리 시스템에서 플래시 메모리(20)의 기록 및 삭제를 제어하는 제어부(10)는 기설정된 크기(64KB)의 블록 단위로 데이터를 기록하기 때문에 외부로부터 입력된 데이터가 기설정된 크기보다 작거나 플래시 메모리(20)에 기록하고 남은 일부 데이터(기설정된 크기 미만의 데이터)를 NVRAM(30)에 임시 저장한 후 추후에 다시 다른 데이터가 입력되면, NVRAM(30)에 임시 저장된 데이터와 입력된 데이터를 기설정된 크기의 데이터로 제구성하여 플래시 메모리(20)에 기록하게 됨으로써, 플래시 메모리(20)의 각 블록에 대한 낭비를 최소화할 수 있다.As a result, in most digital data processing systems as shown in the drawing, the controller 10 that controls the recording and erasing of the flash memory 20 writes data in units of blocks having a predetermined size (64 KB). If the data input from the memory is smaller than the preset size or is written in the flash memory 20 and some data remaining (data below the preset size) is temporarily stored in the NVRAM 30 and other data is input later, the NVRAM The data stored temporarily at 30 and the input data are reconfigured into data having a predetermined size and recorded in the flash memory 20, thereby minimizing waste for each block of the flash memory 20.
한편, 상술한 어드레스 저장부(40)는 메모리 수단을 포함한 모든 디지털 데이터 처리 시스템에서 사용되는 어드레스 저장 수단을 이용한 것이기 때문에 별도로 구성할 필요가 없지만, 상술한 NVRAM(30)은 디지털 데이터 처리 시스템중 일부 시스템(예를 들어, 주문형 비디오 시스템, 인터넷 셋탑 등)에서만 구비되고, 다른 일부 디지털 데이터 처리 시스템에서는 선택적으로 구비되는 수단이기 때문에 NVRAM(30)이 구비되지 않는 시스템에서는 본 발명에 따른 메모리 제어 방법을 적용하기 위해 별도의 NVRAM(30)이 구비되어야만 한다.On the other hand, the above-described address storage unit 40 does not need to be separately configured because it uses address storage means used in all digital data processing systems including memory means, but the above-described NVRAM 30 is a part of the digital data processing system. In a system (e.g., on-demand video system, Internet set-top, etc.) which is provided only in a system (e.g., an on-demand video system, an Internet set-top, etc.) and which is selectively provided in some other digital data processing systems, a system for controlling the memory according to the present invention is not provided in the system without the NVRAM 30. A separate NVRAM 30 must be provided for the application.
하지만, 이때 필요로 하는 NVRAM(30)의 크기는 플래시 메모리(20)의 한 블록 크기와 대응하는 크기, 즉 플래시 메모리(20)의 한 블록에 대한 크기가 64KB일 경우에 NVRAM(30)의 크기도 이와 동일한 64KB만으로 구성할 수 있게 되며, 데이터의 안정성을 고려하더라도 128KB 크기이면 충분하게 되는데, 이는 본 발명에 따른 메모리 제어 방법에 의해 절약되는 플래시 메모리(20)의 크기에 비하면 매우 작은 크기에 불과하기 때문에 NVRAM(30)이 구비되지 않는 시스템에서도 별도의 NVRAM(30)을 구비하여 본 발명에 따른 메모리 제어 방법을 적용하면, 시스템의 전반적인 메모리 효율 측면에서 보다 더 큰 효과를 얻을 수 있을 것이다.However, the size of the NVRAM 30 required at this time corresponds to the size of one block of the flash memory 20, that is, the size of the NVRAM 30 when the size of one block of the flash memory 20 is 64 KB. The same 64KB can also be configured, and considering the stability of the data, 128KB size is sufficient, which is only a very small size compared to the size of the flash memory 20 saved by the memory control method according to the present invention. Therefore, even if the system does not include the NVRAM 30 is provided with a separate NVRAM 30 to apply the memory control method according to the present invention, it will be possible to obtain a greater effect in terms of the overall memory efficiency of the system.
그리고, 상술한 바와 같이 플래시 메모리(20)에 기록된 데이터를 임시 저장하기 위한 수단으로 NVRAM(30)을 이용하는 것은 플래시 메모리(20)에 기록된 데이터를 임시 저장한 후 이를 입력된 데이터와 함께 기록하는 과정에서 시스템의 전원 차단 또는 외부 요인에 의해 시스템이 다운(down)될 경우, NVRAM(30)에 임시 저장된 데이터가 손실되는 것을 방지하기 위해서이며, 이는 NVRAM과 동일한 기록 특성, 즉 전원이 차단될 경우에도 기록된 데이터를 보존할 수 있는 안정성을 갖는 메모리 수단으로도 구성할 수가 있다.As described above, using the NVRAM 30 as a means for temporarily storing data recorded in the flash memory 20 temporarily stores the data recorded in the flash memory 20 and then writes the data together with the input data. In order to prevent the loss of data temporarily stored in the NVRAM 30 when the system is shut down due to power off or external factors of the system, the same write characteristics as the NVRAM, i.e., the power is cut off. Even in this case, the memory device can be constituted by a memory means having stability capable of storing the recorded data.
도 2는 본 발명의 바람직한 실시예에 따른 디지털 신호 데이터 장치의 메모리 제어 과정을 도시한 플로우차트로써, 동도면을 참조하여 상술한 일련의 과정을 상세히 설명하면 다음과 같다.FIG. 2 is a flowchart illustrating a memory control process of a digital signal data apparatus according to an exemplary embodiment of the present invention. Hereinafter, a series of processes described above with reference to the accompanying drawings will be described in detail.
도 1에 도시된 바와 같은 각 구성 수단을 갖는 디지털 데이터 처리 시스템에서 각 메모리 수단(플래시 메모리(20), NVRAM(30)) 및 이와 관련된 제어 수단(제어부(10), 어드레스 저장부(40))이 대기 상태로 동작하는 도중(단계 201), 외부로부터 플래시 메모리(20)에 기록하기 위한 데이터가 제어부(10)에 입력되면(단계 203), 제어부(10)는 NVRAM(30)을 판독하여 현재 NVRAM(30)에 임시 저장된 데이터가 존재하는지를 검출하게 된다(단계 205).Each memory means (flash memory 20, NVRAM 30) and associated control means (control unit 10, address storage unit 40) in a digital data processing system having respective construction means as shown in FIG. During operation in this standby state (step 201), when data for writing to the flash memory 20 from the outside is input to the control unit 10 (step 203), the control unit 10 reads the NVRAM 30 to present It is detected whether there is data temporarily stored in the NVRAM 30 (step 205).
그리고, 그 검출 결과, 임시 저장된 데이터가 존재하지 않으면, 제어부(10)는 다시 상술한 단계(203)에서 입력된 데이터의 크기가 플래시 메모리(20)의 한 블록에 해당하는 크기(예를 들어, 64KB) 이상인지를 판단하게 되는데(단계 207), 이때 만일 입력된 데이터의 크기가 64KB 미만일 경우에는 입력된 데이터를 NVRAM(30)에 임시 저장한 후(단계 221), 임시 저장된 데이터의 어드레스 정보를 어드레스 저장부(40)에 기록하게 된다(단계 223).If the temporarily stored data does not exist as a result of the detection, the controller 10 again returns the size of the data input in step 203 (for example, a block corresponding to one block of the flash memory 20). 64 KB) or more (step 207). If the size of the input data is less than 64 KB, the input data is temporarily stored in the NVRAM 30 (step 221), and the address information of the temporarily stored data is stored. The data is written to the address storage section 40 (step 223).
만일, 이와는 달리, 상술한 단계(207)에서의 판단 결과, 입력된 데이터의 크기가 플래시 메모리(20)의 한 블록에 해당하는 크기보다 크면, 즉 입력된 데이터가 64KB 이상일 경우에는 입력된 데이터를 플래시 메모리(20)의 한 블록 단위(64KB)씩 순차 기록하게 된다(단계 209). 이러한 과정을 거쳐 외부로부터 입력된 데이터를 플래시 메모리(20)에 한 블록씩 기록하는 과정에서 나머지 데이터가 발생하면, 즉 64KB씩 저장하는 과정에서 발생되는 마지막 64KB 미만의 데이터가 발생되면(단계 219), 제어부(10)는 나머지 데이터를 NVRAM(30)에 임시 저장하게 된다(단계 221). 그리고, 플래시 메모리(20)의 각 블록에 저장된 데이터와 NVRAM(30)에 임시 저장된 데이터의 어드레스 정보를 어드레스 저장부(40)에 기록/갱신하므로써, 추후에 데이터의 검색 및 추출이 가능하도록 한다(단계 223).On the contrary, if the size of the input data is larger than a size corresponding to one block of the flash memory 20, that is, if the input data is 64 KB or more, the input data is determined. Each block unit (64 KB) of the flash memory 20 is sequentially written (step 209). If the remaining data is generated in the process of writing data input from the outside to the flash memory 20 one block through this process, that is, if less than the last 64 KB of data generated in the process of storing 64 KB is generated (step 219). The controller 10 temporarily stores the remaining data in the NVRAM 30 (step 221). Then, the address information of the data stored in each block of the flash memory 20 and the data temporarily stored in the NVRAM 30 is recorded / updated in the address storage unit 40 so that data can be retrieved and extracted later ( Step 223).
한편, 또 다른 임의의 데이터가 제어부(10)에 입력되면, 상술한 단계(205)에서는 다시 NVRAM(30)에 임시 저장된 데이터가 존재하는 지를 판단하게 되는데, 그 판단 결과, 임시 저장된 데이터가 존재할 경우에는 NVRAM(30)에 임시 저장된 데이터를 추출하여 이를 외부로부터 입력된 데이터와 합하여 재구성하게 된다(단계 211). 그리고, 계속해서 제어부(10)는 재구성된 데이터의 크기와 플래시 메모리(20)의 한 블록에 해당하는 크기(64KB)를 비교하게 되는데(단계 213), 그 비교 결과, 재구성된 전체 데이터의 크기가 64KB 미만이면, 재구성된 데이터를 다시 NVRAM(30)에 임시 저장한 후(단계 215), 이에 따른 어드레스 정보를 어드레스 저장부(40)에 기록하므로써, 어드레스 정보를 기록/갱신하게 된다(단계 223).On the other hand, if another arbitrary data is input to the control unit 10, in the above-described step 205 it is again determined whether there is temporary data stored in the NVRAM 30, as a result, if the temporary stored data exists Next, the data temporarily stored in the NVRAM 30 is extracted and reconstructed by adding it together with data input from the outside (step 211). Subsequently, the controller 10 compares the size of the reconstructed data with the size (64KB) corresponding to one block of the flash memory 20 (step 213). If the size is less than 64 KB, the reconstructed data is temporarily stored in the NVRAM 30 again (step 215), and then address information is recorded / updated by writing the address information according to the address storage unit 40 (step 223). .
만일, 이와는 반대로, 상술한 단계(213)에서의 비교 결과, 재구성된 전체 데이터의 크기가 플래시 메모리(20)의 한 블록 크기에 대응하는 64KB 이상이 되면, 제어부(10)는 재구성된 데이터를 64KB 크기를 갖는 블록 단위로 플래시 메모리(20)에 순차 기록하게 된다(단계 217).On the contrary, if, as a result of the comparison in the above-described step 213, the total reconstructed data size is 64KB or more corresponding to the size of one block of the flash memory 20, the controller 10 stores the reconstructed data 64KB. The flash memory 20 is sequentially written in block units having a size (step 217).
그리고, 이때 상술한 바와 마찬가지로, 나머지 데이터가 발생하면, 즉 64KB씩 저장하는 과정에서 발생되는 마지막 64KB 미만의 데이터가 발생되면(단계 219), 제어부(10)는 나머지 데이터를 NVRAM(30)에 임시 저장하고(단계 221), 플래시 메모리(20)의 각 블록에 저장된 데이터와 NVRAM(30)에 임시 저장된 데이터의 어드레스 정보를 어드레스 저장부(40)에 기록/갱신하므로써, 추후에 데이터의 검색 및 추출이 가능하도록 한다(단계 223).In this case, as described above, when the remaining data is generated, that is, when less than the last 64 KB of data generated during the storage of 64 KB is generated (step 219), the controller 10 temporarily stores the remaining data in the NVRAM 30. The address information of the data stored in each block of the flash memory 20 and the data temporarily stored in the NVRAM 30 is recorded / updated in the address storage section 40, thereby retrieving and extracting data later. This is made possible (step 223).
결국, 외부로부터 플래시 메모리(20)에 기록하기 위한 임의의 데이터가 입력되면, 상술한 바와 같이 플래시 메모리(20)의 입력 단위인 한 블록 크기에 대응하는 데이터 단위로 기록하고, 한 블록 크기 미만의 데이터는 NVRAM(30)에 임시 저장하여 다음에 입력되는 데이터와 함께 한 블록 크기에 대응하는 데이터로 재구성하여 플래시 메모리(20)에 기록하게 된다.As a result, when arbitrary data for writing to the flash memory 20 is input from the outside, as described above, the data is written in a data unit corresponding to one block size, which is an input unit of the flash memory 20, and is less than one block size. The data is temporarily stored in the NVRAM 30, reconstructed into data corresponding to one block size together with data input next, and written to the flash memory 20.
이상 설명한 바와 같이 본 발명에 따르면, 디지털 티브이와 다른 디지털 방송 수신기(예를 들어, 위성 방송 수신기)를 포함하는 디지털 데이터 처리 시스템에서 구비되는 메모리 영역의 낭비를 최소화할 수 있는 효과가 있으며, 그에 따라 메모리 수단의 크기를 감소시킬 수 있는 효과가 있다.As described above, according to the present invention, there is an effect of minimizing waste of a memory area provided in a digital data processing system including a digital TV and another digital broadcast receiver (for example, a satellite broadcast receiver). There is an effect that can reduce the size of the memory means.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980051697A KR20000034369A (en) | 1998-11-30 | 1998-11-30 | Method for controlling memory of digital data process system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980051697A KR20000034369A (en) | 1998-11-30 | 1998-11-30 | Method for controlling memory of digital data process system |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000034369A true KR20000034369A (en) | 2000-06-15 |
Family
ID=19560323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980051697A KR20000034369A (en) | 1998-11-30 | 1998-11-30 | Method for controlling memory of digital data process system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000034369A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100777271B1 (en) * | 2001-02-28 | 2007-11-20 | 엘지전자 주식회사 | method for memory management in digital system |
-
1998
- 1998-11-30 KR KR1019980051697A patent/KR20000034369A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100777271B1 (en) * | 2001-02-28 | 2007-11-20 | 엘지전자 주식회사 | method for memory management in digital system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3491431B2 (en) | Television signal receiver | |
US6331876B1 (en) | Method of updating software in a video receiver | |
US6678463B1 (en) | System and method for incorporating previously broadcast content into program recording | |
KR100388006B1 (en) | Apparatus for Receiving and Processing Data, Method for Receiving and Processing Data, and Method for Broadcasting | |
KR100703529B1 (en) | Apparatus and method for receiving images of multiple channel in receiving digital multimedia broadcasting | |
JP2000078491A (en) | Control program reloading method for digital broadcast reception equipment and digital broadcast reception equipment | |
JP2007074158A (en) | Reproduction system and reproducing method using the system | |
KR100397106B1 (en) | Method And System for monitoring Remote Media Contents | |
KR100283588B1 (en) | Memory control method of digital data processing system | |
KR20000034369A (en) | Method for controlling memory of digital data process system | |
KR100339659B1 (en) | Apparatus for processing data of a supplementary service for a digital television | |
JP2008147985A (en) | Digital broadcast receiver, digital broadcasting system, control program and readable recording medium | |
US7869462B2 (en) | Broadcast system and method therefor | |
JP2007043335A (en) | Digital broadcast receiver | |
KR20010076449A (en) | A software upgrade method and apparatus of digital television | |
KR100595154B1 (en) | Apparatus and method for capturing object in TV program | |
KR20000044771A (en) | Method for updating epg information in digital television | |
JP2007336100A (en) | Digital broadcast receiving device and digital broadcast receiving method | |
KR100676986B1 (en) | Method for displaying tv broadcasting program using time shift according to call signal in a stb | |
KR100407837B1 (en) | A set-top box which can capture a stilled image and the stilled image capturing method using the set-top box | |
KR100531354B1 (en) | Apparatus and method for displaying information of detail in TV program | |
JPH11239175A (en) | Packet processor | |
KR101235417B1 (en) | Method for restoring deleted broadcasting program material | |
JP2003319278A (en) | Receiver for digital broadcasting | |
JP2003319279A (en) | Digital tv broadcasting receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |