KR20000031365A - 반도체 소자 및 그의 제조 방법 - Google Patents
반도체 소자 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20000031365A KR20000031365A KR1019980047369A KR19980047369A KR20000031365A KR 20000031365 A KR20000031365 A KR 20000031365A KR 1019980047369 A KR1019980047369 A KR 1019980047369A KR 19980047369 A KR19980047369 A KR 19980047369A KR 20000031365 A KR20000031365 A KR 20000031365A
- Authority
- KR
- South Korea
- Prior art keywords
- dummy
- capacitor
- main cell
- capacitors
- capacitor contact
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 더미(Dummy)부의 메트(Mat)단에 서로 연결된 다수개의 가드 링(Guard Ring) 커패시터를 형성하므로 더미 커패시터의 이탈을 방지하기 위한 반도체 소자 및 그의 제조 방법에 관한 것이다.
본 발명의 반도체 소자 및 그의 제조 방법은 주변부에 주변회로가 형성되고, 메인 셀부 및 주변부와 메인 셀부 사이의 더미부에 다수개의 트랜지스터가 형성된 기판, 상기 기판상에 상기 메인 셀부와 더미부에 형성되는 다수개의 커패시터 콘택홀을 갖는 절연막을 형성하며, 상기 메인 셀부의 각 커패시터 콘택홀에 다수개의 제 1 커패시터를 형성함과 동시에 상기 더미부 매트단의 각 커패시터 콘택홀에 서로 연결된 다수개의 가드 링 커패시터와 상기 제 1 커패시터와 가드 링 커패시터 사이 더미부의 각 커패시터 콘택홀에 서로 간격을 갖는 다수개의 더미 커패시터를 형성하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 특히 반도체 소자의 수율을 향상시키는 반도체 소자 및 그의 제조 방법에 관한 것이다.
도 1은 종래의 반도체 소자를 나타낸 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ선상의 단면도이다.
종래의 반도체 소자는 도 1 및 도 2에서와 같이, 주변부에 주변회로가 형성되고, 메인 셀(Main Cell)부 및 상기 주변부와 메인 셀부 사이의 더미(Dummy)부에 다수개의 트랜지스터가 형성된 반도체 기판(11), 상기 메인 셀부와 더미부에 형성되는 다수개의 제 1 커패시터 콘택홀을 갖으며 상기 반도체 기판(11)상에 형성되는 제 1 ILD(Inter Layer Directic)층(12), 상기 각 제 1 커패시터 콘택홀내에 형성되는 플러그(Plug)층(13), 상기 플러그층(13)상에 형성되는 다수개의 제 2 커패시터 콘택홀을 갖으며 상기 플러그층(13)을 포함한 ILD층(12)상에 형성되는 제 2 ILD(14), 상기 메인 셀부의 각 제 2 커패시터 콘택홀에 형성되는 다수개의 제 1 커패시터(15)와, 상기 더미부의 각 제 2 커패시터 콘택홀에 서로 간격을 갖으며 형성되는 다수개의 더미 커패시터(16)로 구성된다.
종래의 반도체 소자의 제조 방법은 도 2에서와 같이, 반도체 기판(11)의 주변부에 주변회로가 형성되고, 상기 반도체 기판(11)의 메인 셀부 및 상기 주변부와 메인 셀부 사이의 더미부에 다수개의 트랜지스터가 형성된 상태에서, 상기 반도체 기판(11)상에 상기 메인 셀부와 더미부에 형성된 다수개의 제 1 커패시터 콘택홀을 갖는 제 1 ILD층(12)을 형성한다.
그리고, 상기 제 1 커패시터 콘택홀내에 플러그층(13)을 형성한 다음, 상기 플러그층(13)을 포함한 ILD층(12)상에 상기 플러그층(13)상에 형성되는 다수개의 제 2 커패시터 콘택홀을 갖는 제 2 ILD층(14)을 형성한다.
이어, 상기 메인 셀부의 각 제 2 커패시터 콘택홀에 다수개의 제 1 커패시터(15)를 형성함과 동시에 상기 더미부의 각 제 2 커패시터 콘택홀에 서로 간격을 갖는 다수개의 더미 커패시터(16)를 형성한다.
그러나 종래의 반도체 소자 및 그의 제조 방법은 더미 커패시터가 서로 간격을 갖으며 형성되기 때문에 더미부와 주변부의 토폴로지(Topology) 차이로 커패시터 공정의 제 2 커패시터 콘택홀 포토(Photo)시 디포커스(Defocus)에 의해 전세 또는 습식각 공정에서 발생되는 더미 커패시터가 이탈되므로 주변부 간의 쇼트(Short)를 일으키는 불량이 자주 발생하는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 더미부의 메트단에 서로 연결된 다수개의 가드 링(Guard Ring) 커패시터를 형성하므로 더미 커패시터의 이탈을 방지하는 반도체 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 소자를 나타낸 평면도
도 2는 도 1의 Ⅰ-Ⅰ선상의 단면도
도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 평면도
도 4는 도 3의 Ⅱ-Ⅱ선상의 단면도
도면의 주요부분에 대한 부호의 설명
31: 반도체 기판 32: 제 1 ILD층
33: 플러그층 34: 제 2 ILD
35: 제 1 커패시터 36: 가드 링 커패시터
37: 더미 커패시터
본 발명의 반도체 소자는 주변부에 주변회로가 형성되고, 메인 셀부 및 주변부와 메인 셀부 사이의 더미부에 다수개의 트랜지스터가 형성된 기판, 상기 메인 셀부와 더미부에 형성되는 다수개의 커패시터 콘택홀을 갖으며 상기 기판상에 형성되는 절연막, 상기 메인 셀부의 각 커패시터 콘택홀에 형성되는 다수개의 제 1 커패시터, 상기 더미부 매트단의 각 커패시터 콘택홀에 형성되며 서로 연결된 다수개의 가드 링 커패시터, 상기 제 1 커패시터와 가드 링 커패시터 사이 더미부의 각 커패시터 콘택홀에 형성되며 서로 간격을 갖는 다수개의 더미 커패시터를 포함하여 구성됨을 특징으로 한다.
그리고, 본 발명의 반도체 소자의 제조 방법은 주변부에 주변회로가 형성되고, 메인 셀부 및 주변부와 메인 셀부 사이의 더미부에 다수개의 트랜지스터가 형성된 기판을 마련하는 단계, 상기 기판상에 상기 메인 셀부와 더미부에 형성되는 다수개의 커패시터 콘택홀을 갖는 절연막을 형성하는 단계, 상기 메인 셀부의 각 커패시터 콘택홀에 다수개의 제 1 커패시터를 형성함과 동시에 상기 더미부 매트단의 각 커패시터 콘택홀에 서로 연결된 다수개의 가드 링 커패시터와 상기 제 1 커패시터와 가드 링 커패시터 사이 더미부의 각 커패시터 콘택홀에 서로 간격을 갖는 다수개의 더미 커패시터를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자 및 그의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ선상의 단면도이다.
본 발명의 실시예에 따른 반도체 소자는 도 3 및 도 4에서와 같이, 주변부에 주변회로가 형성되고, 메인 셀부 및 상기 주변부와 메인 셀부 사이의 더미부에 다수개의 트랜지스터가 형성된 반도체 기판(31), 상기 메인 셀부와 더미부에 형성되는 다수개의 제 1 커패시터 콘택홀을 갖으며 상기 반도체 기판(31)상에 형성되는 제 1 ILD층(32), 상기 각 제 1 커패시터 콘택홀내에 형성되는 플러그층(33), 상기 플러그층(33)상에 형성되는 다수개의 제 2 커패시터 콘택홀을 갖으며 상기 플러그층(33)을 포함한 ILD층(32)상에 형성되는 제 2 ILD(34), 상기 메인 셀부의 각 제 2 커패시터 콘택홀에 형성되는 다수개의 제 1 커패시터(35), 상기 더미부 매트단의 각 제 2 커패시터 콘택홀에 형성되며 서로 연결된 다수개의 가드 링 커패시터(36)와, 상기 제 1 커패시터(35)와 가드 링 커패시터(36) 사이 더미부의 각 제 2 커패시터 콘택홀에 서로 간격을 갖으며 형성되는 다수개의 더미 커패시터(37)로 구성된다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 4에서와 같이, 반도체 기판(31)의 주변부에 주변회로가 형성되고, 상기 반도체 기판(31)의 메인 셀부 및 상기 주변부와 메인 셀부 사이의 더미부에 다수개의 트랜지스터가 형성된 상태에서, 상기 반도체 기판(31)상에 상기 메인 셀부와 더미부에 형성된 다수개의 제 1 커패시터 콘택홀을 갖는 제 1 ILD층(32)을 형성한다.
그리고, 상기 제 1 커패시터 콘택홀내에 플러그층(33)을 형성한 다음, 상기 플러그층(33)을 포함한 ILD층(32)상에 상기 플러그층(33)상에 형성되는 다수개의 제 2 커패시터 콘택홀을 갖는 제 2 ILD층(34)을 형성한다.
이어, 상기 메인 셀부의 각 제 2 커패시터 콘택홀에 다수개의 제 1 커패시터(35)를 형성함과 동시에 상기 더미부 매트단의 각 제 2 커패시터 콘택홀에 서로 연결된 다수개의 가드 링 커패시터(36)와 상기 제 1 커패시터(35)와 가드 링 커패시터(36) 사이 더미부의 각 제 2 커패시터 콘택홀에 서로 간격을 갖는 다수개의 더미 커패시터(37)를 형성한다.
본 발명의 반도체 소자 및 그의 제조 방법은 더미부의 메트단에 서로 연결된 다수개의 가드 링 커패시터를 형성하므로, 더미부와 주변부의 토폴로지 차이로 커패시터 공정의 제 2 커패시터 콘택홀 포토시 디포커스에 의해 전세 또는 습식각 공정에서 발생되는 더미 커패시터의 이탈을 방지하여 더미 커패시터의 이탈로 인한 주변부 간의 쇼트가 발생되지 않으므로 소자의 수율을 향상시키는 효과가 있다.
Claims (2)
- 주변부에 주변회로가 형성되고, 메인 셀부 및 주변부와 메인 셀부 사이의 더미부에 다수개의 트랜지스터가 형성된 기판;상기 메인 셀부와 더미부에 형성되는 다수개의 커패시터 콘택홀을 갖으며 상기 기판상에 형성되는 절연막;상기 메인 셀부의 각 커패시터 콘택홀에 형성되는 다수개의 제 1 커패시터;상기 더미부 매트단의 각 커패시터 콘택홀에 형성되며 서로 연결된 다수개의 가드 링 커패시터;상기 제 1 커패시터와 가드 링 커패시터 사이 더미부의 각 커패시터 콘택홀에 형성되며 서로 간격을 갖는 다수개의 더미 커패시터를 포함하여 구성됨을 특징으로 하는 반도체 소자.
- 주변부에 주변회로가 형성되고, 메인 셀부 및 주변부와 메인 셀부 사이의 더미부에 다수개의 트랜지스터가 형성된 기판을 마련하는 단계;상기 기판상에 상기 메인 셀부와 더미부에 형성되는 다수개의 커패시터 콘택홀을 갖는 절연막을 형성하는 단계;상기 메인 셀부의 각 커패시터 콘택홀에 다수개의 제 1 커패시터를 형성함과 동시에 상기 더미부 매트단의 각 커패시터 콘택홀에 서로 연결된 다수개의 가드 링 커패시터와 상기 제 1 커패시터와 가드 링 커패시터 사이 더미부의 각 커패시터 콘택홀에 서로 간격을 갖는 다수개의 더미 커패시터를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047369A KR100272533B1 (ko) | 1998-11-05 | 1998-11-05 | 반도체 소자 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047369A KR100272533B1 (ko) | 1998-11-05 | 1998-11-05 | 반도체 소자 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000031365A true KR20000031365A (ko) | 2000-06-05 |
| KR100272533B1 KR100272533B1 (ko) | 2000-11-15 |
Family
ID=19557281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980047369A KR100272533B1 (ko) | 1998-11-05 | 1998-11-05 | 반도체 소자 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272533B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702308B1 (ko) * | 2000-06-29 | 2007-03-30 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
1998
- 1998-11-05 KR KR1019980047369A patent/KR100272533B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702308B1 (ko) * | 2000-06-29 | 2007-03-30 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100272533B1 (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0137974B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100389607B1 (ko) | 스트링거를고정시킨집적회로컨택 | |
| KR920004541B1 (ko) | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 | |
| KR950704814A (ko) | 층진초격자재료를 가지는 집적회로와 집적회로 제조방법(integrated circuit with layered superlattice material and method of fabricating same) | |
| KR20010072796A (ko) | 캐패시터 구조체를 갖는 반도체 디바이스 제조 방법 | |
| KR100272533B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US4544941A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| US6611030B1 (en) | Cmosfet with conductive, grounded backside connected to the wiring layer through a hole that separates the Mosfets | |
| KR940003606B1 (ko) | 반도체장치 | |
| KR100295656B1 (ko) | 반도체메모리제조방법 | |
| KR970052336A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100273314B1 (ko) | 반도체 장치 제조방법 | |
| KR100568789B1 (ko) | 반도체 소자 제조방법 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| GB2286286A (en) | Semiconductor device having shield conduction lines | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| KR100480577B1 (ko) | 버티드콘택을갖는반도체장치및그제조방법 | |
| KR0139576B1 (ko) | 반도체 소자 제조방법 | |
| KR100340858B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2001053143A (ja) | 半導体装置の製造方法と半導体装置 | |
| KR930008072B1 (ko) | 반도체 메모리 셀 제조방법 | |
| KR20030056664A (ko) | 복합 반도체 소자의 콘택홀 제조 방법 | |
| KR100204425B1 (ko) | 정전하 방전 반도체 소자 및 그의 제조방법 | |
| KR0135718B1 (ko) | 반도체 소자의 제조방법 | |
| KR100333652B1 (ko) | 반도체소자의콘택홀형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |