KR20000020998A - 데이타 입출력 포트 - Google Patents
데이타 입출력 포트 Download PDFInfo
- Publication number
- KR20000020998A KR20000020998A KR1019980039889A KR19980039889A KR20000020998A KR 20000020998 A KR20000020998 A KR 20000020998A KR 1019980039889 A KR1019980039889 A KR 1019980039889A KR 19980039889 A KR19980039889 A KR 19980039889A KR 20000020998 A KR20000020998 A KR 20000020998A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- input
- gate
- signal
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (2)
- 데이타 입출력 포트에 있어서,출력 데이타 신호가 저장되는 데이타 레지스터와;데이타 신호의 입출력 방향을 결정하는 입출력 제어신호가 저장되는 입출력 레지스터와;상기 출력 데이타 신호와 상기 입출력 제어신호가 입력되는 제 1 노어 게이트와;상기 출력 데이타 신호의 반전된 신호와 상기 입출력 제어신호가 입력되는 제 2 노어 게이트와;상기 제 1 노어 게이트의 출력신호에 의해 구동하는 제 1 풀 업 트랜지스터와 상기 제 2 노어 게이트의 출력신호에 의해 구동하는 제 1 풀다운 트랜지스터가 전원전압과 접지 사이에 직렬 연결되어 이루어지는 제 1 출력 구동부와;상기 제 1 노어 게이트의 출력신호와 출력구동 제어신호가 입력되는 제 1 앤드 게이트와;상기 제 2 노어 게이트의 출력신호와 출력구동 제어신호가 입력되는 제 2 앤드 게이트와;상기 제 1 앤드 게이트의 출력신호에 의해 구동하는 제 2 풀 업 트랜지스터와 상기 제 2 앤드 게이트의 출력신호에 의해 구동하는 제 2 풀다운 트랜지스터가 상기 전원전압과 상기 접지 사이에 직렬 연결되어 이루어지는 제 2 출력 구동부를 포함하는 데이타 입출력 포트.
- 청구항 1에 있어서, 상기 제 1 및 제 2 풀 업 트랜지스터와 상기 제 1 및 제 2 풀다운 트랜지스터가 엔모스 트랜지스터인 것이 특징인 데이타 입출력 포트.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980039889A KR100275956B1 (ko) | 1998-09-25 | 1998-09-25 | 데이타 입출력 포트 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980039889A KR100275956B1 (ko) | 1998-09-25 | 1998-09-25 | 데이타 입출력 포트 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000020998A true KR20000020998A (ko) | 2000-04-15 |
KR100275956B1 KR100275956B1 (ko) | 2000-12-15 |
Family
ID=19551908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980039889A KR100275956B1 (ko) | 1998-09-25 | 1998-09-25 | 데이타 입출력 포트 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100275956B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100466540B1 (ko) * | 2002-08-28 | 2005-01-15 | 한국전자통신연구원 | 입출력 포트 회로 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200490643Y1 (ko) | 2019-07-03 | 2019-12-10 | 이계훈 | 셔츠소매 흘러내림 방지장치 |
KR102078648B1 (ko) | 2019-12-02 | 2020-02-19 | 이계훈 | 셔츠소매 흘러내림 방지장치 |
-
1998
- 1998-09-25 KR KR1019980039889A patent/KR100275956B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100466540B1 (ko) * | 2002-08-28 | 2005-01-15 | 한국전자통신연구원 | 입출력 포트 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR100275956B1 (ko) | 2000-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3590557B2 (ja) | レベルシフタを有する半導体装置のデータ出力回路及びデータ出力方法、該データ出力回路を有する半導体装置 | |
KR100591520B1 (ko) | 감소된 전압 입출력의 3상태 버퍼 및 그 제조 방법 | |
KR100384396B1 (ko) | 개선된데이타출력버퍼 | |
EP0315301A2 (en) | CMOS latch circuits | |
US5317211A (en) | Programmable pin for use in programmable logic devices | |
US5450356A (en) | Programmable pull-up buffer | |
US5173627A (en) | Circuit for outputting a data signal following an output enable command signal | |
EP0174266B1 (en) | Cmos output buffer | |
KR100275956B1 (ko) | 데이타 입출력 포트 | |
US6501298B1 (en) | Level-shifting circuitry having “low” output during disable mode | |
JP3055223B2 (ja) | バッファ回路 | |
US6774697B2 (en) | Input and output port circuit | |
KR960013854B1 (ko) | 데이타 출력버퍼 | |
KR0159221B1 (ko) | 전류구동 능력이 큰 게이트 드라이버회로 | |
JPS61112424A (ja) | 出力バツフア回路 | |
US20020021151A1 (en) | Output buffer circuit | |
KR0125314B1 (ko) | 어드레스 입력버퍼 | |
KR950002085B1 (ko) | 개선된 래치회로를 갖는 데이타 출력버퍼 | |
KR20000020303A (ko) | 출력 버퍼 회로 | |
JPH07142968A (ja) | 半導体集積回路 | |
KR20020022919A (ko) | 씨모스 버퍼회로 | |
KR970031318A (ko) | 데이타 출력 버퍼 | |
KR100472727B1 (ko) | 저전압용 인버터 체인 회로_ | |
KR100190378B1 (ko) | 고속 스위칭 드라이버 | |
KR100402241B1 (ko) | 전류 제어 방식의 저잡음 출력 드라이버 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 18 |
|
EXPY | Expiration of term |