KR20000020854A - Constant current oscillator for charge pumping control - Google Patents

Constant current oscillator for charge pumping control Download PDF

Info

Publication number
KR20000020854A
KR20000020854A KR1019980039644A KR19980039644A KR20000020854A KR 20000020854 A KR20000020854 A KR 20000020854A KR 1019980039644 A KR1019980039644 A KR 1019980039644A KR 19980039644 A KR19980039644 A KR 19980039644A KR 20000020854 A KR20000020854 A KR 20000020854A
Authority
KR
South Korea
Prior art keywords
current
capacitor
voltage
current source
transistor
Prior art date
Application number
KR1019980039644A
Other languages
Korean (ko)
Inventor
장경운
Original Assignee
김덕중
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 페어차일드코리아반도체 주식회사 filed Critical 김덕중
Priority to KR1019980039644A priority Critical patent/KR20000020854A/en
Publication of KR20000020854A publication Critical patent/KR20000020854A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: A constant current oscillator is provided to generate a pumping voltage with a constant frequency against a variation of a load and a temperature. CONSTITUTION: A bias circuit(100) sets a reference bias current(Ibias) by a reference resistor(R1) and a reference bias potential(Vbias). A first current source(110) is configured to form a dual current mirror type with a plurality of transistors, and is driven by an output current of the bias circuit to set a constant charge current. A second current source(120) is driven by the first current source to set a constant discharge current. A capacitor(Ct) repeats the charging and discharging of current limited by the first and second current sources to generate a tooth wave voltage of a constant period. A clock generating circuit(200) compares a level of a voltage charged at the capacitor with a reference voltage of a high and a low level to generate a clock signal of the same frequency as the tooth wave voltage. A charge/discharge control part(MN1) is driven by an inverted version of the output signal of the clock generating circuit. When the charged voltage of the capacitor is below a reference voltage of the low level, the charge/discharge control part forces the capacitor to be charged by stopping an operation of the second current source. When the charged voltage of the capacitor is over a reference voltage of the low level, the charge/discharge control part forces the capacitor to be discharged by starting an operation of the second current source.

Description

차지 펌핑 제어를 위한 정전류 오실레이터Constant Current Oscillator for Charge Pumping Control

이 발명은 모터 구동 회로에 인가할 모터 전원 전압을 발생하는 차지 펌프 회로를 제어하기 위한 오실레이터에 관한 것으로서, 더욱 상세하게는 차지 펌프 회로의 부하나 온도의 변화에 대해서도 일정한 주파수로 차지 펌핑 전압을 발생하게 하는 정전류 오실레이터에 관한 것이다.The present invention relates to an oscillator for controlling a charge pump circuit that generates a motor power supply voltage to be applied to a motor drive circuit. It relates to a constant current oscillator.

종래 기술에 따른 오실레이터는, 도 1에 도시된 바와 같이, 기준 바이어스 전위(Vbias)와 기준 저항(R1)에 의해 설정된 기준 바이어스 전류(Ibias)를 통해 동작하는 전류원(Q1, Q2와 MP1, MP2, MP3와 MN1, MN2)과, 이 전류원(MP1, MP2, MP3와 MN1, MN2)에 의해 제한된 전류를 충방전하는 두 개의 커패시터(Ct1, Ct2), 그리고 이 커패시터(Ct1, Ct2)의 충방전 동작을 제어하는 두 개의 스위칭 트랜지스터(MP4, MN3)를 통해 일정한 주기를 갖는 톱니파 전압을 발생하는 전류원 회로(10)와, 상기 전류원 회로(10)로부터 출력되는 톱니파 전압에 의해 구동하여 이 톱니파 전압과 동일한 주기를 갖는 클럭 신호(CK)를 발생하는 클럭 발생 회로(20)를 포함하고 있다. 그리고, 상기 클럭 발생 회로(20)는 상기 커패시터(Ct1, Ct2) 양단의 전압에 의해 제어되는 2개의 트랜스미션 게이트(transmission gate; 21, 22)로 이루어져 있다.Oscillator according to the prior art, as shown in Figure 1, the current source (Q1, Q2 and MP1, MP2, which operates through the reference bias current (Ibias) set by the reference bias potential (Vbias) and the reference resistor R1, Charge and discharge operation of MP3 and MN1 and MN2, two capacitors (Ct1 and Ct2) which charge and discharge current limited by these current sources (MP1, MP2, MP3 and MN1 and MN2) and these capacitors (Ct1 and Ct2) Is driven by the sawtooth voltage output from the current source circuit 10 and the sawtooth voltage output from the current source circuit 10 through two switching transistors MP4 and MN3 controlling the And a clock generation circuit 20 for generating a clock signal CK having a period. In addition, the clock generation circuit 20 includes two transmission gates 21 and 22 controlled by voltages across the capacitors Ct1 and Ct2.

그러나, 이와 같이 구성되어 있는 종래의 오실레이터에서, 온도 변화와 같은 요인으로 인해 기준 바이어스 전위(Vbias)가 변화하여 기준 바이어스 전류(Ibias)가 변화하게 되면, 이로 인해 전류원으로 사용되는 모스 트랜지스터(MP1, MP2, MP3와 MN1, MN2)를 통해 흐르는 전류의 변화가 심하여 커패시터(Ct1, Ct2)의 충방전 시간이 불규칙해짐으로써, 발생되는 톱니파 전압과 클럭 신호(CK)의 주파수 변동이 심하게 나타나게 된다. 그리고 이러한 클럭 신호(CK)의 심한 주파수 변동은 차지 펌프 회로(30)로부터 출력되는 펌핑 전압(pump_out)이 불안정해지는 원인이 된다. 왜냐하면, 이 펌핑 전압(pump_out)의 차징 타임(charging time)은 클럭 신호(CK)의 주파수에 의해서 주로 결정되기 때문이다.However, in the conventional oscillator configured as described above, when the reference bias potential Vbias changes due to a factor such as temperature change, and the reference bias current Ibias changes, this causes the MOS transistor MP1, which is used as a current source. The change in the current flowing through the MP2, MP3 and MN1, MN2 is so severe that the charge and discharge times of the capacitors Ct1 and Ct2 become irregular, resulting in a severe fluctuation in the generated sawtooth voltage and clock signal CK. The severe frequency variation of the clock signal CK causes the pumping voltage pump_out output from the charge pump circuit 30 to become unstable. This is because the charging time of this pumping voltage pump_out is mainly determined by the frequency of the clock signal CK.

더욱이, 차지 펌프 회로(30)로부터 출력되는 펌핑 전압(pump_out)은 모터 구동 회로의 상측 전력 트랜지스터를 동작시키는데, 이 전력 트랜지스터의 면적이 커지면, 즉 부하가 증가하면 전력 트랜지스터의 게이트-소스 간의 입력 커패시턴스(capacitance)가 증가하여 펌핑 전압(pump_out)의 차징 타임도 증가하기 때문에, 원하는 레벨의 펌핑 전압(pump_out)이 상당히 지연되어 출력된다는 문제점이 존재한다.Moreover, the pumping voltage pump_out output from the charge pump circuit 30 operates the upper power transistor of the motor driving circuit, and as the area of the power transistor increases, that is, the load increases, the input capacitance between the gate and the source of the power transistor is increased. Since the capacitance increases and the charging time of the pumping voltage pump_out also increases, there is a problem that the pumping voltage pump_out of a desired level is delayed and output.

따라서 이 발명의 과제는 상기한 문제점을 해결하기 위한 것으로서, 차지 펌프 회로의 부하나 온도의 변화에 대해서도 일정한 주파수로 펌핑 전압을 발생하게 하는 오실레이터를 제공하는 데에 있다.Accordingly, an object of the present invention is to provide an oscillator for generating a pumping voltage at a constant frequency even with a change in load or temperature of a charge pump circuit.

도 1은 종래 차지 펌핑(charge pumping) 제어를 위한 오실레이터(oscillator)를 나타낸 것이다.1 illustrates an oscillator for conventional charge pumping control.

도 2는 이 발명에 따른 차지 펌핑 제어를 위한 정전류 오실레이터를 나타낸 것이다.Figure 2 shows a constant current oscillator for charge pumping control according to this invention.

도 3은 이 발명에 따른 오실레이터에서 발생하는 톱니파 전압과 클럭 신호의 파형도이다.3 is a waveform diagram of a sawtooth voltage and a clock signal generated in an oscillator according to the present invention.

도 4a 및 도 4b는 이 발명에 따른 오실레이터를 구동하는 기준 바이어스 전위가 감소할 때와 증가할 때 펌핑 전압의 차징 타임(charging time)을 나타낸 것이다.4A and 4B show the charging time of the pumping voltage as the reference bias potential for driving the oscillator according to the present invention decreases and increases.

상기의 과제를 달성하기 위한 이 발명에 따른 정전류 오실레이터에서,In the constant current oscillator according to the present invention for achieving the above object,

바이어스 회로는, 기준 바이어스 전위와 기준 저항에 의해 기준 바이어스 전류를 설정한다.The bias circuit sets the reference bias current by the reference bias potential and the reference resistance.

다수의 트랜지스터가 이중 전류 미러(dual current mirror) 형태로 다단 연결되어 형성된 제1 전류원은, 상기 바이어스 회로의 출력 전류에 의해 구동하여 일정한 충전 전류를 설정한다.The first current source formed by connecting a plurality of transistors in a multi-stage configuration in the form of a dual current mirror is driven by the output current of the bias circuit to set a constant charging current.

제2 전류원은, 상기 제1 전류원의 동작에 의해 구동하여 일정한 방전 전류를 설정한다.The second current source is driven by the operation of the first current source to set a constant discharge current.

커패시터는, 상기 제1 전류원과 상기 제2 전류원에 의해 제한된 전류의 충방전을 반복하여 일정한 주기의 톱니파 전압을 발생한다.The capacitor repeats charging and discharging of the current limited by the first current source and the second current source to generate a sawtooth wave voltage of a constant period.

클럭 발생 회로는, 상기 커패시터에 충전되는 전압의 레벨을 하이 레벨 및 로우 레벨의 기준 전압과 비교하여 상기 톱니파 전압과 동일한 주파수의 클럭 신호를 발생한다.The clock generation circuit generates a clock signal having the same frequency as the sawtooth voltage by comparing the level of the voltage charged in the capacitor with a reference voltage of high level and low level.

충방전 제어 수단은, 상기 클럭 발생 회로 출력 신호의 반전된 신호에 의해 구동하여 상기 커패시터에 충전된 전압이 상기 하이 레벨의 기준 전압 미만이면 상기 제2 전류원이 동작하지 않게 하여 상기 커패시터가 충전하도록 하고, 상기 커패시터에 충전된 전압이 상기 하이 레벨의 기준 전압 이상이 되면 상기 제2 전류원이 동작하게 하여 상기 커패시터가 방전하도록 한다.The charge / discharge control means is driven by the inverted signal of the clock generation circuit output signal so that the second current source does not operate when the voltage charged in the capacitor is less than the reference voltage of the high level so that the capacitor is charged. When the voltage charged in the capacitor is greater than or equal to the high level reference voltage, the second current source is operated to discharge the capacitor.

이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 이 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조로 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 2에 도시된 이 발명의 실시예에 따른 정전류 오실레이터에서,In the constant current oscillator according to the embodiment of the present invention shown in FIG.

바이어스 회로(100)는, 기준 바이어스 전위(Vbias)와 기준 저항(R1)에 의해 기준 바이어스 전류(Ibias)를 설정하며, 이 회로(100)는 기준 바이어스 전위가 인가되는 기준 저항(R1)과, 상기 저항(R1)을 통해 흐르는 기준 바이어스 전류(Ibias)를 컬렉터와 베이스 단자로 입력받으며 접지된 에미터 단자를 갖는 npn형 트랜지스터(Q1)와, 이 트랜지스터(Q1)와 전류 미러를 형성하는 npn형 트랜지스터(Q2)를 포함한다.The bias circuit 100 sets the reference bias current Ibias by the reference bias potential Vbias and the reference resistor R1. The circuit 100 includes a reference resistor R1 to which the reference bias potential is applied, An npn type transistor Q1 having a grounded emitter terminal receiving a reference bias current Ibias flowing through the resistor R1 through a collector and a base terminal, and an npn type forming a current mirror with the transistor Q1. Transistor Q2.

제1 전류원(110)은 상기 바이어스 회로(110)의 출력 전류에 의해 구동하여 충전 전류(Ich)를 제한하기 위해, 상기 기준 바이어스 전위(Vbias)를 소스 단자로 입력받고 상기 바이어스 회로(110)의 트랜지스터(Q2)의 컬렉터 단자에 드레인과 게이트가 연결되는 p-모스 트랜지스터(MP1)와, 상기 p-모스 트랜지스터(MP1)와 이중 전류 미러를 다단으로 형성하는 다수의 p-모스 트랜지스터(MP2∼MP7)를 사용한다.The first current source 110 is driven by the output current of the bias circuit 110 to receive the reference bias potential Vbias as a source terminal in order to limit the charging current Ich. A p-MOS transistor MP1 having a drain and a gate connected to the collector terminal of the transistor Q2, and a plurality of p-MOS transistors MP2 to MP7 that form a dual current mirror with the p-MOS transistor MP1 in multiple stages. ).

제2 전류원(120)은, 상기 제1 전류원(110)의 출력단 전류(IMP5)에 의해 구동하여 내부 바이폴라 트랜지스터를 통해 흐르는 전류(IQ4, IR2)와 내부 저항(R2)에 의해 방전 전류(Idis)를 제한하는데, 이러한 제2 전류원(120)은 상기 제1 전류원(110)의 출력단 트랜지스터(MP5)의 드레인 단자에 컬렉터와 베이스 단자가 연결되고 접지된 에미터 단자를 갖는 npn형 트랜지스터(Q3)와, 상기 제1 전류원(110)의 충전단 트랜지스터(MP7)의 드레인 단자에 컬렉터 단자가 연결되고 상기 npn형 트랜지스터(Q3)와 전류 미러를 형성하는 npn형 트랜지스터(Q4)와, 상기 npn형 트랜지스터(Q4)와 공통 컬렉터, 공통 베이스 단자로 연결되며 저항(R2)을 통해 접지된 에미터 단자를 갖는 npn형 트랜지스터(Q5)를 포함한다.The second current source 120 is driven by the output terminal current I MP5 of the first current source 110 and discharged by the currents I Q4 , I R2 and the internal resistance R2 flowing through the internal bipolar transistor. The second current source 120 is an npn type transistor having an emitter terminal connected to a collector and a base terminal of the output terminal transistor MP5 of the first current source 110 and grounded. Q3), an npn type transistor Q4 connected to a collector terminal of a drain terminal MP7 of the first current source 110 and forming a current mirror with the npn type transistor Q3, and the npn And an npn type transistor Q5 connected to the type transistor Q4 and a common collector and a common base terminal and having an emitter terminal grounded through a resistor R2.

커패시터(Ct)는, 상기 제2 전류원(120) 트랜지스터(Q5)의 컬렉터와 에미터 단자 사이에 연결되어 상기 제1 전류원(110)과 상기 제2 전류원(120)에 의해 제한된 전류의 충방전을 반복하는 기능을 수행함으로써 일정한 주기의 톱니파 전압(Va)을 발생한다.The capacitor Ct is connected between the collector of the second current source 120 transistor Q5 and the emitter terminal to charge / discharge current limited by the first current source 110 and the second current source 120. By performing a repeating function, a sawtooth wave voltage Va is generated at a constant cycle.

슈미트 트리거 회로(200)는 상기 커패시터(Ct)를 통해 발생하는 삼각파 전압(Va)의 전위를 입력받아, 하이 레벨 및 로우 레벨의 기준 전압(VH, VL)과 비교함으로써 상기 톱니파 전압(Va)과 동일한 주파수의 클럭 신호(CK)를 발생한다.The Schmitt trigger circuit 200 receives the potential of the triangular wave voltage Va generated through the capacitor Ct, and compares it with the reference voltages VH and VL of the high level and the low level and the sawtooth wave voltage Va. The clock signal CK of the same frequency is generated.

n-모스 트랜지스터(MN1)는, 상기 제2 전류원(120) 트랜지스터(Q3)의 컬렉터 단자에 드레인 단자가 연결되고 에미터 단자에 소스 단자가 연결되며 상기 슈미트 트리거 회로(200) 출력 신호의 반전된 신호를 게이트 단자로 입력받아 구동함으로써, 상기 커패시터(Ct)에 충전된 전압(Va)이 상기 하이 레벨의 기준 전압(VH) 미만이면 상기 제2 전류원(120)이 동작하지 않게 하여 상기 커패시터(Ct)가 충전하도록 하고, 상기 커패시터(Ct)에 충전된 전압(Va)이 상기 하이 레벨의 기준 전압(VH) 이상이 되면 상기 제2 전류원(120)이 동작하게 하여 상기 커패시터(Ct)가 방전하도록 한다.The n-MOS transistor MN1 includes a drain terminal connected to a collector terminal of the second current source 120 transistor Q3, a source terminal connected to an emitter terminal, and an inverted output signal of the Schmitt trigger circuit 200. By receiving and driving a signal through a gate terminal, when the voltage Va charged in the capacitor Ct is less than the high level reference voltage VH, the second current source 120 does not operate so that the capacitor Ct ) To charge, and when the voltage Va charged to the capacitor Ct becomes equal to or higher than the high level reference voltage VH, the second current source 120 operates to discharge the capacitor Ct. do.

그러면, 상기와 같은 구성을 갖는 이 발명의 실시예에 따른 정전류 오실레이터의 동작을 좀 더 구체적으로 설명하기로 한다.Next, the operation of the constant current oscillator according to the embodiment of the present invention having the above configuration will be described in more detail.

먼저, 바이어스 회로(100)에 인가되는 기준 바이어스 전위(Vbias)에 따라서 기준 저항(R1)과 트랜지스터(Q1)로 구성된 전류원이 동작하면 기준 바이어스 전류(Ibias)가 설정된다. 이 기준 바이어스 전류(Ibias)의 크기는 식 1과 같다.First, when the current source composed of the reference resistor R1 and the transistor Q1 operates according to the reference bias potential Vbias applied to the bias circuit 100, the reference bias current Ibias is set. The magnitude of this reference bias current Ibias is given by Equation 1.

여기서, Vbe1은 트랜지스터(Q1)의 베이스-에미터 간의 전압이다.Where Vbe1 is the voltage between the base and emitter of transistor Q1.

일단 기준 바이어스 전류(Ibias)가 설정되면 제1 전류원(110)의 p-모스 트랜지스터(MP1∼MP7)의 전류가 각 트랜지스터의 W/L 비에 따라서 흐르게 되고, 이 트랜지스터(MP1∼MP7)의 임피던스를 크게 해줌으로써 출력 전류의 선형 특성을 향상시킬 수 있다.Once the reference bias current Ibias is set, the current of the p-MOS transistors MP1 to MP7 of the first current source 110 flows according to the W / L ratio of each transistor, and the impedance of these transistors MP1 to MP7 is increased. By increasing the linearity of the output current can be improved.

그리고, 상기 제1 전류원(110)에 의해 제한된 충전 전류(Ich)가 커패시터(Ct)에 충전되기 시작하면 커패시터(Ct) 양단의 전위(Va)는 슈미트 트리거 회로(200)의 로우 레벨의 기준 전압(VL)에서 하이 레벨의 기준 전압(VH)까지 서서히 상승하게 되고, 이 때 슈미트 트리거 회로(200)의 반전된 출력 신호에 의해 n-모스 트랜지스터(MN1)가 턴-온되므로, 상기 제1 전류원(110)의 출력단 트랜지스터(MP5)를 통해 흐르는 전류(IMP5)는 상기 제2 전류원(120)을 구동시키지 못하고 n-모스 트랜지스터(MN1)를 통해 바로 접지 단자로 흐르게 된다.When the charging current Ich limited by the first current source 110 starts to be charged in the capacitor Ct, the potential Va across the capacitor Ct becomes a low level reference voltage of the Schmitt trigger circuit 200. The first current source is gradually increased from VL to the high level reference voltage VH, and the n-MOS transistor MN1 is turned on by the inverted output signal of the Schmitt trigger circuit 200. The current I MP5 flowing through the output terminal transistor MP5 of 110 does not drive the second current source 120 and flows directly through the n-MOS transistor MN1 to the ground terminal.

상기 과정에서, 상기 커패시터(Ct)에 전류(Ich)가 충전되는 시간(T1)은 식 2에 의해 설정된다.In the above process, the time T1 at which the current Ich is charged in the capacitor Ct is set by Equation 2.

여기서, 충전 전류(Ich)는 p-모스 트랜지스터(MP6, MP7)의 W/L 비에 따라 결정된다.Here, the charging current Ich is determined according to the W / L ratios of the p-MOS transistors MP6 and MP7.

다음에, 상기 커패시터(Ct) 양단의 전위(Va)가 슈미트 트리거 회로(200)의 하이 레벨의 기준 전압(VH)과 같아졌을 때, 상기 n-모스 트랜지스터(MN1)가 턴-오프되므로, 상기 제1 전류원(110)의 출력단 트랜지스터(MP5)를 통해 흐르는 전류(IMP5)는 상기 제2 전류원(120)을 구동시키고, 상기 커패시터(Ct)에 충전되었던 전류는 트랜지스터(Q4, Q5)와 저항(R2)을 통해 방전된다.Next, when the potential Va across the capacitor Ct becomes equal to the high level reference voltage VH of the Schmitt trigger circuit 200, the n-MOS transistor MN1 is turned off, so that the The current I MP5 flowing through the output terminal transistor MP5 of the first current source 110 drives the second current source 120, and the current charged in the capacitor Ct is coupled with the transistors Q4 and Q5. Discharged through (R2).

상기 과정에서, 상기 커패시터(Ct)로부터 전류가 방전되는 시간(T2)은 식 3에서 식 6에 의해 설정된다.In this process, the time T2 at which the current is discharged from the capacitor Ct is set by Equation 6 in Equation 3.

여기서, Idis는 상기 커패시터(Ct)로부터 방전되는 전류Here, Idis is a current discharged from the capacitor Ct.

Idis={(IQ4+IR2)-Ich}Idis = {(I Q4 + I R2 ) -Ich}

여기서, IQ4는 트랜지스터(Q4)를 통해 흐르는 전류, IR2는 저항(R2)을 통해 흐르는 전류이다.Here, I Q4 is a current flowing through the transistor Q4, and I R2 is a current flowing through the resistor R2.

IQ4= IMP5 I Q4 = I MP5

IR2= Vt/R2 ln (NA×IMP5)I R2 = Vt / R2 ln (NA × I MP5 )

여기서, Vt는 트랜지스터(Q5)의 문턱 전압, NA는 트랜지스터(Q5)의 면적이다.Where Vt is the threshold voltage of transistor Q5 and NA is the area of transistor Q5.

그러므로, 이 발명의 실시예에 따른 정전류 오실레이터를 통해 발생하는 클럭 신호(CK)의 주파수(f)는 식 7과 같이 설정될 것이다.Therefore, the frequency f of the clock signal CK generated through the constant current oscillator according to the embodiment of the present invention will be set as in Equation 7.

상기 수학식 1에서 수학식 7을 통해 알 수 있는 바와 같이, 기준 바이어스 전위(Vbias)가 상승하면 기준 바이어스 전류(Ibias)도 증가하게 되고, 이에 따라 충전 전류(Ich)가 증가함으로써 전체 주파수(f)가 증가하게 된다. 그리고 바로 이 증가된 주파수는 슈미트 트리거 회로(200)로부터 발생되는 클럭 신호(CK)의 주파수가 되어 차지 펌프 회로(300)를 구동하게 되는데, 앞에서 설명한 바와 같이 차지 펌프 회로(300)로부터 출력되는 펌핑 전압(pump_out)의 차징 타임은 이러한 클럭 신호(CK)의 주파수에 의해서 결정되기 때문에, 결국 기준 바이어스 전위(Vbias)가 상승하면 빠른 시간 내에 일정한 레벨의 펌핑 전압(pump_out)을 얻을 수 있게 됨을 알 수 있다.As can be seen from Equation 1 to Equation 7, when the reference bias potential Vbias increases, the reference bias current Ibias also increases, and accordingly, the charging current Ich increases, thereby increasing the overall frequency f. ) Will increase. In addition, the increased frequency becomes the frequency of the clock signal CK generated from the Schmitt trigger circuit 200 to drive the charge pump circuit 300. As described above, the pumping output from the charge pump circuit 300 is performed. Since the charging time of the voltage pump_out is determined by the frequency of the clock signal CK, it can be seen that a constant level of the pumping voltage pump_out can be obtained as soon as the reference bias potential Vbias rises. have.

따라서, 차지 펌프 회로(300)의 부하가 증가하여, 차지 펌프 회로(300)로부터 발생하는 펌핑 전압(pump_out)의 차징 타임이 지연될 수 있는 조건이 형성된다 하더라도, 단지 기준 바이어스 전위(Vbias)를 높여 차지 펌프 회로(300)를 구동하는 클럭 신호(CK)의 주파수를 증가시킴으로써 차징 타임의 지연을 방지하고 일정한 시간 내에 원하는 레벨에 도달하는 펌핑 전압(pump_out)을 얻을 수 있다.Therefore, even if the load of the charge pump circuit 300 is increased, so that a condition may be established in which the charging time of the pumping voltage pump_out generated from the charge pump circuit 300 may be delayed, only the reference bias potential Vbias is set. By increasing the frequency of the clock signal CK driving the charge pump circuit 300, the delay of the charging time can be prevented and the pumping voltage pump_out reaching the desired level within a predetermined time can be obtained.

도 3은 이 발명의 실시예에 따른 오실레이터에서, 커패시터(Ct)의 충전 시간(T1)과 방전 시간(T2)에 따라 하이 레벨의 기준 전압(VH)과 로우 레벨의 기준 전압(VL) 사이를 스윙(swing)하는 톱니파 전압(Va)과, 이 전압(Va)에 동기하여 발생하는 클럭 신호 를 나타낸 것이다.FIG. 3 is a diagram illustrating a relationship between a high level reference voltage VH and a low level reference voltage VL according to a charge time T1 and a discharge time T2 of a capacitor Ct in an oscillator according to an exemplary embodiment of the present invention. Saw-tooth swing voltage Va and a clock signal generated in synchronization with this voltage Va It is shown.

또한, 도 4a는 이 발명에 따른 오실레이터를 구동하는 기준 바이어스 전위(Vbias)가 낮을 때 펌핑 전압(pump_out)의 차징 타임(tpump)을 나타낸 것이고, 도 4b는 기준 바이어스 전위(Vbias)가 높을 때 펌핑 전압(pump_out)의 차징 타임(tpump)을 나타낸 것으로서, 기준 바이어스 전위(Vbias)가 낮을 때 펌핑 전압(pump_out)의 차징 타임(tPUMP)이 길어지고 기준 바이어스 전위(Vbias)가 높을 때 펌핑 전압(pump_out)의 차징 타임(tPUMP)이 짧아진다는 것을 알 수 있다.4A shows the charging time t pump of the pumping voltage pump_out when the reference bias potential Vbias for driving the oscillator according to the present invention is low, and FIG. 4B shows when the reference bias potential Vbias is high. The charging time t pump of the pumping voltage pump_out is shown, and the pumping voltage t PUMP of the pumping voltage pump_out is long when the reference bias potential Vbias is low and the pumping time is high when the reference bias potential Vbias is high. It can be seen that the charging time t PUMP of the voltage pump_out is shortened.

이에 더해서, 온도의 변화로 인해 설정된 기준 바이어스 전위(Vbias)가 변화하더라도, 제1 전류원(110)을 구성하는 모스 트랜지스터(MP1∼MP7)의 W/L 비를 조절함으로써 일정한 충전 전류(Ich)를 유지할 수 있고, 제2 전류원(120)을 구성하는 바이폴라 트랜지스터(Q3∼Q5)의 면적비를 조절함으로써 일정한 방전 전류(Idis)를 유지할 수 있다.In addition, even if the set reference bias potential Vbias changes due to the change in temperature, the constant charging current Ich is adjusted by adjusting the W / L ratio of the MOS transistors MP1 to MP7 constituting the first current source 110. It is possible to maintain and maintain a constant discharge current Idis by adjusting the area ratio of the bipolar transistors Q3 to Q5 constituting the second current source 120.

따라서, 이 발명의 실시예에 따른 정전류 오실레이터에서는, 부하의 변화에 대해서 단지 기준 바이어스 전위의 조절을 통해 일정한 펌핑 전압을 얻을 수 있게 하고, 온도의 변화 등에 의한 요인으로 기준 바이어스 전위가 변화하더라도 커패시터의 충방전 전류를 제한하기 위한 전류 미러 회로를 통해 언제나 일정한 충,방전 전류가 흐르게 함으로써 역시 일정한 펌핑 전압을 얻을 수 있게 한다.Therefore, in the constant current oscillator according to the embodiment of the present invention, it is possible to obtain a constant pumping voltage only by adjusting the reference bias potential with respect to the load change, and even if the reference bias potential changes due to temperature change or the like, Through the current mirror circuit for limiting the charge and discharge current, a constant charge and discharge current always flows, so that a constant pumping voltage can be obtained.

Claims (9)

기준 바이어스 전위와 기준 저항에 의해 기준 바이어스 전류를 설정하는 바이어스 회로와,A bias circuit which sets the reference bias current by the reference bias potential and the reference resistance, 다수의 트랜지스터가 이중 전류 미러 형태로 다단 연결되어 형성되어 있고, 상기 바이어스 회로의 출력 전류에 의해 구동하여 일정한 충전 전류를 설정하는 제1 전류원과,A first current source formed of a plurality of transistors connected in multiple stages in the form of a dual current mirror and driven by an output current of the bias circuit to set a constant charging current; 상기 제1 전류원의 동작에 의해 구동하여 일정한 방전 전류를 설정하는 제2 전류원과,A second current source driven by the operation of the first current source to set a constant discharge current; 상기 제1 전류원과 상기 제2 전류원에 의해 제한된 전류의 충방전을 반복하여 일정한 주기의 톱니파 전압을 발생하는 커패시터와,A capacitor for repeating charging and discharging of the current limited by the first current source and the second current source to generate a sawtooth wave voltage of a constant period; 상기 커패시터에 충전되는 전압의 레벨을 하이 레벨 및 로우 레벨의 기준 전압과 비교하여 상기 톱니파 전압과 동일한 주파수의 클럭 신호를 발생하는 클럭 발생 회로와,A clock generation circuit configured to generate a clock signal having a frequency equal to the sawtooth voltage by comparing a level of the voltage charged in the capacitor with a reference voltage of a high level and a low level; 상기 클럭 발생 회로 출력 신호의 반전된 신호에 의해 구동하여 상기 커패시터에 충전된 전압이 상기 하이 레벨의 기준 전압 미만이면 상기 제2 전류원이 동작하지 않게 하여 상기 커패시터가 충전하도록 하고, 상기 커패시터에 충전된 전압이 상기 하이 레벨의 기준 전압 이상이 되면 상기 제2 전류원이 동작하게 하여 상기 커패시터가 방전하도록 하는 충방전 제어 수단을 포함하는 정전류 오실레이터.When the voltage charged in the capacitor is less than the high level reference voltage, the second current source is inoperative so that the capacitor is charged and driven by the inverted signal of the clock generation circuit output signal. And charge / discharge control means for causing the capacitor to discharge by operating the second current source when the voltage is above the high level reference voltage. 제1항에서,In claim 1, 상기 바이어스 회로는,The bias circuit, 상기 기준 바이어스 전위가 인가되는 기준 저항과,A reference resistor to which the reference bias potential is applied; 상기 기준 저항을 통해 흐르는 기준 바이어스 전류를 컬렉터와 베이스 단자로 입력받으며 접지된 에미터 단자를 갖는 제1 트랜지스터와,A first transistor receiving a reference bias current flowing through the reference resistor through a collector and a base terminal and having a grounded emitter terminal; 상기 제1 트랜지스터와 전류 미러를 형성하는 제2 트랜지스터를 포함하는 정전류 오실레이터.And a second transistor forming a current mirror with the first transistor. 제2항에서,In claim 2, 상기 제1 전류원은,The first current source, 상기 기준 바이어스 전위를 소스 단자로 입력받고 상기 제2 트랜지스터의 컬렉터 단자에 드레인과 게이트가 연결되는 제1 모스 트랜지스터와,A first MOS transistor receiving the reference bias potential as a source terminal and having a drain and a gate connected to the collector terminal of the second transistor; 상기 제1 모스 트랜지스터와 이중 전류 미러를 다단으로 형성하는 다수의 모스 트랜지스터를 포함하는 정전류 오실레이터.And a plurality of MOS transistors forming the first MOS transistor and a dual current mirror in multiple stages. 제3항에서,In claim 3, 상기 제2 전류원은,The second current source is 상기 제1 전류원의 출력단 트랜지스터의 드레인 단자에 컬렉터와 베이스 단자가 연결되고 접지된 에미터 단자를 갖는 제3 트랜지스터와,A third transistor having an emitter terminal connected to a collector and a base terminal of the output terminal transistor of the first current source and grounded; 상기 제1 전류원의 충전단 트랜지스터의 드레인 단자에 컬렉터 단자가 연결되고 상기 제3 트랜지스터와 전류 미러를 형성하는 제4 트랜지스터와,A fourth transistor connected to a drain terminal of the charging end transistor of the first current source and forming a current mirror with the third transistor; 상기 제4 트랜지스터와 공통 컬렉터, 공통 베이스 단자로 연결되며 저항을 통해 접지된 에미터 단자를 갖는 제5 트랜지스터를 포함하는 정전류 오실레이터.And a fifth transistor connected to the fourth transistor, a common collector, and a common base terminal, the fifth transistor having an emitter terminal grounded through a resistor. 제4항에서,In claim 4, 상기 커패시터는,The capacitor, 상기 제5 트랜지스터의 컬렉터와 에미터 단자 사이에 연결되어 있는 정전류 오실레이터.And a constant current oscillator coupled between the collector and emitter terminals of the fifth transistor. 제5항에서,In claim 5, 상기 충방전 제어 수단은,The charge and discharge control means, 상기 제3 트랜지스터의 컬렉터 단자에 드레인 단자가 연결되고 에미터 단자에 소스 단자가 연결되며 상기 클럭 발생 회로 출력 신호의 반전된 신호를 게이트 단자로 입력받아 구동하는 n-모스 트랜지스터인 정전류 오실레이터.And a n-MOS transistor connected to a collector terminal of the third transistor, a source terminal to an emitter terminal, and receiving an inverted signal of the clock generation circuit output signal as a gate terminal. 제6항에서,In claim 6, 상기 클럭 신호의 주파수(f)는 다음과 같이 설정되는 정전류 오실레이터.The frequency (f) of the clock signal is set as follows. 여기서, T1:상기 커패시터의 충전 시간, T2:상기 커패시터의 방전 시간, Ich:상기 커패시터의 충전 전류, Idis:상기 커패시터의 방전 전류, VH:상기 하이 레벨의 기준 전압, VL:상기 로우 레벨의 기준 전압, Ct:상기 커패시터의 커패시턴스Here, T1: charge time of the capacitor, T2: discharge time of the capacitor, Ich: charge current of the capacitor, Idis: discharge current of the capacitor, VH: reference voltage of the high level, VL: reference of the low level Voltage, Ct: Capacitance of the capacitor 기준 바이어스 전위와 기준 저항에 의해 기준 바이어스 전류를 설정하는 바이어스 회로와, 다수의 트랜지스터가 이중 전류 미러 형태로 다단 연결되어 형성되어 있고, 상기 바이어스 회로의 출력 전류에 의해 구동하여 일정한 충전 전류를 설정하는 제1 전류원과, 상기 제1 전류원의 동작에 의해 구동하여 내부 바이폴라 트랜지스터를 통해 흐르는 전류와 내부 저항에 의해 일정한 방전 전류를 설정하는 제2 전류원과, 상기 제1 전류원과 상기 제2 전류원에 의해 제한된 전류의 충방전을 반복하여 일정한 주기의 톱니파 전압을 발생하는 커패시터와, 상기 커패시터에 충전되는 전압의 레벨을 하이 레벨 및 로우 레벨의 기준 전압과 비교하여 상기 톱니파 전압과 동일한 주파수의 클럭 신호를 발생하는 클럭 발생 회로와, 상기 클럭 발생 회로 출력 신호의 반전된 신호에 의해 구동하여 상기 커패시터에 충전된 전압이 상기 하이 레벨의 기준 전압 미만이면 상기 제2 전류원이 동작하지 않게 하여 상기 커패시터가 충전하도록 하고, 상기 커패시터에 충전된 전압이 상기 하이 레벨의 기준 전압 이상이 되면 상기 제2 전류원이 동작하게 하여 상기 커패시터가 방전하도록 하는 충방전 제어 수단을 포함하는 정전류 오실레이터를 제어하는 데에 있어서,A bias circuit for setting the reference bias current by the reference bias potential and the reference resistance, and a plurality of transistors are formed by connecting the multi-stage in the form of a double current mirror, and is driven by the output current of the bias circuit to set a constant charging current A second current source driven by the operation of the first current source and the first current source to set a constant discharge current by the current flowing through the internal bipolar transistor and the internal resistance, and limited by the first current source and the second current source. A capacitor which generates a sawtooth wave voltage of a constant period by repeating charging and discharging of a current, and a clock signal having the same frequency as the sawtooth voltage by comparing the level of the voltage charged to the capacitor with a reference voltage of a high level and a low level Half of a clock generation circuit and the clock generation circuit output signal When the voltage charged in the capacitor is less than the reference voltage of the high level, the second current source is inoperative so that the capacitor is charged, and the voltage charged in the capacitor is the reference voltage of the high level. In controlling the constant current oscillator comprising charge and discharge control means for causing the capacitor to discharge by operating the second current source when abnormality, 차지 펌프 회로의 부하의 증감시, 상기 기준 바이어스 전위를 높이거나 낮춤으로써 상기 차지 펌프 회로를 제어하는 클럭 신호의 주파수를 조절하는 정전류 오실레이터의 제어 방법.And controlling the frequency of a clock signal controlling the charge pump circuit by increasing or decreasing the reference bias potential when the load of the charge pump circuit is increased or decreased. 제8항에서,In claim 8, 상기 제1 및 제2 전류원의 트랜지스터의 면적비를 조절함으로써 온도 변화에 대해 일정한 충방전 전류가 흐르게 하는 정전류 오실레이터의 제어 방법.And controlling the area ratios of the transistors of the first and second current sources so that a constant charge / discharge current flows in response to a temperature change.
KR1019980039644A 1998-09-24 1998-09-24 Constant current oscillator for charge pumping control KR20000020854A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980039644A KR20000020854A (en) 1998-09-24 1998-09-24 Constant current oscillator for charge pumping control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980039644A KR20000020854A (en) 1998-09-24 1998-09-24 Constant current oscillator for charge pumping control

Publications (1)

Publication Number Publication Date
KR20000020854A true KR20000020854A (en) 2000-04-15

Family

ID=19551762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039644A KR20000020854A (en) 1998-09-24 1998-09-24 Constant current oscillator for charge pumping control

Country Status (1)

Country Link
KR (1) KR20000020854A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550902B1 (en) * 2004-06-23 2006-02-13 삼성전기주식회사 Triangle wave oscillation circuit with temperature compensation function

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550902B1 (en) * 2004-06-23 2006-02-13 삼성전기주식회사 Triangle wave oscillation circuit with temperature compensation function

Similar Documents

Publication Publication Date Title
US4388537A (en) Substrate bias generation circuit
US4236199A (en) Regulated high voltage power supply
US5668508A (en) Oscillator circuit having oscillation frequency independent from the supply voltage value
JP3469431B2 (en) Variable frequency generation method, oscillator, and delay cell
EP0180084A2 (en) Voltage controlled oscillator
US6683445B2 (en) Internal power voltage generator
US20050258911A1 (en) Ring oscillation circuit
CN101403641B (en) Temperature-sensor circuit, and temperature compensated piezoelectric oscillator
JPH01200816A (en) Ring oscillator
EP0856935B1 (en) Charge pump circuit
KR19980081702A (en) Oscillation circuit
KR100293769B1 (en) Charge pumping circuit and PLL frequency synthesizer
US6222423B1 (en) Voltage controlled ring oscillator delay
JP3087683B2 (en) Voltage controlled oscillator
KR20000020854A (en) Constant current oscillator for charge pumping control
US4626702A (en) Saw-tooth wave generating circuit
KR20030072527A (en) Generator of dc-dc converter
KR20000022571A (en) Rc delay time stabilization circuit
KR20010062155A (en) Controller oscillator system and method
US6690245B2 (en) Oscillation control circuit
JPH0440112A (en) Voltage controlled oscillator
JPH08102643A (en) Variable delay circuit, ring oscillation circuit using the delay circuit and pll circuit using the oscillation circuit
US4904959A (en) Current-controlled saw-tooth wave oscillator stage
KR0143035B1 (en) Charge pump circuit
KR19980028165A (en) Negative Voltage Generation Circuit of Nonvolatile Semiconductor Memory Device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid