KR20000019371U

KR20000019371U - 무선가입자망 시스템의 가입자 정합장치내 신호처리장치

Info

Publication number: KR20000019371U
Application number: KR2019990005856U
Authority: KR
Inventors: 김철홍; 신한수
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1999-04-10
Filing date: 1999-04-10
Publication date: 2000-11-15
Also published as: KR200370073Y1

Abstract

본 고안은 WLL 시스템의 가입자 정합장치내 모뎀 처리부가 P＆T사의 모뎀칩을 사용하고, 이 모뎀칩의 제어 및 입/출력 핀을 활용하여 가입자 정합장치내 RF 처리부와의 송수신 데이터를 처리하고, 각종 제어신호를 생성하여 RF 처리부에 제공할 수 있도록 한 WLL 시스템의 가입자 정합장치내 신호처리장치에 관한 것으로, WLL 가입자 정합장치내 모뎀 처리부가 P＆T사의 모뎀칩을 사용하도록 한 후, 송신 데이터 처리회로를 통해 모뎀 처리부의 디지털 데이터를 아날로그 데이터로 변환하고 필터링하여 RF 처리부로 송신하도록 하고, 수신 데이터 처리회로를 통해 RF 처리부의 아날로그 데이터를 필터링한 후 디지털 데이터로 변환하여 모뎀 처리부에서 수신하도록 하며, 제어신호 생성회로를 통해 모뎀 처리부의 클럭신호 및 쓰기선택신호에 따라 모뎀 처리부에서 출력되는 AFC, AGC, APC 관련의 디지털 데이터를 아날로그 신호로 변환하고 증폭하여 최종 AFC, AGC, APC 등의 제어신호를 RF 처리부에 제공하도록 함을 특징으로 한다.

Description

무선가입자망 시스템의 가입자 정합장치내 신호처리장치 {Signal processor in the Subscribe Line Interface Circuit of the WLL system}

본 고안은 무선가입자망(Wireless Local Loop ; 이하, 'WLL'이라 칭함) 시스템의 가입자 정합장치에 있어서, 가입자 정합장치내 모뎀 처리부가 P＆T(Personal ＆ Technology)사의 모뎀칩(Modem Chip)을 사용하고, 이 모뎀칩의 제어 및 입/출력 핀(I/O Pin)을 활용하여 가입자 정합장치내 RF(Radio Frequency) 처리부와의 송수신 데이터를 처리하고, 각종 제어신호를 생성하여 RF 처리부에 제공할 수 있도록 한 WLL 시스템의 가입자 정합장치내 신호처리장치에 관한 것이다.

일반적으로 WLL 시스템은 전화국에서 가입자 단말기까지의 유선 선로 대신에 무선 시스템을 이용하여 링크를 구성해 주는 시스템으로서, 종래의 유선망 구성보다 단기간에 망을 구성할 수 있을 뿐만 아니라 유지 보수가 용이하다는 장점이 있어 향후 정보 인프라 구축에 중요한 역할을 할 것이라 기대된다.

이러한 WLL 시스템은 크게 기지국과 무선 링크를 구성하기 위한 가입자 정합장치와, 전화 교환기와 유선으로 연결되고 상기 가입자 정합장치와 무선 링크를 구성하기 위한 기지국과, 상기 기지국을 제어하기 위한 기지국 제어기 및 전화 교환기로 구성되며, 특히 가입자 정합장치는 도 1에 도시된 바와 같이 WLL 무선망 인터페이스를 위한 아날로그 신호 처리단인 RF 처리부(1)와, WLL 규격에 맞는 모뎀 서비스를 제공하기 위한 구성으로, 모뎀칩과 주변 로직으로 구성되는 모뎀 처리부(2)와, POTS(Plain Old Telephone Service) 가입자 인터페이스를 제공하기 위한 구성으로, PCM(Pulse Code Modulation) 트랜스코더(Transcoder)/코덱(Codec), SLIC(Subscribe Line Interface Circuit), ISAC, RJ11, RJ45포트 등으로 구성되는 가입자 인터페이스부(3)와, 가입자 정합장치내 각종 구성 블록에 대한 동작 제어 및 프로그램의 러닝(Running) 자원을 제공하는 디지털 제어부(4)를 포함하여 구성된다.

한편, 상기와 같이 구성된 WLL 시스템의 가입자 정합장치에 있어서, 상기 모뎀 처리부(2)에서 P＆T사의 모뎀칩을 사용할 경우 RF 처리부(1)와 모뎀 처리부(2) 사이에서의 송수신 데이터 처리와 제어신호 생성을 위해 P＆T사의 모뎀칩의 제어 및 입/출력 핀에서 출력되는 신호를 활용하여도 좋을 거라 사료된다.

본 고안은 상기와 같은 점을 감안하여 안출한 것으로서, 그 목적은 WLL 가입자 정합장치내 모뎀 처리부가 P＆T사의 모뎀칩을 사용하도록 하고, 이 모뎀칩의 제어 및 입/출력 핀에서 출력되는 신호를 활용하여 가입자 정합장치내 RF 처리부와의 송수신 데이터를 처리하고, 각종 제어신호를 생성하여 RF 처리부에 제공할 수 있도록 한 WLL 시스템의 가입자 정합장치내 신호처리장치를 제공하는 데에 있다.

도 1은 일반적인 무선가입자망 시스템의 가입자 정합장치의 블록 구성도,

도 2는 본 고안에 의한 무선가입자망 시스템의 가입자 정합장치내 신호처리장치중 송신 데이터 처리회로의 블록 구성도,

도 3은 본 고안에 의한 무선가입자망 시스템의 가입자 정합장치내 신호처리장치중 수신 데이터 처리회로의 블록 구성도,

도 4는 본 고안에 의한 무선가입자망 시스템의 가입자 정합장치내 신호처리장치중 제어신호 생성회로의 블록 구성도.

＜도면의 주요부분에 대한 부호의 설명＞

1 : RF 처리부 2 : 모뎀 처리부

3 : 가입자 인터페이스부 4 : 디지털 제어부

10 : 송신 데이터 처리회로11 : DAC

12,13 : LPF 20 : 수신 데이터 처리회로

21,22 : LPF23 : ADC

30 : 제어신호 생성회로31∼33 : 제1∼제3 직렬 디코더

34∼36 : 제1∼제3 증폭부

이러한 목적을 달성하기 위한 본 고안의 WLL 시스템의 가입자 정합장치내 신호처리장치는, WLL 가입자 정합장치내 모뎀 처리부가 P＆T사의 모뎀칩을 사용하도록 한 후, 송신 데이터 처리회로를 통해 모뎀 처리부의 디지털 데이터를 아날로그 데이터로 변환하고 필터링하여 RF 처리부로 송신하도록 하고, 수신 데이터 처리회로를 통해 RF 처리부의 아날로그 데이터를 필터링한 후 디지털 데이터로 변환하여 모뎀 처리부에서 수신하도록 하며, 제어신호 생성회로를 통해 모뎀 처리부의 클럭신호 및 쓰기선택신호에 따라 모뎀 처리부에서 출력되는 AFC, AGC, APC 관련의 디지털 데이터를 아날로그 신호로 변환하고 증폭하여 최종 AFC, AGC, APC 등의 제어신호를 RF 처리부에 제공하도록 함을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 고안에 의한 WLL 시스템의 가입자 정합장치내 신호처리장치의 구성 및 동작을 상세히 설명한다.

도 2는 본 고안에 의한 WLL 시스템의 가입자 정합장치내 신호처리장치중 송신 데이터 처리회로(10)의 블록 구성도로서, 모뎀 처리부(2)에서 CDMA(Code Division Multiple Access) 변조되어 출력되는 12비트의 디지털 신호인 송신 데이터(Tx_I[0..11], Tx_Q[0..11])를 입력하여 아날로그 신호로 변환하는 DAC(Digital to Analog Converter)(11)와, 상기 DAC(11)에서 변환된 아날로그 신호중 희망대역의 신호만을 통과시켜 RF 처리부(1)로 기저대역의 송신 데이터(Tx_I, Tx_Q)를 출력하는 저역통과필터(Low Pass Filter; 이하, 'LPF'라 칭함)(12,13)로 구성된다.

도 3은 본 고안에 의한 WLL 시스템의 가입자 정합장치내 신호처리장치중 수신 데이터 처리회로(20)의 블록 구성도로서, RF 처리부(1)로부터 기저대역의 아날로그 신호인 수신 데이터(Rx_I, Rx_Q)를 수신하여 희망대역의 신호만을 통과시키는 LPF(21,22)와, 상기 LPF(21,22)를 통과한 아날로그 신호의 수신 데이터(Rx_I, Rx_Q)를 디지털 신호인 8비트 데이터(Rx_I[0..7], Rx_Q[0..7])로 변환하여 상기 모뎀 처리부(2)에서 CDMA 복조하도록 모뎀 처리부(2)로 출력하는 ADC(Analog to Digital Converter)(23)로 구성된다.

도 4는 본 고안에 의한 WLL 시스템의 가입자 정합장치내 신호처리장치중 제어신호 생성회로(30)의 블록 구성도로서, 모뎀 처리부(2)내 P＆T사의 모뎀칩에서 출력되는 신호중 클럭(Clock)신호 및 쓰기선택(Write Selection)신호에 따라 모뎀 처리부(2)에서 출력되는 RF 처리부(1)와 관련된 제어신호에 대한 정보인 디지털 직렬 데이터1,2,3을 각각 아날로그 신호로 디코딩하는 제1∼제3 직렬 디코더(Serial Decoder)(31∼33)와, 상기 제1∼제3 직렬 디코더(31∼33)에서 디코딩된 각각의 아날로그 신호를 소정 레벨만큼 증폭하여 기지국과의 동기를 위한 AFC(Automatic Frequency Control) 신호, 순방향 채널의 수신전력을 제어하기 위한 AGC(Automatic Gain Control) 신호, 역방향 채널의 송신출력을 제어하기 위한 APC(Automatic Power Control) 신호를 RF 처리부(1)로 각각 제공하는 제1∼제3 증폭부(34∼36)로 구성된다.

상기 모뎀 처리부(2)에 사용되는 P＆T사의 모뎀칩은, 입출력 데이터를 TTA 송수신 채널의 규격에 맞게 처리하고, 각종 WLL CDMA 관련 기능을 수행하며, 특히 채널 코딩(Channel Coding), 스프레딩(Spreding)/디스프레딩(Despreding), 심볼 천공, 인터리빙(Interleaving)/디인터리빙(Deinterleaving) 등을 통해 순방향 및 역방향 채널을 제공하며, 무선망 인터페이스에 대한 각종 제어 기능, 즉 AFC, AGC, APC 신호 생성기능 등을 지원한다.

상기와 같이 구성된 본 고안에 의한 WLL 시스템의 가입자 정합장치내 신호처리장치의 동작을 설명하면 다음과 같다.

먼저, 송신 데이터 처리회로(10)의 동작에 있어서, 송신 데이터 처리회로(10)의 DAC(11)에서는 가입자 정합장치내 모뎀 처리부(2), 즉 모뎀 처리부(2)내 P＆T사의 모뎀칩에서 CDMA 변조되어 출력되는 12비트의 디지털 신호인 송신 데이터(Tx_I[0..11], Tx_Q[0..11])를 입력하여 아날로그 신호로 변환한다.

이때, 상기 송신 데이터(Tx_I[0..11], Tx_Q[0..11])는 모뎀 처리부(2)에서 CDMA 변조된 역방향 채널에 의한 디지털 데이터로서 상호 직교성을 갖는다.

이어, LPF(12,13)에서는 상기 DAC(11)에서 변환된 아날로그 신호중 희망대역의 신호만을 통과시켜 RF 처리부(1)로 기저대역의 송신 데이터(Tx_I, Tx_Q)를 출력하도록 한다.

다음으로, 수신 데이터 처리회로(20)의 동작에 있어서, 수신 데이터 처리회로(20)내 LPF(21,22)에서는 상기 RF 처리부(1)로부터 기저대역의 아날로그 신호인 수신 데이터(Rx_I, Rx_Q)를 수신하여 희망대역의 신호만을 통과시킨다.

이어, ADC(23)에서는 상기 LPF(21,22)를 통과한 아날로그 신호의 수신 데이터(Rx_I, Rx_Q)를 디지털 신호인 8비트 데이터(Rx_I[0..7], Rx_Q[0..7])로 변환하여 상기 모뎀 처리부(2)로 출력한다.

그러면, 모뎀 처리부(2)에서 CDMA 복조 과정을 통해 원래의 정보로 변환하도록 한다.

마지막으로, 제어신호 생성회로(30)의 동작에 있어서, 제1∼제3 직렬 디코더(31∼33)에서는 모뎀 처리부(2)내 P＆T사의 모뎀칩에서 출력되는 신호중 클럭신호 및 쓰기선택신호에 따라 모뎀 처리부(2)에서 출력되는 RF 처리부(1)와 관련된 제어신호에 대한 정보인 디지털 직렬 데이터1,2,3,을 각각 아날로그 신호로 디코딩한다.

이어, 제1∼제3 증폭부(34∼36)에서는 상기 제1∼제3 직렬 디코더(31∼33)에서 디코딩된 각각의 아날로그 신호를 소정 레벨만큼 증폭하여 기지국과의 동기를 위한 AFC 신호, 순방향 채널의 수신전력을 제어하기 위한 AGC 신호, 역방향 채널의 송신출력을 제어하기 위한 APC 신호 등의 제어신호를 RF 처리부(1)로 각각 제공하도록 한다.

상기와 같이 본 고안에서는, 모뎀 처리부(2)내 P＆T사의 모뎀칩에서 AFC, AGC, APC 신호에 관련된 정보를 직렬 데이터로 출력핀을 통해 지원함에 따라 이 출력핀에서 출력되는 직렬 데이터를 제어신호 생성회로(30)를 통해 아날로그 신호로 변환 및 증폭하여 RF 처리부(1)에 제공하도록 한다.

이상, 상기 설명에서와 같이 본 고안은 P＆T사의 모뎀칩을 사용하는 WLL 시스템의 가입자 정합장치를 구현할 수 있고, 이 모뎀칩의 제어 및 입/출력 핀의 신호를 활용하여 가입자 정합장치내 RF 처리부와의 송수신 데이터 및 각종 제어신호를 생성 및 처리할 수 있게 된다.

Claims

RF 처리부(1), 모뎀 처리부(2), 가입자 인터페이스부(3), 디지털 제어부(4)로 구성되는 WLL 시스템의 가입자 정합장치에 있어서, 상기 모뎀 처리부(2)에서 P＆T사의 모뎀칩을 사용하도록 하며, 상기 모뎀 처리부(2)내 P＆T사의 모뎀칩에서 CDMA 변조되어 출력되는 12비트의 디지털 신호인 송신 데이터(Tx_I[0..11], Tx_Q[0..11])를 입력하여 아날로그 신호로 변환하는 DAC(11)와, 상기 DAC(11)에서 변환된 아날로그 신호중 희망대역의 신호만을 통과시켜 RF 처리부(1)로 기저대역의 송신 데이터(Tx_I, Tx_Q)를 출력하는 LPF(12,13)로 구성된 송신 데이터 처리회로(10)와;

상기 RF 처리부(1)로부터 기저대역의 아날로그 신호인 수신 데이터(Rx_I, Rx_Q)를 수신하여 희망대역의 신호만을 통과시키는 LPF(21,22)와, 상기 LPF(21,22)를 통과한 아날로그 신호의 수신 데이터(Rx_I, Rx_Q)를 디지털 신호인 8비트 데이터(Rx_I[0..7], Rx_Q[0..7])로 변환하여 상기 모뎀 처리부(2)내 P＆T사의 모뎀칩에서 CDMA 복조하도록 모뎀 처리부(2)로 출력하는 ADC(23)로 구성된 수신 데이터 처리회로(20)와;

상기 모뎀 처리부(2)내 P＆T사의 모뎀칩에서 출력되는 신호중 클럭신호 및 쓰기선택신호에 따라 모뎀 처리부(2)에서 출력되는 RF 처리부(1)와 관련된 제어신호에 대한 정보인 디지털 직렬 데이터1,2,3을 각각 아날로그 신호로 디코딩하는 제1∼제3 직렬 디코더(31∼33)와, 상기 제1∼제3 직렬 디코더(31∼33)에서 디코딩된 각각의 아날로그 신호를 소정 레벨만큼 증폭하여 기지국과의 동기를 위한 AFC 신호, 순방향 채널의 수신전력을 제어하기 위한 AGC 신호, 역방향 채널의 송신출력을 제어하기 위한 APC 신호를 RF 처리부(1)로 각각 제공하는 제1∼제3 증폭부(34∼36)로 구성된 제어신호 생성회로(30)로 이루어지는 것을 특징으로 하는 무선가입자망 시스템의 가입자 정합장치내 신호처리장치.