KR20000018720A - 반도체소자 제조용 패턴 형성방법 - Google Patents

반도체소자 제조용 패턴 형성방법 Download PDF

Info

Publication number
KR20000018720A
KR20000018720A KR1019980036460A KR19980036460A KR20000018720A KR 20000018720 A KR20000018720 A KR 20000018720A KR 1019980036460 A KR1019980036460 A KR 1019980036460A KR 19980036460 A KR19980036460 A KR 19980036460A KR 20000018720 A KR20000018720 A KR 20000018720A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
forming
pattern
gas
semiconductor device
Prior art date
Application number
KR1019980036460A
Other languages
English (en)
Inventor
이영철
김태룡
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980036460A priority Critical patent/KR20000018720A/ko
Publication of KR20000018720A publication Critical patent/KR20000018720A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자 제조용 패턴 형성방법에 관한 것이다.
본 발명에 따른 반도체소자 제조용 패턴 형성방법은, 특정막이 형성된 반도체 기판 상에 산화막을 형성하는 단계, 상기 산화막 상에 포토레지스트 패턴을 형성하는 단계 및 플라즈마 상태의 가스를 사용하여 상기 포토레지스트 패턴을 큐어링하는 단계, 상기 큐어링된 포토레지스트 패턴을 마스크로 사용하여 식각공정을 수행하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
따라서, 포토레지스트 패턴의 화학적 구조를 변화시키는 큐어링공정을 진행한 후, 식각공정을 진행함으로서 포토레지스트 패턴 및 그 하부의 특정막이 동시에 식각되는 것을 방지할 수 있는 효과가 있다.

Description

반도체소자 제조용 패턴 형성방법
본 발명은 반도체소자 제조용 패턴 형성방법에 관한 것으로서, 보다 상세하게는 반도체 기판 상에 포토레지스트 패턴(Photoresist pattern)을 형성한 후, 식각공정을 진행함에 있어서 포토레지스트 패턴의 손실을 방지할 수 있는 반도체소자 제조용 패턴 형성방법에 관한 것이다.
통상, 반도체소자 제조공정에서는 웨이퍼 상에 폴리실리콘막, 산화막 및 금속막 등과 같은 다수의 박막을 형성한 후, 사진식각공정을 수행함으로서 소정형상의 패턴(Pattern)을 형성한다.
종래의 반도체소자 제조용 패턴 형성방법은, 도1에 도시된 바와 같이 일련의 반도체 소자 제조공정의 수행에 의해서 소스영역, 드레인영역 및 게이트전극 등을 포함하는 하부구조물(12)이 형성된 반도체 기판(10) 상에 특정막(14)을 형성한다. 상기 특정막(14)은, 산화막, 금속막 및 폴리실리콘막 중에서 어느 하나일 수 있다.
그리고, 상기 특정막(14) 상에 포토레지스트를 도포한 후, 노광공정 및 현상공정을 수행함으로서 포토레지스트 패턴(16)을 형성한다. 상기 특정막(14) 상에 포토레지스트를 도포한 후, 소프트 베이크(Soft bake)공정이 추가로 더 진행될 수 있으며, 상기 노광공정 후, 노광후 베이크공정이 추가로 더 진행될 수 있으며, 상기 포토레지스트 패턴(16)을 형성한 후, 상기 포토레지스트 패턴(16)을 경화시키는 스텝(Step)으로 현상 후에 남아있는 잔류 수분을 제거하고 접착력을 증진시키며 포토레지스트 패턴(16)의 식각 저항성을 향상시키는 하드 베이크(Hard bake)공정이 추가로 더 진행될 수 있다. 또한, 상기 하드 베이크 공정을 진행한 후, 도면에는 도시되지 않았으나 포토레지스트 패턴을 마스크로 사용한 식각공정을 수행함으로서 특정패턴을 형성할 수 있다.
그런데, 두꺼운 산화막이 형성된 반도체 기판 상에 콘택홀을 형성하는 공정에서는 높은 산화막 식각율이 요구됨에 따라 불소(F)계열 가스의 혼합비율이 높은 식각가스를 사용하여 식각공정을 진행함으로서 상기 하드 베이크 공정이 진행된 포토레지스트 패턴의 식각율이 증가되어 포토레지스트 패턴이 완전히 식각된 후, 포토레지스트 패턴 하부의 산화막이 식각되는 문제점이 있었다.
그리고, 단차가 형성된 반도체 기판의 셀(Cell)영역에서 폐리(Peri)영역으로 넘어가는 영역은 다른 영역과 비교하여 상대적으로 얇은 두께의 포토레지스트가 도포되기 때문에 상기 하드 베이크 공정이 수행된 포토레지스트 패턴이 완전히 식각된 후, 그 하부의 금속막이 식각되는 문제점이 있었다.
또한, S-Poly(Storage polysilicon)형성공정에서도 포토레지스트 패턴 하부의 S-Poly가 포토레지스트 패턴이 완전히 식각되어 캐패시터의 정전용량이 감소하는 문제점이 있었다.
본 발명의 목적은, 사진식각공정을 진행할 때 포토레지스트 패턴이 완전히 식각된 후, 그 하부의 하부막이 식각되는 것을 방지할 수 있는 반도체소자 제조용 패턴 형성방법을 제공하는 데 있다.
도1은 종래의 반도체소자 제조용 패턴 형성방법을 설명하기 위한 공정단면도이다.
도2는 본 발명에 따른 반도체소자 제조용 패턴 형성방법의 일 실시예를 설명하기 위한 공정단면도이다.
도3은 본 발명에 따른 반도체소자 제조용 패턴 형성방법의 다른 실시예를 설명하기 위한 공정단면도이다.
※도면의 주요부분에 대한 부호의 설명
10, 20, 30 : 반도체 기판 12, 22, 32 : 하부구조물
14, 24 : 특정막 16, 28, 36 : 포토레지스트 패턴
26, 34 : 산화막
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조용 패턴 형성방법은, 금속막이 형성된 반도체 기판 상에 산화막을 형성하는 단계; 상기 산화막 상에 포토레지스트 패턴을 형성하는 단계; 플라즈마 상태의 가스를 사용하여 상기 포토레지스트 패턴을 큐어링(Curing)하는 단계; 및 상기 큐어링된 포토레지스트 패턴을 마스크로 사용하여 식각공정을 수행하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
상기 플라즈마 상태의 가스는 HBr, Cl2, CF4,SiF4중에서 어느 하나일 수 있다.
그리고, 본 발명에 따른 다른 반도체소자 제조용 패턴 형성방법은, 반도체 기판 상에 산화막을 형성하는 단계; 상기 산화막 상에 포토레지스트 패턴을 형성하는 단계; 플라즈마 상태의 가스를 사용하여 상기 포토레지스트 패턴을 큐어링하는 단계; 및 상기 큐어링된 포토레지스트 패턴을 마스크로 사용하여 식각공정을 진행하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
상기 플라즈마 상태의 가스는 HBr, Cl2, SiF4중에서 어느 하나일 수 있다.
또한, 본 발명에 따른 또다른 반도체소자 제조용 패턴 형성방법은, 폴리실리콘막이 형성된 반도체 기판 상에 산화막을 형성하는 단계; 상기 산화막 상에 포토레지스트 패턴을 형성하는 단계; 플라즈마 상태의 가스를 사용하여 상기 포토레지스트 패턴을 큐어링하는 단계; 및 상기 큐어링된 포토레지스트 패턴을 마스크로 사용하여 식각공정을 수행하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
상기 플라즈마 상태의 가스는 HBr, Cl2, CF4,CuF3, SiF4중에서 어느 하나일 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명에 따른 반도체소자 제조용 패턴 형성방법의 일 실시예를 설명하기 위한 단면도이다.
도2를 참조하면, 일련의 반도체 소자 제조공정의 수행에 의해서 소스영역, 드레인영역 및 게이트전극 등을 포함하는 하부구조물(22)이 형성된 반도체 기판(20) 상에 특정막(24)이 형성되어 있다. 상기 특정막(24)은, 금속막 및 폴리실리콘막 중에서 어느 하나일 수 있다.
그리고, 상기 특정막(24) 상에 산화막(26)이 형성되어 있다. 상기 산화막(26)은 후속되는 본 발명에 따른 큐어링(Curing)공정을 진행하는 과정에 금속막 또는 폴리실리콘막으로 이루어지는 특정막(24)이 손상받는 것을 방지하는 역할을 수행한다.
또한, 상기 산화막(26) 상에 포토레지스트를 전면도포한 후, 노광공정 및 현상공정이 수행됨으로서 포토레지스트 패턴(28)이 형성되어 있다. 상기 산화막(26) 상에 포토레지스트를 도포한 후, 소프트 베이크(Soft bake)공정이 추가로 더 진행될 수 있고, 상기 노광공정 후, 노광후 베이크공정이 추가로 더 진행될 수 있다.
또한, 상기 포토레지스트 패턴(28)을 형성한 후, 본 발명에 따른 포토레지스트 패턴(28)의 큐어링공정이 진행된다. 상기 큐어링공정은 플라즈마 상태의 가스와 포토레지스트 패턴(28)을 접촉시켜 포토레지스트 패턴(28)이 화학반응하도록 유도함으로서 포토레지스트 패턴(28)을 경화시키는 공정이다. 그리고, 상기 플라즈마 상태의 가스로 HBr 가스를 사용할 경우 포토레지스트 패턴(28)의 탄소(C)성분과 HBr가스의 브롬(Br)성분이 서로 반응하게 되고, 상기 플라즈마 상태의 가스로 Cl2가스를 사용할 경우 포토레지스트 패턴(28)의 탄소(C)성분과 Cl2가스의 염소(Cl)성분이 서로 반응하게 된다. 또한, 상기 특정막(24)이 금속막일 경우 CF4, SiF4가스를 플라즈마 상태로 형성하여 큐어링공정을 진행할 수 있고, 상기 특정막(24)이 폴리실리콘막일 경우 CF4, CuF3, SiF4가스를 플라즈마 상태로 형성하여 큐어링공정을 진행할 수 있다.
마지막으로, 도면에는 도시되지 않았으나 상기 큐어링공정이 수행된 포토레지스트 패턴(28)을 마스크로 사용한 식각공정이 수행됨으로서 산화막 및 특정막이 식각되어 소정의 패턴이 형성된다. 상기 식각공정을 진행할 때, 포토레지스트 패턴(28)은 선행된 큐어링공정의 수행에 의해서 그 화학적 구조가 변화되어 있으므로 식각공정에 의해서 식각되는 것이 방지된다.
그리고, 본 발명에 따른 다른 반도체소자 제조용 패턴 형성방법은, 도3에 도시된 바와 같이 일련의 반도체 소자 제조공정의 수행에 의해서 소스영역, 드레인영역 및 게이트전극 등을 포함하는 하부구조물(32)이 형성된 반도체 기판(30) 상에 산화막(34)이 형성되어 있다.
또한, 상기 산화막(34) 상에 포토레지스트를 도포한 후, 노광공정 및 현상공정이 수행됨으로서 포토레지스트 패턴(36)이 형성되어 있다. 상기 산화막(34) 상에 포토레지스트를 도포한 후, 소프트 베이크(Soft bake)공정이 추가로 더 진행될 수 있고, 상기 노광공정 후, 노광후 베이크공정이 추가로 더 진행될 수 있다.
또한, 상기 포토레지스트 패턴(36)을 형성한 후, 본 발명에 따른 포토레지스트 패턴(36)의 큐어링공정이 진행된다. 상기 큐어링공정은 플라즈마 상태의 가스와 포토레지스트 패턴(36)을 접촉시켜 반응하도록 유도함으로서 포토레지스트 패턴(36)을 경화시키는 공정이다. 그리고, 상기 플라즈마 상태의 가스로 HBr 가스를 사용할 경우 포토레지스트 패턴(36)의 탄소(C)성분과 HBr가스의 브롬(Br)성분이 서로 반응하게 되고, 상기 플라즈마 상태의 가스로 Cl2가스를 사용할 경우 포토레지스트 패턴(36)의 탄소(C)성분과 Cl2가스의 염소(Cl)성분이 서로 반응하게 된다. 또한, 상기 플라즈마 상태의 가스로 SiF4가스를 플라즈마 상태로 변형하여 큐어링공정을 진행할 수도 있다.
마지막으로, 도면에는 도시되지 않았으나 상기 큐어링공정이 수행된 포토레지스트 패턴(36)을 마스크로 사용한 식각공정이 수행됨으로서 산화막(34)이 식각되어 소정의 패턴이 형성된다. 상기 포토레지스트 패턴(36)은 큐어링공정의 수행에 의해서 그 구조가 화학적으로 변화되어 있으므로 식각공정의 수행에 의해서 식각되는 것이 방지된다.
따라서, 본 발명에 의하면 포토레지스트 패턴의 화학적 구조를 변화시키는 큐어링공정을 진행한 후, 식각공정을 진행함으로서 포토레지스트 패턴 및 그 하부의 특정막이 동시에 식각되는 것을 방지할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (6)

  1. 금속막이 형성된 반도체 기판 상에 산화막을 형성하는 단계;
    상기 산화막 상에 포토레지스트 패턴을 형성하는 단계;
    플라즈마 상태의 가스를 사용하여 상기 포토레지스트 패턴을 큐어링(Curing)하는 단계; 및
    상기 큐어링된 포토레지스트 패턴을 마스크로 사용하여 식각공정을 수행하는 단계;
    를 구비하여 이루어지는 것을 특징으로 하는 반도체소자 제조용 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 플라즈마 상태의 가스는 HBr, Cl2, CF4,SiF4중에서 어느 하나인 것을 특징으로 하는 상기 반도체소자 제조용 패턴 형성방법.
  3. 반도체 기판 상에 산화막을 형성하는 단계;
    상기 산화막 상에 포토레지스트 패턴을 형성하는 단계;
    플라즈마 상태의 가스를 사용하여 상기 포토레지스트 패턴을 큐어링하는 단계; 및
    상기 큐어링된 포토레지스트 패턴을 마스크로 사용하여 식각공정을 진행하는 단계;
    를 구비하여 이루어지는 것을 특징으로 하는 반도체소자 제조용 패턴 형성방법.
  4. 제 3 항에 있어서,
    상기 플라즈마 상태의 가스는 HBr, Cl2, SiF4중에서 어느 하나인 것을 특징으로 하는 상기 반도체소자 제조용 패턴 형성방법.
  5. 폴리실리콘막이 형성된 반도체 기판 상에 산화막을 형성하는 단계;
    상기 산화막 상에 포토레지스트 패턴을 형성하는 단계;
    플라즈마 상태의 가스를 사용하여 상기 포토레지스트 패턴을 큐어링하는 단계; 및
    상기 큐어링된 포토레지스트 패턴을 마스크로 사용하여 식각공정을 수행하는 단계;
    를 구비하여 이루어지는 것을 특징으로 하는 반도체소자 제조용 패턴 형성방법.
  6. 제 5 항에 있어서,
    상기 플라즈마 상태의 가스는 HBr, Cl2, CF4,CuF3, SiF4중에서 어느 하나인 것을 특징으로 하는 상기 반도체소자 제조용 패턴 형성방법.
KR1019980036460A 1998-09-04 1998-09-04 반도체소자 제조용 패턴 형성방법 KR20000018720A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980036460A KR20000018720A (ko) 1998-09-04 1998-09-04 반도체소자 제조용 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036460A KR20000018720A (ko) 1998-09-04 1998-09-04 반도체소자 제조용 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20000018720A true KR20000018720A (ko) 2000-04-06

Family

ID=19549578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036460A KR20000018720A (ko) 1998-09-04 1998-09-04 반도체소자 제조용 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20000018720A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7993803B2 (en) 2008-09-04 2011-08-09 Hynix Semiconductor Inc. Method for fabricating chromeless phase shift mask

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7993803B2 (en) 2008-09-04 2011-08-09 Hynix Semiconductor Inc. Method for fabricating chromeless phase shift mask

Similar Documents

Publication Publication Date Title
US6514672B2 (en) Dry development process for a bi-layer resist system
US20070049036A1 (en) Etching process for decreasing mask defect
KR100912990B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100905827B1 (ko) 반도체 소자의 하드 마스크 패턴 형성방법
JP2000133636A (ja) パターン形成方法
US5922516A (en) Bi-layer silylation process
KR100843899B1 (ko) 반도체 소자의 제조방법
KR100796509B1 (ko) 반도체 소자의 제조방법
US6465360B2 (en) Method for fabricating an ultra small opening
JP2011238795A (ja) パターン形成方法
KR20000018720A (ko) 반도체소자 제조용 패턴 형성방법
JPH09134862A (ja) レジストパターンの形成方法
US6686129B2 (en) Partial photoresist etching
KR20090086821A (ko) 반도체 소자의 형성 방법
KR20100081514A (ko) 반도체 소자의 제조 방법
KR100303779B1 (ko) 실리레이션된 이중 감광막을 이용한 패턴 형성 방법
US20020164543A1 (en) Bi-layer photolithographic process
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR100489350B1 (ko) 반도체소자의 게이트 형성방법
KR100281113B1 (ko) 반도체소자의 패터닝 방법
KR0165417B1 (ko) 반도체 장치의 미세 패턴 제조방법
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
KR100660278B1 (ko) 게이트 전극 형성 방법
US20090181327A1 (en) Method of manufacturing semiconductor devices

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination