KR20000016521A - 박막의 모노리틱형 실리콘 막에 의해 형성된 윈도우 영역을 포함하는 애노드를 갖는 화학 방사선 소스 - Google Patents

박막의 모노리틱형 실리콘 막에 의해 형성된 윈도우 영역을 포함하는 애노드를 갖는 화학 방사선 소스 Download PDF

Info

Publication number
KR20000016521A
KR20000016521A KR1019980710109A KR19980710109A KR20000016521A KR 20000016521 A KR20000016521 A KR 20000016521A KR 1019980710109 A KR1019980710109 A KR 1019980710109A KR 19980710109 A KR19980710109 A KR 19980710109A KR 20000016521 A KR20000016521 A KR 20000016521A
Authority
KR
South Korea
Prior art keywords
anode
layer
cathode ray
ray tube
tube structure
Prior art date
Application number
KR1019980710109A
Other languages
English (en)
Inventor
아먼드 피 노이커만스
티모시 지 슬레이터
Original Assignee
워칼로 푸로스 죠지
아메리칸 인터내셔날 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 워칼로 푸로스 죠지, 아메리칸 인터내셔날 테크놀로지스 인코포레이티드 filed Critical 워칼로 푸로스 죠지
Publication of KR20000016521A publication Critical patent/KR20000016521A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H6/00—Targets for producing nuclear reactions
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21G—CONVERSION OF CHEMICAL ELEMENTS; RADIOACTIVE SOURCES
    • G21G1/00—Arrangements for converting chemical elements by electromagnetic radiation, corpuscular radiation or particle bombardment, e.g. producing radioactive isotopes
    • G21G1/04—Arrangements for converting chemical elements by electromagnetic radiation, corpuscular radiation or particle bombardment, e.g. producing radioactive isotopes outside nuclear reactors or particle accelerators
    • G21G1/10—Arrangements for converting chemical elements by electromagnetic radiation, corpuscular radiation or particle bombardment, e.g. producing radioactive isotopes outside nuclear reactors or particle accelerators by bombardment with electrically charged particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J33/00—Discharge tubes with provision for emergence of electrons or ions from the vessel; Lenard tubes
    • H01J33/02—Details
    • H01J33/04—Windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J5/00—Details relating to vessels or to leading-in conductors common to two or more basic types of discharge tubes or lamps
    • H01J5/02—Vessels; Containers; Shields associated therewith; Vacuum locks
    • H01J5/18—Windows permeable to X-rays, gamma-rays, or particles

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electron Beam Exposure (AREA)
  • Micromachines (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

화학 방사선 소스(20)는 음극선 총(24)으로부터의 전자 빔이 충돌하는 애노드(36)를 포함한다. 애노드(36)는 실리콘 막에 의해 형성된 윈도우 영역(52)을 포함한다. 전자 빔은 애노드(36)를 때릴 시에 윈도우 영역(52)을 투과하여 화학 방사선 소스(20)를 둘러싸는 매질 내로 침투한다. 애노드(36)를 구성하기 위한 방법은 에칭 차단 물질(48)의 층이 사이에 개재되고 모두 단결정 실리콘 물질로 구성되는 박막의 제1 층과 더 두꺼운 제2 층(46)을 갖는 기판을 사용한다. 제2 층(46)은 제1 층(44) 상에 전자 빔 윈도우 영역(52)을 한정하기 위해 에층 차단 물질(48)에 대해 이방성으로 에칭된다. 그리고나서, 제2 층(46)을 관통하여 에칭함으로써 노출된 에칭 차단 물질층(48)의 부분은 제거된다. 이와 같이 제조된 애노드(36)는 기판의 제1 층에 의해 제공된 박막의 모노리틱형 저응력 및 결함없는 막 전자 빔 윈도 영역(52)을 갖는다.

Description

박막의 모노리틱형 실리콘 막에 의해 형성된 윈도우 영역을 포함하는 애노드를 갖는 화학 방사선 소스
화학 방사선은 중합화, 교차 결합, 소독, 조직이식 등의 각종 환경에서의 화학 반응을 촉진 또는 유도하기 위해 폭넓게 사용된다. 이러한 용도를 위한 화학 방사선은 음극선관(CRT) 구조체의 일단에 위치된 음극선 총으로부터 전자를 방출하고 이 방출된 전자를 CRT 구조체 내의 진공을 통해 가속시키며 전자를 윈도우 영역의 매우 얇은 애노드 상으로 지향시킴으로써 생성될 수 있다. 박막의 애노드에 충돌하는 전자는 윈도우를 투과하여 CRT 구조체를 둘러싸는 매질 내의 원자 및/또는 분자를 때릴 시에 확학 방사선을 생성한다. 이러한 전자 빔 충돌에 의해 생성된 화학 방사선은 어떠한 다른 수단에 의해서도 발생시키기 매우 어려운 확학 반응을 직접적으로 또는 간접적으로 촉진할 수 있다. 매질에 충돌하는 전자 빔에 의해 생성된 확학 방사선의 성질 및 전자 빔을 이용하여 얻을 수 있는 매우 높은 전력 밀도 때문에, 이러한 방식으로 화학 방사선을 발생하는 것은 이와 필적할만한 성능을 제공하는 다른 소스보다 매우 적은 비용으로 에너지가 매우 강한 방사선의 소스를 제공한다.
본 특허출원의 한 발명자에 의해 출원되어 1984년 8월 28일자로 허여된 "Method of Making an Electron Beam Window" 라는 명칭의 미국 특허 번호 4,468,282호에는 원자 번호가 낮은 내화성 물질의 박막을 기판에 증착시키고 박막만을 남겨둔 채 기판의 나머지 부분을 에칭 제거함으로써 이러한 CRT 구조체용의 막 윈도우를 구성하는 방법이 개시되어 있다. 특히, 4,468,282 특허에는 확학적 증기 증착("CVD")을 이용하여 두께가 1㎛ 이하 내지 수 ㎛의 범위에 있는 탄화규소("SiC"), 질화붕소("BN"), 탄화붕소("B4C"), 질화규소("Si3N4") 또는 탄화알루미늄("Al4C3")의 박막을 증착시키는 방법이 개시되어 있다. 4,468,282 특허에는 이러한 박막이 (100) 방향을 갖는 실리콘 웨이퍼 기판 상에 또는 텅스텐, 몰리브덴 또는 실리콘으로 구성될 수 있는 적합하게 선택된 다결정 기판 상에 증착되는 것으로 개시되어 있다. 위에 나열된 물질 중의 한 물질을 이용하여 이러한 방식으로 구성된 박막의 막 윈도우는 10 내지 30 킬로 일렉트론 볼트(keV)를 갖는 전자가 용이하게 투과할 수 있고, 불활성이며, 핀홀(pinhole)이 없고, 높은 기계 강도를 가지며, 적절한 조건 하에서 증착될 경우 최소의 잔여 응력을 갖는다. 불과 수 ㎛의 두께이기는 하지만 막 윈도우용으로 사용된 필름은 충밀하게 진공 상태가 되어야하고, 대기압을 견뎌내기 위해 기계적으로 매우 강해야 하는 한편 전자 빔이 필름을 투과함에 따른 열적 응력 및 가열을 동시에 경험하게 된다.
미국 특허 4,468,282호에 개시된 박막의 막 윈도우 제조 시에 경험하게 되는 어려움은 대부분이 적합한 물질로 구성되는 완전한 필름을 성장시키는 것이 용이하지 않다는 점이다. 그 결과, 미국 특허 4,468,282호에 따라 제조된 박막의 필름이 대략 평방 센티미터당 하나의 결함을 가질 것이라는 가능성이 존재한다. 이러한 결함은 막을 약화시키고, 특히 윈도우의 일측에 가해지는 대기압과 타측에 가해지는 진공간의 차이로 인해 필름에 높은 부하가 가해질 시에는 단일의 약한 부분에 의해 전자 빔 윈도우가 파손되기에 충분할 것이다. 더욱이, 박막의 필름 내의 결함은 전자 빔이 필름을 통과할 시의 충돌로 인해 박막의 막이 가열되는 전자 빔 방사에 따른 영향 및 윈도우에 걸친 압력차에 의해 가해지는 매우 높은 기계적인 응력 하에서 성장 또는 전파할 것이다. 전술한 요소는 모두 막 내의 결함을 성장시켜 필름의 고장을 초래한다.
더욱이, BN 및 Si3N4와 같은 미국 특허 4,468,282호에서 확인된 일부 박막의 필름 물질은 각종 이유로 바람직하지 않은 절연체이다. 예를 들어, X-레이 리토그래피에서는 BN 및 Si3N4의 박막의 필름이 필름 내의 컬러 센터(color center)의 출현에 의해 표시된 바와 같이 전자 빔 또는 X-레이 방사선에 대한 노출 시에 결함을 급속하게 전파시키는 것으로 관측되었다. 더욱이, BN 및 Si3N4로 구성된 오버 타임 필름은 전자 빔 방사선의 누적이 증가될 때 급속하게 소성 변형(plastic deformation)을 경험하게 된다.
미국 특허 4,468,282호에 개시 또는 설명되지 않은 박막의 필름을 제조하는데 적합한 물질은 실리콘이다. 실리콘은 전자 빔이 실리콘 윈도우를 통과하기에 충분한 낮은 원자 번호를 갖고 있으며, 또 전자 빔의 통과에 의해 윈도우에 남게되는 에너지를 소산시키기에 적당한 열 전도도를 갖고 있다. 더욱이, 실리콘 막 윈도우는 입사 전자 빔 에너지가 화학 방사선을 발생하는데 통상 요구되는 에너지 레벨보다 더 높은 에너지 레벨인 125 keV 또는 그 이상이 아닌 경우에 전자 빔 방사선에 의한 손상을 입지 않을 것이다. 그러나, 실리콘으로 구성된 박막의 막 윈도우는 이들이 결함이 없고 요구된 두께를 갖는 경우에만 이러한 응용에 유용하다.
매우 얇은 실리콘 막을 제조하는데 항상 사용되는 방법은 순수한 실리콘 물질에 도핑함으로써 발생되는 효과를 이용한다. 박막의 실리콘 막을 생성하기 위한 가장 보편적인 방법에 있어서, 실리콘은 붕소로 강하게 도핑되고, 그리고나서 에틸렌 디아민으로 에칭된다. 그러나, 이 방식으로 생성된 박막의 실리콘 막은 높은 내부 응력을 갖는다. 이러한 박막의 실리콘 막 내의 응력은 필름이 또한 게르마늄으로도 도핑되는 경우에 감소될 수 있다. 그러나, 박막의 실리콘 막에 도핑되는 게르마늄은 높은 변위 밀도(dislocation density)를 나타낸다. 더욱이, 이러한 방식으로 박막의 실리콘 막을 구성하기 위해 사용된 에칭제인 에틸렌 디아민은 많은 다른 방식에서 보다 발암성 및 독성이 높아지게 된다.
박막의 실리콘 막을 제조하기 위한 다른 방법은 p-형 및 n-형 실리콘 물질간의 접합에서 에칭이 차단되도록 적절한 전기 바이어스를 사용하는 전기-화학적 에칭에 좌우된다. 소량의 박막의 실리콘 막이 전기-화학적 에칭에 의해 제조될 수 있지만, 이 방법은 막의 대량 생산에는 적합하지 않다. p-형 및 n-형 실리콘간의 접합을 형성하기 위해 요구된 실리콘 물질의 매우 높은 도핑은 다수의 변위를 야기하여 그 결과의 필름의 강도를 저하시킨다. 전자 빔 윈도우에 의해 경험되는 바와 같은 가열 및 높은 기계적인 응력이 동시에 가해질 때, 막 내의 변위가 모아져 틈을 형성함으로써 막의 고장을 초래할 것이다.
본 발명은 전반적으로 화학 방사선(actinic radiation)을 발생하기 위한 장치에 관한 것으로, 특히 진공 상태에서 생성되는 전자 빔이 박막의 막 윈도우(a thin membrane window)를 통과하여 윈도우의 비진공 환경측에 존재하는 매질에 투과하는 화학 방사선을 발생하기 위한 장치에 관한 것이다.
도 1은 내화성 물질로 구성되는 박막의 필름 윈도우를 포함하는 종래 기술의 화학 방사선 소스에 대한 사시도이다.
도 2는 박막의 전자 투과성 윈도우 영역을 갖는 본 발명에 따른 애노드를 형성하는데 사용될 수 있는 실리콘 상에 절연체가 위치되는 구조(SOI : a silicon-on-insulator)의 웨이퍼에 대한 단면도이다.
도 3A는 도 2에 도시된 SOI 웨이퍼 내의 전자 빔 투과가능 윈도우 영역의 형성을 도시하고 있는 단면도이다.
도 3B는 도 3A의 라인 3B-3B을 따라 절취한 실리콘층의 [110] 결정축과 정렬되는 SOI 내에 형성된 전자 빔 투과가능 윈도우 영역의 평면도이다.
도 4A는 실리콘층의 [110] 결정축과 정렬되는 전자 빔 투과가능 윈도우 영역이 형성되는 SOI 웨이퍼를 화학 방사선 소스용의 면판에 접합하는 것을 도시하는 단면도이다.
도 4B는 실리콘층의 [100] 결정축과 정렬되는 전자 빔 투과가능 윈도우 영역이 형성되는 SOI 웨이퍼를 화학 방사선 소스용의 면판에 접합하는 것을 도시하는 단면도이다.
도 5A는 두께가 너무 두꺼워 요구된 에너지를 갖는 전자 빔이 효과적으로 투과할 수 없는 막 윈도우 영역을 도 3B의 라인 5A/B-5A/B을 따라 절취하여 도시하는 단면도이다.
도 5B는 윈도우 영역의 박막화 이후에 종단 강화 리브가 잔류되는 윈도우 영역의 길이를 따르는 지점을 제외한 대부분의 막 윈도우 영역이 전자 빔에 의한 투과를 허용하도록 박막화된 후의 도 5A에 도시된 막 윈도우 영역을 도시하는 단면도이다.
도 5C는 도 5B의 라인 5C-5C를 따라 절취하고 강화 리브를 확대한 단면도이다.
도 5D는 도 5B의 라인 5D-5D를 따라 절취하고 윈도우 영역과 강화 리브를 도시하는 평면도이다.
도 6A는 도 2, 도 3A 및 도 3B에 도시된 SOI 웨이퍼의 결정축간의 약간의 오정렬(misalignment)을 도시하는 평면도이다.
도 6B는 도 6A의 영역(6B)의 내부에서 발생되는 SOI 웨이퍼의 결정축간의 약간의 오정렬을 도시하는 확대 평면도이다.
도 7은 SOI 웨이퍼 내의 에칭 차단층을 제거하기 전에 전자 빔 투과가능 윈도우 영역을 형성하는 동안의 SOI 웨이퍼의 단면도이다.
도 8은 전자 빔 투과가능 윈도우 영역을 형성하고 과도에칭(overetching)에 의해 SOI 웨이퍼 내의 에칭 차단층을 제거한 후의 SOI 웨이퍼의 단면도이다.
도 9A는 SOI 웨이퍼의 표면에 걸쳐 형성된 개스를 냉각하고 윈도우 영역에 길이 방향으로 배향된 홈부를 추가로 도시하는 도 3A에 도시된 도면과 유사한 전자 빔 투과가능 윈도우 영역의 평면도이다.
도 9B는 도 9A의 라인 9B-9B을 따라 절취하고 웨이퍼에서 발생되는 개스를 냉각하기 위한 홈부를 갖는 SOI 웨이퍼를 도 4에 도시된 바와 같은 화학 방사선 소스용의 면판에 접합시키는 것을 도시하고 있는 단면도이다.
도 10은 결정축을 상이하게 정렬하여 접합하도록 배향된 2개의 실리콘 웨이퍼를 도시하는 평면도이다.
도 11A는 물질의 발암성 특성 또는 전자 부착 특성(electron-attachment property)의 측정 동안 샘플 물질을 유지하기 위한 셀을 형성하도록 화학 방사선 소스의 애노드에 접합될 플레이트의 평면도이다.
도 11B는 도 11A의 라인 11B-11B을 따라 절취하고 물질의 발암성 또는 전자 부착 성질의 평가 동안 샘플 물질을 유지하기 위한 셀을 도시하고 있으며, 도 11A에 도시된 플레이트가 접합되는 애노드에 대한 단면도이다.
도 12는 도 11B의 라인 12-12를 따라 절취하고 샘플 물질을 유지하기 위한 셀 내의 강화 리브를 상세하게 도시하는 접합된 애노드와 플레이트에 대한 확대 단면도이다.
도 13A는 스퍼터링 챔버 내에 존재하는 개스를 이온화하기 위해 본 발명에 따른 화학 방사선 소스를 이용하는 저압 스퍼터링 챔버의 평면도이다.
도 13B는 도 13A의 라인 13B-13B을 따라 절취한 저압 스퍼터링 챔버의 단면도이다.
도 14는 노폐물 처리 개스 내의 반응 화학물을 분해하기 위한 화학 방사선 소스를 포함하는 진공 처리 챔버를 도시하는 도면이다.
도 15A는 전자 민감성 물질을 쪼이기 위한 화학 방사선 소스를 채용하는 고속 프로토타이핑 시스템(rapid prototyping system)의 입면도이다.
도 15B는 도 15A의 라인 15B-15B을 따라 취한 고속 프로토타이핑 시스템의 평면도이다.
도 16A는 종이의 웹(a web of paper)을 조사(irradiation)하기 위한 화학 방사선 소스를 사용하는 종이 방수 시스템의 입면도이다.
도 16B는 도 16A의 라인 16B-16B를 따라 취한 종이 방수 시스템의 평면도이다.
도 17A는 중합화 가능한 물질을 포함하고 있는 분위기(atmosphere)를 조사하기 위한 화학 방사선 소스를 채용하는 필름 경화 시스템의 입면도이다.
도 17B는 도 17A의 라인 17B-17B를 따라 취한 필름 경화 시스템의 평면도이다.
본 발명의 목적은 진공 상태에서 발생되는 전자 빔이 윈도우의 비진공 환경측에 존재하는 매질에 침투하도록 하는 향상된 박막의 막 윈도우를 제공하는 것이다.
본 발명의 다른 목적은 진공 상태에서 발생하는 전자 빔이 윈도우의 비진공 환경측에 존재하는 매질에 침투하도록 하는 결함없는 박막의 막 윈도우를 제공하는 것이다.
본 발명의 다른 목적은 진공 상태에서 발생하는 전자 빔이 윈도우의 비진공 환경측에 존재하는 매질에 침투하도록 하는 신뢰적인 박막의 막 윈도우를 제공하는 것이다.
본 발명의 다른 목적은 진공 상태에서 발생하는 전자 빔이 윈도우의 비진공 환경측에 존재하는 매질에 침투하도록 하는 내구성이 있는 박막의 막 윈도우를 제공하는 것이다.
본 발명의 다른 목적은 진공 상태에서 발생하는 전자 빔이 윈도우의 비진공 환경측에 존재하는 매질에 침투하도록 하는 상업적으로 실현가능한 박막의 막 윈도우를 제공하는 것이다.
본 발명의 다른 목적은 진공 상태에서 발생하는 전자 빔이 윈도우의 비진공 환경측에 존재하는 매질에 침투하도록 하는 용이하게 제조되는 박막의 막 윈도우를 제공하는 것이다.
본 발명의 또다른 목적은 단순하고 내구성이 있으며 신뢰적인 화학 방사선의 소스를 제공하는 것이다.
본 발명의 또다른 목적은 제조가 용이하고 경제적인 화학 방사선 소스를 제공하는 것이다.
본 발명의 또다른 목적은 화학 방사선 소스에 대해 추가의 새로운 용도를 확인하는 것이다.
본 발명에 따른 화학 방사선 소스를 간략히 설명하면, 본 발명의 화학 방사선 소스는 음극선 총에 제1 단부가 결합되는 진공 배기된 음극선관 구조체(evacuated cathod ray tube structure)를 포함한다. 음극선 총은 전자 빔을 진공 배기된 음극선관 구조체 내로 방출하기 위한 것이다. 제1 단부 및 음극선 총과 분리된 음극선관 구조체의 제2 단부는 전자 빔이 충돌하는 애노드에 결합된다. 애노드는 박막의 모노리틱형 저응력 및 결함없는 실리콘 막(thin monolithic low-stress and defect-free silicon membrane)에 의해 형성된 윈도우 영역을 포함한다. 윈도우 영역은 음극선 총에 의해 방출된 전자 빔이 음극선관 구조체 내의 진공을 통해 가속되고 애노드를 때릴 시에 윈도우 영역을 투과하여 음극선관 구조체를 둘러싸는 매질에 침투하도록 음극선관 구조체에 대해 배향된다.
본 발명은 또한 화학 방사선 소스에 사용하기 위한 애노드를 제조하는 방법을 포함한다. 애노드의 제조를 위해 바람직한 기판은 제1의 단결정 실리콘 물질층과 제2의 단결정 실리콘 물질층을 포함하며, 그 사이에는 에칭 차단 물질로 구성되는 층이 개재된다. 패터닝된 에칭제 저항층이 에칭 차단 물질로부터 가장 먼 제2 층의 표면 상에 형성되고, 보호 에칭제 저항층이 에칭 차단 물질로부터 가장 먼 제1 층의 표면 상에 형성된다. 제2 층은 제1 층과 제2 층 사이에 개재된 에칭 차단 물질에 대해 이방성으로 에칭된다. 제2 층의 에칭은 기판의 제1 층 상에 전자 빔 윈도우 영역을 한정한다. 윈도우 영역이 한정된 후, 기판의 제2 층을 관통하여 에칭함으로써 노출된 에칭 차단 물질의 부분이 제거된다. 이러한 방식으로, 기판의 제1 층에 의해 제공된 박막의 모노리틱형 저응력 및 결함없는 실리콘 막 전자 빔 윈도우 영역을 갖는 애노드가 제조된다. 제조된 애노드는 면판에 접합되고, 이 면판은 화학 방사선 소스의 음극선관 구조체에 연결된다.
본 발명의 이러한 특징과 기타 다른 특징 및 장점은 각종 도면에 예시된 바와 같은 바람직한 실시예에 대한 다음의 상세한 설명을 통해 당업자에게는 명백히 이해될 수 있을 것이다.
도 1에는 도면 부호 20으로 표시된 미국 특허 4,468,282호에 개시된 바와 같은 종래 기술에 따른 화학 방사선 소스가 도시되어 있다. 미국 특허 4,468,282호에 개시된 내용은 전체적으로 본 명세서에 참고된다. 화학 방사선 소스(20)는 한 단부(26)에 결합된 음극선 총(24)을 갖는 진공 배기된 음극선관 구조체(22)를 포함한다. 화학 방사선 소스(20)의 작동 동안, 음극선 총(24)은 전자 빔을 음극선관 구조체(22) 내부의 진공 내로 방출한다. 화학 방사선 소스(20)는 또한 음극선 총(24)과 이격된 단부(32)에서 음극선관 구조체(22)와 결합된 면판(28)을 포함한다. 미국 특허 4,468,282에 개시된 바와 같이, 종래 기술의 면판(28)은 원자 번호가 낮은 SiC, BN, B4C, Si3N4및 Al4C3와 같은 내화성 물질의 박막의 막에 의해 형성되는 애노드(36)의 윈도우 영역(34)을 포함한다.
도 2에는 웨이퍼 접합 또는 시목스 처리(Simox process)에 의해 제조될 수 있고 본 발명에 따른 화학 방사선 소스(20)용의 애노드(36)의 제조 시에 사용되는 SOI 웨이퍼(42)가 도시되어 있다. SOI 웨이퍼(42)는 단결정 실리콘 물질로 구성되는 제1의 상위층(44)과 단결정 실리콘으로 구성되는 제2의 하위층(46)을 포함한다. 상위층(44)과 하위층(46)은 모두 단결정 실리콘 물질로 구성되는 (100) 방향의 층이다. 이산화규소의 에칭 차단층(48:etch stop layer)이 그 사이에 개재되어 상위층(44)을 하위층(46)에 결합시킨다. SOI 웨이퍼(42)와 같은 기판은 산화된 단결정 (100) 방향 실리콘 웨이퍼를 고온에서 서로 접합시킴으로써 구성될 수 있다. 2개의 이러한 웨이퍼가 서로 접합된 후, 상위층(44)을 형성하는 한 웨이퍼는 열적 접합 처리에 의해 형성된 SOI 웨이퍼(42)를 세밀하게 연마(lapping)함으로써 요구된 두께로 박막화된다. 면판(28)용의 애노드(36)를 제조하기 위해, 상위층(44)은 수 내지 10.0㎛ 두께가 될 것이고, 수 천 Å 두께의 에칭 차단층(48)에 의해 하위층(46)과 분리될 것이다.
애노드(36)를 제조하는데 적합한 SOI 구조체는 또한 단결정 실리콘에 매우 높은 농도로 산소를 주입하고 이 웨이퍼를 어닐링한 다음 상위칭을 요구된 두께로 에피택셜적으로 성장시키는 시목스 처리에 의해 생성될 것이다. SOI 웨이퍼(42)를 생성하는 방법에 상관없이, 변위가 없고 응력이 낮으며 매우 우수하게 제어된 두께를 갖는 동시에 에칭 차단층(48)에 의해 하위층(46)과 분리되는 결함없는 단결정 실리콘 상위층(44)을 갖는 애노드(36)를 제조하기 위한 SOI 웨이퍼(42)가 제공된다.
도 3A 및 도 3B를 참조하면, 애노드(36)용의 SOI 웨이퍼(42) 내에 전자 빔 투과가능 윈도우 영역(52)을 생성하는 것은 에칭 차단층(48)에서 가장 먼 하위층(46)의 대부분을 덮고 있는 박막의 이산화규소 에칭제 저항층(56)에 적합하게 패터닝된 개구(54) 및 에칭 차단층(48)에서 가장 먼 지점의 상위층(44) 전부를 덮고 있는 보호 이산화규소 에칭제 저항층(57)을 형성하는 것을 요구한다. 에칭제 저항층(56,57)을 형성한 후, SOI 웨이퍼(42)는 SOI 웨이퍼(42)의 하위층(46)을 관통하여 채널(59)을 이방성으로 에칭하기 위해 KOH에 담겨진다. KOH 에칭 처리로부터 얻어지는 구조체의 단면이 도 3A에 도시되어 있다. 도 3A의 도시에서, 채널(59)의 경사 측벽(58)은 하위층(46)의 [111] 평면에 의해 형성된다. 하위층(46)의 에칭은 에칭 차단층(48)에서 차단되어 상위층(44)은 에칭되지 않는다. 하위층(46)이 에칭된 후, 에칭 차단층(48)은 SOI 웨이퍼(42)를 종래 기술로 공지된 바와 같이 완충된 HF 용액에 담금으로써 제거될 것이다.
실험적으로 판정된 박막 실리콘 막에 대한 절단 응력값(fracture stress value)은 벌크 실리콘 웨이퍼에 대해 판정된 절단 응력값보다 현저히 낮다. 더 낮은 절단 응력값은 막의 외주 둘레의 응력 집중을 상승시키는 것으로 나타난다. 도 6A 및 도 6B에 도시된 바와 같이, 도 6A에 화살표(82)로 표시된 SOI 웨이퍼(42)의 하위층(46)의 [110] 결정축과 에칭제 저항층(56)에 개구(54)를 형성하기 위해 사용된 매스크간의 약간의 오정렬은 응력 집중을 발생할 것이다. 일반적으로, 실리콘 웨이퍼의 [110] 결정축의 각도 배향은 대략 1.0°로 정확하다. 도 6A는 SOI 웨이퍼(42)의 하위층(46)의 실제 [110] 결정 배향에 관련하여 층(56) 내의 개구(54)의 약간의 오정렬을 도시한다. 도 6B에 확대되어 도시되어 있는 바와 같이, 에칭 동안 측벽(58)을 따라 진행하는 에칭 프론트는 [110] 결정 배향과 정렬하도록 시도한다. 막 윈도우 영역(52)에서, 측벽(58)의 에지(84)는 일련의 미세한 불연속면(86)으로 이루어진다. 하위층(46)의 개구(54)와 [110] 결정축간의 완전한 정렬만이 불연속면(86)의 형성을 방지할 수 있다. 박막의 막 윈도우 영역(52)이 응력에 노출될 시에, 도 6B 및 도 7에 도시된 측벽(58)의 에지(84) 내의 날카로운 코너는 막 윈도우 영역(52) 상의 특정 지점에 응력을 집중시키도록 작용하고, 이로써 막 윈도우 영역(52)에 대해 측정된 절단 응력값을 저하시킨다.
전술된 방법을 사용하여 박막의 막 윈도우 영역(52)을 제조하는 것은 에칭 차단층(48)이 에지(84)를 갖는 하위층(46)을 상위층(44)과 분리시키므로 에지(84)에서의 응력 집중을 제거하기 위한 기회를 제공한다. 도 8에 예시된 바와 같이, 완충된 HF 용액으로 제거하는 동안 에칭 차단층(48)을 과도 에칭하는 것은 불연속면(86)과 막 윈도우 영역(52)의 외곽선을 매끄럽게 하는 한편, 하위층(46)을 상위층(44)으로부터 동시에 선택적으로 떼어낸다. 따라서, 에칭 차단층(48)을 제거하는 동안 에칭 차단층(48)을 과도 에칭함으로써 상위층(44)의 윈도우 영역(52) 내의 응력 집중이 약화된다.
윈도우 영역(52) 내의 응력 집중을 더욱 약화시키기 위해, 측벽(58)을 형성한 후 그리고 에칭 차단층(48)을 윈도우 영역(52)에서 제거하기 전에, SOI 웨이퍼(42)는 불연속면(86)을 매끄럽게 하는 등방성 에칭제에 노출될 것이다. 예를 들어, 상온에서 교반된 8부의 농축 질산("HNO3")과 1부의 농축 불화수소산("HF")으로 구성되는 에칭제는 실리콘을 분당 약 15 ㎛로 에칭하는 한편 이산화규소 에칭 차단층(48)을 분당 약 2000 Å 또는 그 이하로 에칭한다.
SOI 웨이퍼를 사용하는 다른 방법으로는 널리 공지된 전기자기 에칭 차단층이 있다. 이 방법에서, 예를 들어 입방 센티미터당 1∼5×1015개의 붕소 원자("원자/㎤)로 약하게 도핑된 n-형 층이 예를 들어 입방 센티미터당 1∼5×1014개의 인 원자로 도핑된 p-형 기판 웨이퍼 상에 에피택셜적으로 성장된다. 에칭 동안 n-층에 전압을 인가함으로써, n-형 층을 에칭하지 않고서도 pn 접합에 걸쳐 p-형 층을 에칭할 수 있다. 이 방법은 정밀하게 결정된 두께의 n-형 막 윈도우 영역(52)을 구성하도록 사용될 수 있다.
에칭 차단층(48)을 갖는 SOI 웨이퍼(42)를 사용하는 다른 저렴한 방법으로서, 평평한 실리콘 웨이퍼 기판은 요구된 두께를 갖는 막 윈도우 영역(52)을 형성하도록 한 측면으로부터 시간조정 에칭(time etch)될 수 있다. 물에 25∼40%의 KOH가 함유되어 있는 또는 TMAH 와 같은 다른 적합한 에칭제를 함유하고 있는 온도 제어된 용기 내에서의 시간조정된 에칭은 전체 웨이퍼의 표면 상에 ±2 ㎛의 불균일성을 갖는 400 ㎛ 깊이의 캐비티를 형성하는데 효과적으로 사용될 수 있다. 이러한 시간조정된 에칭의 시퀀스를 수행하고 각각의 에칭 후의 윈도우 영역(52)의 두께를 측정함으로써 윈도우 영역(52)용으로 적합한 특성을 갖는 막을 생성할 수 있다. 시간조정된 에칭이 기판 내에 막 윈도우 영역(52)을 형성하기 위해 사용되는 경우, 에칭 차단층(48)이 윈도우 영역(52)을 덮고 있지 않기 때문에 전술된 바와 같이 에칭 차단층(48)을 제거할 필요가 없게 된다.
상위층(44)의 박막의 모노리틱형 저압 및 결함없는 실리콘 막 전자 빔 투과가능 윈도우 영역(52)은 충돌하는 전자의 에너지에 좌우되어 두께가 수 ㎛(예를 들어, 0.3 내지 5.0 ㎛)가 될 것이다. 도 3B의 평면도에 도시된 바와 같이, 윈도우 영역(52)은 대략 길이가 1.0 인치이고 폭이 0.2 내지 5.0 ㎜일 것이다. 윈도우 영역(52)은 하위층(46)의 [110] 결정 방향에 평행하게 배향되어 도 3A 및 도 4A에 도시된 바와 같이 54°의 각도를 갖는 측벽(58)을 형성할 것이다. 이와 달리, 도 4B에 도시된 바와 같이, 윈도우 영역(52)은 [100] 결정 방향에 평행하게 배향되어 도 3A 및 도 4A에 도시된 경사 측벽(58)과 대조되게 수직 측벽(58)을 형성할 수도 있다.
이러한 방식으로 구성된 막은 이들이 낮은 응력의 결함 및 변위가 없는 단결정 실리콘 물질로 구성되므로 전자 빔 투과가능 윈도우 영역(52)용으로 이상적인 것이 된다. 따라서, 윈도우 영역(52)은 우수한 기계적 및 열적 성질을 갖는다. 윈도우 영역(52)이 이산화규소로 이루어진 에칭 차단층(48)을 에칭하지 못하는 KOH를 이용하여 에칭함으로써 제조될 수 있으므로, 제조 공정이 매우 간략하게 된다. 윈도우 영역(52)의 두께 및 그 균일성에 대한 제어가 수월해지고, 하위층(46)의 에칭 동안이 아닌 SOI 웨이퍼(42)의 제조 동안 달성된다. 하위층(46)과 상위층(44)이 모두 동일한 결정 배향 및 동일한 열팽창을 갖는 단결정 실리콘 물질이라는 사실은 매우 유용하다. 예를 들어, 이들 성질 때문에 SOI 웨이퍼(42)를 비교적 높은 온도로 가열하여 애노드(36)를 면판(28)에 결합시키는 후속 접합 처리 시에 윈도우 영역(52)을 형성하는 막이 늘어나게 되지 않는다.
전체적으로 실리콘으로 구성된다면, 전술한 바와 같이, 막 윈도우 영역(52)은 전자 에너지가 125 keV 보다 상당히 높지 않다면 전자 빔 방사선으로부터 손상되지 않는다. 그러나, 고온 및 높은 응력에서 결정 전위(crystallographic dislocation)가 여전히 발생할 수 있다. 따라서, 윈도우 영역(52)의 동작 온도는 실시가능할 정도로 낮게 유지되어야만 한다. 막 윈도우 영역(52)은 전기적으로 전도성을 갖는다. 그 결과, 윈도우 영역(52)은 전자 빔에 의한 충돌 동안 전기적으로 대전되지 않는다.
면판(28)의 조립
윈도우 영역(52)을 포함하는 SOI 웨이퍼(42)는 도 1에 도시된 면판(28)을 형성하는 다결정 실리콘 기판에 용이하게 접합될 것이다. 1/8 내지 1/4 인치 두께의 단결정 실리콘 또는 다결정 실리콘 기판이 화학 방사선 소스(20)의 면판(28)용으로 사용될 수 있다. 도 4A 및 도 4B에 도시된 바와 같이, 슬릿(62)이 면판(28)을 관통하여 전자 빔이 윈도우 영역(52)을 때리게 함으로써 화학 방사선 소스(20)의 애노드(36)를 제공한다. 본 발명의 윈도우 영역(52)을 포함하는 SOI 웨이퍼(42)는 면판(28)에 하위층(46)을 접합시킴으로써 면판(28)에 결합될 것이다. 또한, SOI 웨이퍼(42)용의 물질과 면판(28)용의 물질의 이러한 조합을 이용하면, SOI 웨이퍼(42)와 면판(28)이 동일한 팽창 계수를 갖기 때문에 조화된 접합제를 획득할 수 있다. 따라서, 본 발명에 따른 화학 방사선 소스(20)의 면판(28)을 형성하는 모든 부분은 균일하게 팽창 및 냉각될 수 있고, 막 윈도우 영역(52)은 어떠한 심한 응력도 경험하지 않게 된다.
면판(28)과 SOI 웨이퍼(42)의 하위층(46)간의 진공 상태의 충밀한 접합을 위해, 적합한 예비형성품(preform)으로 성형 또는 에칭되는 수순한 알루미늄으로 구성된 두께가 대략 1.5 내지 2.0 밀(mil)인 박막 포일(foil)이 면판(28)과 SOI 웨이퍼(42) 사이에 위치되고, SOI 웨이퍼(42)의 상위층(44) 상에 웨이트가 위치되며, 조립된 샌드위치 구조체는 진공 상태 또는 질소 혹은 아르곤 분위기에서 실리콘-알루미늄의 공융 온도(약 550℃)보다 약간 높은 온도까지 수 분 동안 가열된 후 냉각된다. 수순한 알루미늄 및 실리콘이 활발하게 내부 확산하므로, 450℃ 정도의 낮은 온도에서 접합이 달성될 수 있다. 일반적으로, SOI 웨이퍼(42)를 우수한 접합을 형성하기 위한 실현가능한 정도의 낮은 온도에서 면판(28)에 접합시키는 것이 이롭다. 이와 달리, 포일(66)은 알루미늄-실리콘("Al-Si") 물질로 구성될 수도 있다. 그러나, Al-Si에 대한 실리콘의 친화력은 순수한 알루미늄에 대한 실리콘의 친화력보다 다소 작으며, SOI 웨이퍼(42)를 면판(28)에 접합시키는 것은 Al-Si 공융점을 형성하는 온도에 도달하여야할 필요가 있다. SOI 웨이퍼(42)를 면판(28)에 접합시킴에 있어서, SOI 웨이퍼(42)의 배향은 하위층(46)이 아닌 상위층(44)이 면판(28)과 병렬로 위치되어 면판(28)에 접합되도록 반전될 것이다.
일반적으로, 기화에 의해 1.0 내지 3.0 ㎛ 두께의 알루미늄 코팅(72)을 병렬로 놓여져 서로 접합될 SOI 웨이퍼(42)와 면판(28)의 표면 상에 도포시키면 SOI 웨이퍼(42)를 면판(28)에 접합할 시에 더 우수한 결과를 얻을 수 있다. SOI 웨이퍼(42)의 하위층(46)에 코팅(72)을 입힘에 있어서, 알루미늄이 윈도우 영역(52)에 코팅되지 못하도록 적합한 매스크가 사용되어야만 한다. 흔히, SOI 웨이퍼(42)와 면판(28)의 병렬 위치된 표면이 충분히 평행하다면, 알루미늄의 포일(66)이 불필요하다. 이러한 경우, SOI 웨이퍼(42)와 면판(28)은 단순히 함께 프레스되어 가열될 수 있다. 알루미늄의 대체물로서, 금 또는 금-게르마늄으로 구성된 포일(66)이 SOI 웨이퍼(42)를 면판(28)에 접합할 시에 사용될 수 있다. 금 또는 금-알루미늄으로 구성된 포일(66)의 사용은 SOI 웨이퍼(42)를 면판(28)에 접합시키기 위해 대략 450℃의 온도를 필요로 한다. 이와 달리, SOI 웨이퍼(42)를 면판(28)에 접합할 시에 SOI 웨이퍼(42)와 면판(28) 상에 기화된 알루미늄이 아닌 티타늄으로 이루어진 코팅(72)을 사용할 수도 있다.
전술된 바와 같이 SOI 웨이퍼(42)를 면판(28)에 금속 접합시키면 SOI 웨이퍼(42)와 면판(28)간에 전기적인 연속성이 달성된다. 이와 달리, 실리콘 대 실리콘 접합 처리가 사용될 수도 있다. 예를 들어, Quener 등은 접합될 표면 상에 글래스 스펀(glass spun)을 사용하여 450℃의 온도에서 실리콘 대 실리콘 접합을 형성하는 기술을 개시하고 있다(9th Workshop on MEMS Systems, IEEE, 1996, p.272). 그러나, 이러한 비금속 접합 처리는 SOI 웨이퍼(42)와 면판(28)간에 신뢰적이지 못한 전기 연속성을 초래할 것이다.
종종 산화 방지 물질로 윈도우 영역(52)을 코팅하는 것이 이롭다. 하위층(46)을 관통하여 에칭한 후, 도 4A에 도시된 산화 저항을 제공하는 한가지 방법은 면판(28)의 가장 먼 지점에 위치될 윈도우 영역(52)의 소스 상에 SiC의 박막 코팅(74)을 형성하는 것이다. SiC 코팅은 "Method of Making Superhard Tips for Micro-Probe Microscopy and Field Emission" 이라는 명칭의 미국 특허 번호 5,393,647호에 개시된 바와 같이 탄소 함유 매질 내에서 SOI 웨이퍼(42)를 가열함으로써 상위층(44) 및/또는 하위층(46) 상에 형성될 수 있다. 미국 특허 번호 5,393,647호는 본 명세서에 참조된다. 탄소질의 분위기 내에서 SOI 웨이퍼(42)를 가열하면 SOI 웨이퍼(42)의 비보호된 외곽 실리콘 물질이 수 백 Å 두께의 더 많은 산화 저항 SiC 층으로 변환된다. 이러한 방법에서, SiC 코팅은 에칭 차단층(48)으로부터 가장 먼 SOI 웨이퍼(42)의 양 표면 상에 용이하게 형성된다. 이 방법에서 SiC를 형성하기 위한 온도(750∼850℃)는 윈도우 영역(52)을 형성하는 막에 손상을 입히지 않는다. 박막의 SiC 코팅은 면판(28)에 대한 SOI 웨이퍼(42)의 알루미늄 접합을 방해하지 않는다. SiC 코팅의 두께는 SOI 웨이퍼(42)의 실리콘 물질이 탄소질의 매질에 노출되는 동안의 반응 시간 및 온도에 의해 제어될 것이다. SiC 코팅이 면판(28)과 병렬로 놓여질 SOI 웨이퍼(42)의 표면 위에는 요구되지 않는 경우, 이산화규소층(56,57)이 SOI 웨이퍼(42) 상에 잔류될 것이다. 이산화규소층(56,57)을 잔류시킴으로써 SOI 웨이퍼(42)의 표면에 코팅된 이산화규소 위에서의 어떠한 SiC 형성도 방지된다. SOI 웨이퍼(42) 상에 SiC 코팅을 성장시킨 후, 이산화규소층은 제거될 것이다.
매우 균일하고 정확하게 조절된 두께를 갖는 막 윈도우 영역(52)을 제공하는 것외에도, 도 5A 내지 도 5D에 도시된 바와 같이, 모든 영역이 10 내지 30 keV의 에너지를 갖는 전자 빔에 의해 투과가능한 신장된 박막의 막 윈도우 영역(52)을 제조하는 것도 가능하다. 도 5A는 두께가 너무 두꺼워 요구된 에너지를 갖는 전자 빔이 효과적으로 투과되지 못하는 전술된 처리를 사용하여 형성된 막 윈도우 영역(52)을 도시한다. 예를 들어, 막 윈도우 영역(52)은 10 ㎛의 두께를 갖는다. 그러나, 하위층(46)에서 가장 먼 상위층(44)의 표면을 윈도우 영역(52)으로 패터닝되는 에칭제 저항층으로 커버하고, SOI 웨이퍼(42)의 다른 표면에 에칭제 저항층을 제공하여 과도하게 두꺼운 윈도우 영역(52)을 박막으로 에침함으로써 윈도우 영역(52)의 거의 대부분이 전자 빔을 투과시킬 수 있게 될 수 있다. 패터닝된 에칭제 저항층은 윈도우 영역(52)을 기계적으로 강화하는 에칭되지 않은 리브(76)가 남게 된다.
리브(76)를 형성하기 위해 이 방법으로 윈도우 영역(52)을 박막화하는 것은 조절된 온도로 유지된 KOH 내에서의 시간조정 에칭 또는 반응성 이온 에칭을 이용하여 수행될 수 있다. 에칭이 윈도우 영역(52) 내로 매우 깊게 침투하도록 요구되지는 않고 SOI 웨이퍼(42)의 상위층(44)이 잘 조절되고 균일한 두께를 갖기 때문에, 그 결과의 윈도우 영역(52)의 박막화는 예를 들어 ±0.1 ㎛ 정도로 정확하게 제어될 수 있다. 도 5B에 도시에서, 윈도우 영역(52)은 수 천 Å 정도로 작게 박막화되지만, 통상적으로 1.0 내지 2.0 ㎛로 된다.
도 5C에 확대도로 도시되어 있는 바와 같이, 예로 위에 위치된 리브(76)는 10 ㎛ 두께이다. 따라서, 리브(76)는 동일 폭의 1 ㎛ 두께의 빔보다 1000배 더 강하다. 도 5D에 도시된 바와 같이, 리브(76)는 통상적으로 윈도우 영역(52)의 폭의 양단에, 즉 윈도우 영역(52)의 길이를 가로질러 연장하고, 따라서 윈도우 영역(52)의 폭과 동일한 수분의 1 내지 수 ㎜의 길이를 갖는다. 윈도우 영역(52)의 전자 빔 투과가능 영역은 바로 인접한 리브쌍(76) 사이에 90 ㎛의 간격을 가질 것이다. 윈도우 영역(52)의 유효 전자 투과가능 영역은 전체 윈도우 영역(52)의 90% 정도가 될 것이다. 더욱이, 리브(76)는 윈도우 영역(52)과 애노드(36)의 잔여부간의 열전도도 및 전기 전도도 모두를 향상시킨다. 그 결과, 리브(76)를 사용함으로써 강하고 상당히 얇은 윈도우 영역(52)을 제조할 수 있다. 전술된 바와 같이, 윈도우 영역(52)은 SOI 웨이퍼(42)의 [110] 또는 [100] 결정축 중의 하나를 따라 배향될 것이다.
도 9A에는 애노드(36)의 윈도우 영역(52)을 가로질러 배향된 SOI 웨이퍼(42)의 하위층(46) 내로 형성된 냉각 개스용의 복수의 V자형 홈부(88)가 도시되어 있다. 도 9B에 도시된 바와 같이, SOI 웨이퍼(42)의 상위층(44)을 면판(28)에 접합시킴으로써 홈부(88)가 화학 방사선 소스(20)를 둘러싸는 매질과 접촉하게 된다. 이러한 방식으로 배향되면, 홈부(88)는 화학 방사선 소스(20)의 작동 동안 윈도우 영역(52)을 냉각시키기 위해 냉각 개스가 유입되는 채널을 제공한다.
지금까지 설명된 것보다 애노드(36)를 제조하기 위해 접합된 SOI 웨이퍼(42)를 더 이롭게 배열하는 것도 가능하다. 도 10에 도시된 바와 같이, 상위층(44)의 [100] 결정축(92)과 하위층(46)의 [100] 결정축(94)은 서로 평행하게 정렬될 필요가 없다. 그 대신, 2개의 (100) 배향된 실리콘 웨이퍼의 결정축(92,94)이 서로에 대해 회전될 것이다. 도 10에 도시된 바와 같이, 접합 동안 하위층(46)을 형성하는 실리콘 웨이퍼의 결정축(92)은 상위층(44)을 형성하는 실리콘 웨이퍼의 결정축(94)에 대해 45°로 배향될 것이다. 2개의 실리콘 웨이퍼의 결정축(92,94)을 서로에 대해 45°로 배향하면, 한 웨이퍼의 [110] 결정 방향이 다른 웨이퍼의 [100] 결정 방향과 일치하게 된다. 이로써 한 실리콘 웨이퍼를 [110] 방향으로 에칭하면 다른 실리콘 웨이퍼의 [100] 방향의 에칭이 동시에 발생한다. 단결정 실리콘이 [110] 결정축을 따라 쪼개지는 경향이 있기 때문에, 측벽(58)이 상위층(44)의 [100] 결정축에 평행하게 배열되도록 상위층(44)과 하위층(46)의 결정축을 배열하면, 윈도우 영역(52)이 파손되는 경향이 감소된다.
더욱이, 서로 접합되는 실리콘 웨이퍼는 그 자체로 상이한 결정 배향을 가질 것이고, 이로써 여러 장점을 갖도록 배열될 수 있다. 예를 들어, 상위층(44)이 (100) 웨이퍼 배향이 아닌 (111) 웨이퍼 배향을 갖는 한편 하위층(46)이 (100) 웨이퍼 배향을 갖는다면, 상위층(44)은 KOH 내에서의 에칭에 실제로 비침투성을 나타내게 된다. 이러한 상황 하에서, 보호 이산화규소 에칭제 저항층(57) 및/또는 에칭 차단층(48)에서의 소형의 핀홀은 상위층(44)이 본래 KOH에 의한 에칭에 저항성을 갖기 때문에 KOH 에칭 동안 상위층(44)에서 피트(pit)를 발생하지 못한다. 그 결과, 이러한 SOI 웨이퍼(42)를 사용하여 제조된 윈도우 영역(52)의 수율 및 신뢰도가 본래 매우 높아지게 된다. 더욱이, 이러한 접합된 SOI 웨이퍼(42)에서의 각종 결정축을 따른 열팽창 계수에 있어서의 작은 차이는 필요에 따라 화학 방사선 소스(20)의 작동 동안 막 윈도우 영역(52) 내의 신장력을 생성 또는 경감시키도록 이용된다는 장점을 갖는다.
미국 특허 4,468,282에서 설명된 종래 기술의 화학 방사선 소스(20)의 용도, 즉 열적 잉크젯 인쇄외에도, 화학 방사선 소스(20)는 각종의 다른 응용에서도 유용한 것으로 나타난다. 예를 들어, 화학 방사선 소스(20)는 발암성 물질 또는 전자 부착 물질을 검출하거나 특징을 묘사하기 위해 Bakale의 이론을 응용하는데도 유용한 것으로 나타난다(G. Bakale 등이 저술한Quasifree Electron Attachment to Carcinogens in Liquid Cyclohexane, Cancer Biochem. Biophys., 1981, vol.5, pp.103-109 및 G. Bakale 등이 발표한A Pulse-Radiolysis Technique for Screening Carcinogens, 188th National Meeting of the American Chemical Society, Philadelphia, August 26-31 를 참조). 이러한 응용에서, 화학 방사선 소스(20)는 대형의 반 데어 그랩 발생기(Van Der Graff Generator) 또는 펄스 플래시 X-레이 튜브를 대체한다.
도 11A 및 도 11B에 도시된 바와 같이, 테스트되는 물질의 샘플을 고정하기 위해 두께가 대부분 불과 수 백 ㎛이고 폭이 수 ㎜인 셀(112)이 애노드(36)의 윈도우 영역(52) 내에 직접 집적된다. 셀(112)을 형성하기 위해, 적합한 절연성을 갖는 글래스 또는 실리콘이 위에 형성되어 있는 전기적 절연성의 기판(114)은 표면 내에 하나 또는 그 이상의 홈통(116:trough)이 형성된다. 전극(118)은 각각의 홈통(116)의 기저부에 증착되고, 전극(118)을 화학 방사선 소스(20) 외부의 전자 회로 및 셀(112)에 접속시키기 위한 전기 리드(122)가 제공된다. 전극(118)은 셀(112)의 중앙점의 양 측면 상에서 각각의 셀(112)의 길이의 일부를 따라서만 연장한다. 홈통(116)과 전극(118)을 형성한 후, 기판(114)은 SOI 웨이퍼(42)의 상위층(44)에 접합되고, 이로써 애노드(36)의 각각의 윈도우 영역(52)에 걸쳐 셀(112)을 밀봉한다. 전극(118)이 윈도우 영역(52)과 전기적으로 절연되어 유지되도록 하기 위해서는 기판(114)을 SOI 웨이퍼(42)에 접합할 시에 주의를 기울여야만 한다.
이러한 방식으로 구성된 전자 빔은 전극(118)과 애노드(36) 사이에 가해지는 전계의 영향 하에서 셀(112)을 가로질러 드리프트하는 주입된 전하의 시트를 발생하도록 매우 빠른 속도로 각각의 셀(112)을 가로질러 스위핑한다. 다음에 더 상세히 설명되는 이유로, 샘플 내로 주입되는 전자의 에너지는 20∼30 keV 정도로 상당히 낮아지게 된다. 이러한 낮은 전자 에너지에서 동작하면, 샘플 내로의 전자의 침투는 셀(112)을 가로지르는 전자 드리프트 길이에 비해 무시할 수 있을 정도가 될 것이다.
샘플을 운반하기 위한 솔벤트 액체로는 Bakale에 의해 설명된 바와 같이 이소-옥탄이 가능하다. 전극(118)과 애노드(36)간의 전극(118)을 가로지르는 10,000 V/㎝의 전계 구배에 대해, 드리프트 속도는 105㎝/sec이다. 1.0 ㎜ 두께의 셀(112)과 1,000 V의 인가 전압에 대해, 전자의 드리프트 시간은 1.0 μsec가 된다. 전자 빔으로 하여금 샘플 내에 전하를 주입하도록 하기 위해 적합한 시간은 이 값의 1/10 즉, 100 nsec 이하가 되어야만 한다. 셀(112)이 전자 빔 스캐닝의 방향을 따라 1 ㎜ 폭이라면, 104m/sec의 전자 빔에 대한 스위핑 속도는 100 nsec 구간이 되고, 이 구간 동안 전자가 샘플 내로 주입된다. 빔은 자기적으로 또는 정전적으로 윈도우 영역(52)을 가로질러 스위핑될 것이다. 전자 빔이 달성가능한 속도인 104m/sec 보다 한 차수(one order) 빠른 크기로 스위핑되면, 셀(112)의 두께 및 애노드(36)와 전극(118)의 양단에 인가된 전압은 모두 거의 한 차수의 양만큼 감소될 것이다.
1.0 ㎂의 빔 전류에 대해, 100 nsec 구간 동안 샘플 내에 주입된 전자 전하는 0.1 pQ(피코쿨롱)이다. 샘플 액체에 전자가 증가된 후, 샘플 내로 주입된 각각의 30 keV 전자에 대해 3000 배로 증식된다고 가정하면, 드리프트 전하는 대략 300 pQ이 된다. 이 전자량은 고려되는 시간 구간, 즉 1.0 μsec 동안 원자력 장비에 사용된 바와 같은 표준 전하 감지 증폭기로 매우 용이하게 검출된다. 전하 신호의 차 등에 의해 전류가 발생되고, 이 전류를 흡수함으로써 요구된 전자 포획 데이타를 산출할 수 있다.
샘플에 의한 전자 포획을 측정함에 있어서, 애노드(36)를 형성하는 실리콘 막이 접지 전극으로서 사용되고, 주입된 전자에 의해 생성된 드리프트 전하와 함께 샘플 내로 주입된 전자에 인력을 가하기 위해 전극(118)에 양의 전압이 인가된다. 이러한 구성은 실질적으로 어떠한 이온 전류도 없는 매우 청정한 전기 신호를 발생한다. 이와 같이 요구되면, 전극(118)에 인가된 전기 극성은 이온 쇠퇴(ion decay)를 관측하기 위해 반대로 될 것이다.
도 11A 및 도 11B에 도시된 바와 같이, 2개의 별도의 셀(112)은 전자 빔의 경로에 옆으로 나란하게 배열될 것이다. 양 셀(112) 내의 샘플 액체는 막 윈도우 영역(52)과 직접적으로 접촉한다. 셀(112) 중의 하나는 솔벤트만을 유지하기 위한 기준 셀(112)로서 사용되지만 발암 성질 또는 전자 부착 성질에 대해 어떠한 물질도 테스트되지 않을 것이다. 이 기준 셀(112)은 샘플 셀의 옆에 위치되고, 전자 빔 방사선을 수신한다. 샘플 및/또는 기준 액체는 셀(112)을 통해 흐를 것이다. 샘플 및/또는 기준 액체가 셀(112)을 통해 흐른다면, 전자의 주입은 샘플을 고갈시키지 않고서도 주기적으로 반복될 수 있다.
막 윈도우 영역(52)을 포함하는 애노드(36)는 도 12에 도시된 바와 같이 구성될 것이다. 예를 들어 10∼20 ㎛ 두께의 매우 두꺼운 상위층(44)을 사용함으로써, 막 윈도우 영역(52)은 도 5B 내지 도 5D에 도시된 리브(76)와 유사한 리브(76)를 포함할 것이다. 도 5B 내지 도 5D에 도시된 것과 유사하게, 도 12에 도시된 리브(76)는 SOI 웨이퍼(42)의 상위층(44)을 에칭함으로써 형성된다. 막은 불과 1.0㎛ 두께가 될 것이다. 그러나, 막 윈도우 영역(52)보다 10배 더 두껍게 되면, 리브(76)는 1000배 더 강하게 될 것이다. 리브(76)가 막 윈도우 영역(52)의 폭의 불과 10% 만을 점유한다 하더라도, 리브(76)는 막 강도를 100 배 증가시킨다. 리브(76)는 셀(112) 양단에 인가된 전계에 현저하게 영향을 주지 않는다. 전자 포획을 측정하기 위해 화학 방사선 소스(20)를 사용하는 것은 샘플 물질을 유지하는 셀의 체적에 걸쳐 전하를 발생하는 이전의 기구에 비해 많은 장점을 갖는다.
화학 방사선 소스(20)의 다른 응용으로는 반도체 제조 산업에서와 같이 에칭 및 증착을 위해 사용된 진공 처리 챔버로부터 유출되는 반응 화학물의 분해가 있다. 도 14에는 펌프(134)에 의해 진공으로 되는 처리 챔버(132)가 도시되어 있다. 펌프(134)는 진공 분기관(136:vacuum manifold)에 의해 처리 챔버(132)에 연결된다. 처리 개스 유입구(138)는 처리 챔버(132) 내로의 처리 개스의 제어된 흐름을 가능케 한다. 처리 챔버(132) 내로 방출되는 유해물의 역류를 방지하기 위해, 안정화 개스 유입구(142)는 트로틀 밸브(144)의 하부에서 진공 분기관(136) 내로의 안정화 개스의 흐름을 가능케 한다.
진공 처리 챔버로부터 유출되는 많은 개스는 전자를 포획할 것이다. 따라서, 이러한 물질은 화학 방사선 소스(20)의 애노드(36)를 통해 방출되는 전자에 의한 조사 시에 부식성과 반응성이 더 적은 더욱 기본적인 화합물로 분해될 것이다. 이러한 응용에서, 화학 방사선 소스(20)는 처리 챔버(132) 외부에 위치된다. 화학 방사선 소스(20)가 진공 분기관(136) 내에 위치될 수 있다 하더라도, 펌프(134)의 배출 분기관(146)의 진공 환경의 완전히 외부에 위치되어 분해물이 처리 챔버(132) 내로 역류하는 것을 방지하는 것이 바람직하다.
화학 방사선 소스(20)에 대한 다른 응용은 저압 스퍼터링을 위한 이온화를 제공하는 것이다. 화학 방사선 소스(20)는 이온화를 개시하고 유지함에 있어서 일반적으로 경험하게 되는 어려움 때문에 저압 스퍼터링에 사용될 수 있는 장점을 가질 것이다. 도 13A 및 도 13B는 스퍼터링 챔버(102) 내에 이온화 방사선을 발생하기 위한 본 발명에 따른 복수의 화학 방사선 소스(20)를 사용하는 원추 형상의 스퍼터링 챔버(102)가 도시되어 있다. 스퍼터링 챔버(102)는 한쌍의 평행하고 원형이며 판 모양의 스퍼터링 전극(104)의 외주 둘레에 배열된다. 화학 방사선 소스(20)는 스퍼터링 전극(104)간의 이온화 및 이온화 균일성을 증가시키기 위해 도시된 바와 같이 스퍼터링 전극(104)간에 법선으로 전자를 주입한다. 스퍼터링 전극(104)에 수직으로 지향된 도 13B의 화살표(106)로 표시된 대략 50 에르스텟(oersted)의 바이어스 자계에 의해, 스퍼터링 전극(104)간에 주입된 전자가 스퍼터링 전극(104)간의 개스의 체적 내에서 회전하게 된다.
각각의 화학 방사선 소스(20)가 스퍼터링 챔버(102) 내로 주입된 전자 빔 전류를 증가시키기 위해 다수의 윈도우 영역(52)을 가질 것이다. 전자 빔은 윈도우 영역(52)을 따라 스캐닝되거나 윈도우 영역(52)을 따라 하나 또는 그 이상의 라인으로 집속될 것이다. 윈도우 영역(52) 상의 전자 빔 위치를 제어하기 위한 편향 필드는 스퍼터링 챔버(102) 외부로부터 인가될 것이다. 화학 방사선 소스(20)가 스퍼터링 챔버(102) 내에 완전하게 차폐되기 때문에, 스퍼터링 챔버(102)의 외부는 전기 접지 전위에 있는 것으로 나타난다. 화학 방사선 소스(20)가 도 13A 및 도 13B에 도시된 바와 같이 스퍼터링 챔버(102)의 벽 내에 통합되면, 도 13B에 도시된 배터리(108)에 의해 예시적으로 제공된 스퍼터링 전극(104)간의 전기 전위는 실질적으로 차단되지 않는다.
저압 스퍼터링에서 전자의 경로가 매우 길기 때문에, 모든 전자 에너지는 이온 충돌로 효과적으로 소비된다. 윈도우 영역(52)을 투과하는 고에너지 전자는 저압에서도 매우 큰 지속 이온화를 행할 수 있다. 예를 들어, 윈도우 영역(52)을 통해 투과하는 초기 에너지가 30 keV 인 모든 전자는 1000 배로 증배될 것이다. 고에너지 전자가 윈도우 영역(52)을 투과하기 때문에, 이들의 궤적은 스퍼터링 전극(104)간의 종단 스퍼터링 필드에 의해 거의 영향을 받지 않는다. 그 결과, 화학 방사선 소스(20)로부터 방출된 전자는 그들의 궤적을 따라 상당한 거리를 여행하여 스퍼터링 챔버(102)의 대부분에 걸쳐 균일한 이온화를 제공한다. 화학 방사선 소스(20)로부터 방출된 전자의 에너지는 스퍼터링 챔버(102) 내의 개스 압력 등을 위해 요구된 바대로 조정될 수 있다. 스퍼터링 챔버(102) 내의 이온화의 효율 및 균일성은 종단 정전 스퍼터링 필드의 제거 시에 스퍼터링 전극(104)간의 체적 내에서 방출된 광에 의해 육안으로 관측될 것이다.
스퍼터링 챔버(102)는 윈도우 영역(52)에 바로 인접한 다소 더 높은 개스 압력을 제공하도록 구성될 것이다. 이러한 환경 하에서, 스퍼터링 개스는 화학 방사선 소스(120) 상의 윈도우 영역(52)과 즉각적으로 접촉하게 되기 때문에 높게 이온화된다. 이와 같이 획득된 높게 이온화된 스퍼터링 개스는 스퍼터링 챔버(102)의 모든 영역에 걸쳐 요구된 정도의 이온화를 발생하도록 확산된다.
화학 방사선 소스(20)에 대한 다른 응용으로는 CAD 설계의 고속 프로토타이핑이 있다. 레지스트 물질 내의 패턴을 조사하기 위해 자외선을 사용하지 않고, 도 15A 및 도 15B에 도시된 바와 같이, 화학 방사선 소스(20)의 애노드(36)를 투과하는 전자 빔이 전자 민감성 물질(152)의 시트 또는 층 내의 패턴을 직접 조사한다. 전자 민감성 물질(152)은 워크피스(154)의 일부를 형성할 것이다. 전자 민감성 물질(152)의 조사(irradiation) 동안, 전자 빔은 애노드(36)의 윈도우 영역(52)을 따라 스위핑하는 것과 같이 변조된다. 우수한 레졸루션의 전자 민감성 물질(152)을 얻기 위해, 화학 방사선 소스(20)는 작은 직경의 전자 빔을 사용하고, 전자 민감성 물질(152)은 윈도우 영역(52)에 대해 실현가능한 정도로 근접하게 배치된다. 화학 방사선 소스(20)로부터의 조사에 의해 노출된 전자 민감성 물질(152)은 포지티브 이미지 또는 네가티브 이미지 중의 하나를 생성할 수 있다. 전자 빔이 전자 민감성 물질(152)을 직접적으로 조사하기 때문에, 전자 민감성 물질(152)의 시트 또는 층은 예를 들어 50 ㎛ 이상으로 상당히 두껍게 될 수 있다. 2차원 형상을 발생하기 위해, 패터닝되는 워크피스(154)는 도 15B에 화살표(156)로 표시된 바와 같이 애노드(36)를 측면에서 통과하여 이동한다.
화학 방사선 소스(20)에 대한 추가의 응용은 방수 물질이다. 최근의 관찰에 의하면, 면(cotton)의 특징은 더 이상 수분을 흡수하지 않도록 변화될 수 있는 것으로 판명되었다. 이러한 변화는 면 섬유가 불소 매질 내에 있는 동안 면 섬유를 전자 빔에 노출시킴으로써 발휘된다. 이러한 노출 시에, 면 섬유는 소수성이 된다. 일반적으로, 할로겐 불소 또는 할로겐 염소, 염소와 불소의 혼합물 또는 트리클로로-에틸렌, CH3CCl3, CCl3CF3등의 탄화할로겐이나 탄화불소 또한 면에 소수성을 제공하기 위해 사용될 수 있다.
셀룰로우즈 섬유가 기본이 되는 종이는 일반적으로 약 25 ㎛의 두께와 높은 다공성을 갖는다. 그 결과, 대략 30∼50 keV의 에너지를 갖는 전자 빔은 모든 방향에서 종이 시트를 투과한다. 전술된 바와 같이, 화학 방사선 소스(20)는 이 에너지를 갖는 전자 빔의 생성에 매우 적합하다. 도 16A 및 도 16B에는 애노드(36)의 윈도우 영역(52)을 투과하는 전자 빔이 충돌할 때의 종의 웹(162) 위에 배치된 화학 방사선 소스(20)가 도시되어 있다. 전자 빔은 애노드(36)의 윈도우 영역(52)을 따라 스캐닝되거나 아니면 윈도우 영역(52)을 따르는 라인으로 집속될 것이다. 종이의 웹(162)의 전자 빔 조사와 동시에, 웹(162)은 또한 조사 시에 종이를 소수성으로 만들 개스를 함유하는 분위기에 노출된다. 종이를 소수성으로 만들기 위해 사용된 개스로는 불소 또는 전술된 유형의 CF4, SF6또는 프레온 등의 불소 화합물이 가능하다. 도 16B에 화살표로 표시된 바와 같이, 조사 동안 종이의 웹(162)은 애노드(36)를 측면에서 통과하여 이동한다. 임의의 환경 하에서, 방수 종이는 이 방수 종이가 습기를 흡수하지 않으면서도 특수 잉크를 흡수할 수 있기 때문에 특히 이롭다.
화학 방사선 소스(20)에 대한 다른 응용으로는 조사 시에 대기에 노출되는 워크피스의 표면을 덮는 필름을 형성하기 위해 경화되는 유기 물질을 함유하는 분위기를 조사하는 것이다. 도 17A 및 도 17B에는 파릴렌 등의 중합화 가능한 유기 물질을 포함하는 점선으로 표시된 분위기(172)에 의해 둘러싸인 애노드(36)를 갖는 화학 방사선 소스(20)가 도시되어 있다. 전자 빔은 애노드(36)의 윈도우 영역(52)을 따라 스캐닝되거나 아니면 윈도우 영역(52)을 따르는 라인으로 집속될 것이다. 애노드(36)의 윈도우 영역(52)을 투과하는 전자 빔에 분위기(172)를 노출시키면 유기 물질이 중합화하여 필름(174)을 형성하며, 이 필름은 워크피스(176)를 덮고 분위기(172)에 노출된다. 경화 동안, 워크피스(176)는 도 17B의 화살표(178)로 표시된 바와 같이 애노드(36)를 통과하여 이동하는 한편, 필름(174)은 애노드(36)에 인접한 워크피스(176) 상에 위치된다. 이러한 방식으로 형성될 수 있는 바와 같은 낮은 유전성의 일정 절연 필름이 집적 회로 등의 반도체 소자의 제조 시에 사용된다.
본 발명이 현재의 바람직한 실시예를 이용하여 개시되었지만, 이러한 개시는 단지 예시적인 것이므로 본 발명을 이러한 예시로 제한하려는 의도록 해석되어서는 안된다. 예를 들어, SOI 웨이퍼(42)를 형성하는 상위층(44,46)용으로 (100) 웨이퍼가 아닌 단결정 실리콘 웨이퍼가 사용될 수 있다. 이와 유사하게, 에칭 차단층(48)용으로 이산화규소가 바람직하지만, 에칭 차단층(48)은 실리콘 니트라이드, 실리콘 옥시니트라이드, 실리콘 카바이드, 실리콘 카본-니트라이드 또는 예를 들어 붕소, 인, 안티모니, 비소, 나트륨 등이 도핑된 이산화규소 등의 다른 물질에 의해 제공될 수도 있다. 결과적으로, 본 발명의 사상 및 정신에서 벗어나지 않고서도 본 발명에 대한 각종의 수정, 변경 및/또는 응용이 전술한 설명을 참조한 당업자에 의해 가능하다. 따라서, 다음의 청구범위는 본 발명의 정신 및 사상 내에서 모든 변경, 수정 및 대체 응용을 포함하는 것으로서 해석되어야 한다.

Claims (41)

  1. 진공 배기된 음극선관 구조체와;
    상기 음극선관 구조체의 제1 단부에 위치되고, 상기 음극선관 구조체에 결합되며, 전자 빔을 방출하는 음극선 총과;
    상기 음극선 총과 이격된 상기 음극선관 구조체의 제2 단부에 위치되고, 상기 음극선관 구조체에 결합되며, 박막의 모노리틱형 결함없는 실리콘 막에 의해 형성된 윈도우 영역을 갖는 애노드를 구비하며, 상기 윈도우 영역은 상기 음극선 총에 의해 방출된 전자 빔이 상기 음극선관 구조체 내의 진공을 통해 가속되어 상기 애노드를 때릴 시에 상기 윈도우 영역을 투과하여 상기 음극선관 구조체를 둘러싸는 매질에 침투하도록 상기 음극선관 구조체 위에 배향되는 것을 특징으로 하는 화학 방사선 소스.
  2. 제1항에 있어서, 상기 애노드의 윈도우 영역은 복수의 리브에 의해 기계적으로 강화되는 것을 특징으로 하는 화학 방사선 소스.
  3. 제2항에 있어서, 상기 윈도우 영역은 신장되고, 상기 강화 리브는 상기 윈도우 영역을 가로로 가로질러 배향되는 것을 특징으로 하는 화학 방사선 소스.
  4. 제1항에 있어서, 상기 애노드의 윈도우 영역은 표면 위에 형성된 탄화규소(SiC) 코팅을 갖는 것을 특징으로 하는 화학 방사선 소스.
  5. 제1항에 있어서, 상기 애노드는 상기 음극선관 구조체에서 가장 멀리 위치된 상기 애노드의 표면을 가로지르는 복수의 홈부를 더 포함하고, 상기 홈부는 상기 애노드의 윈도우 영역에 가로로 배향되고, 상기 화학 방사선 소스의 작동 동안 상시 윈도우 영역의 냉각을 용이하게 하기 위해 상기 화학 방사선 소스를 둘러싸는 매질에 접촉하도록 구성되는 것을 특징으로 하는 화학 방사선 소스.
  6. 제1항에 있어서, 상기 애노드는 결정축을 갖는 제1의 단결정 실리콘 물질층 및 일부분이 상기 애노드의 윈도우 영역을 형성하는 제2의 단결정 실리콘 물질층을 더 포함하고, 상기 애노드의 윈도우 영역은 상기 제1 층을 관통하여 형성된 채널에 의해 한정되고, 상기 채널은 상기 제1 층의 [110] 결정축에 평행하게 배향된 측벽을 갖는 것을 특징으로 하는 화학 방사선 소스.
  7. 제1항에 있어서, 상기 애노드는 결정축을 갖는 제1의 단결정 실리콘 물질층 및 일부분이 상기 애노드의 윈도우 영역을 형성하는 제2의 단결정 실리콘 물질층을 더 포함하고, 상기 애노드의 윈도우 영역은 상기 제1 층을 관통하여 형성된 채널에 의해 한정되고, 상기 채널은 상기 제1 층의 [100] 결정축에 평행하게 배향된 측벽을 갖는 것을 특징으로 하는 화학 방사선 소스.
  8. 제1항에 있어서, 상기 애노드는 결정축을 갖는 제1의 단결정 실리콘 물질층 및 결정축을 갖는 제2의 단결정 실리콘 물질층을 더 포함하고, 상기 제1 층의 결정축은 상기 제2 층의 결정축에 대해 회전되는 것을 특징으로 하는 화학 방사선 소스.
  9. 제1항에 있어서, 상기 애노드는 웨이퍼 배향을 갖는 제1의 단결정 실리콘 물질층 및 웨이퍼 배향을 갖는 제2의 단결정 실리콘 물질층을 더 포함하고, 상기 제1 층의 웨이퍼 배향은 상기 제2 층의 웨이퍼 배향과 상이한 것을 특징으로 하는 화학 방사선 소스.
  10. 제1항에 있어서, 상기 애노드는 일부분이 상기 애노드의 윈도우 영역을 형성하는 제1의 단결정 실리콘 물질층, 제2의 단결정 실리콘 물질층 및 상기 제1 층과 제2 층의 사이에 개재된 에칭 차단 물질층을 더 포함하고, 상기 에칭 차단 물질층은 상기 윈도우 영역 주위의 상기 제1 층과 상기 제2 층의 사이에서 제거되어 상기 제2 층을 상기 제1 층에서 선택적으로 분리하고 상기 제1 층의 윈도우 영역에서의 응력 집중을 감소시키는 것을 특징으로 하는 화학 방사선 소스.
  11. 화학 방사선 소스에 포함되도록 구성된 애노드로서, 상기 화학 방사선 소스는 상기 애노드외에 제1 단부에 상기 애노드가 결합되는 진공 배기된 음극선관 구조체와, 상기 음극선관 구조체의 제1 단부와 이격된 상기 음극선관 구조체의 제2 단부에 위치되고 상기 음극선관 구조체에 결합되며 전자 빔을 방출하는 음극선 총을 포함하는 애노드에 있어서,
    박막의 모노리틱형 결함없는 실리콘 막에 의해 형성된 윈도우 영역을 포함하며, 상기 윈도우 영역은 상기 음극선 총에 의해 방출된 전자 빔이 상기 음극선관 구조체 내의 진공을 통해 가속되어 상기 애노드를 때릴 시에 상기 윈도우 영역을 투과하여 상기 음극선관 구조체를 둘러싸는 매질에 침투하도록 상기 음극선관 구조체 위에 배향되는 것을 특징으로 하는 애노드.
  12. 제11항에 있어서, 상기 애노드의 윈도우 영역은 복수의 리브에 의해 기계적으로 강화되는 것을 특징으로 하는 애노드.
  13. 제12항에 있어서, 상기 윈도우 영역은 신장되고, 상기 강화 리브는 상기 윈도우 영역을 가로로 가로질러 배향되는 것을 특징으로 하는 애노드.
  14. 제11항에 있어서, 상기 애노드의 윈도우 영역은 표면 위에 형성된 탄화규소(SiC) 코팅을 갖는 것을 특징으로 하는 애노드.
  15. 제11항에 있어서, 상기 음극선관 구조체에서 가장 멀리 위치될 상기 애노드의 표면을 가로지르는 복수의 홈부를 더 포함하고, 상기 홈부는 상기 애노드의 윈도우 영역에 가로로 배향되고, 상기 화학 방사선 소스의 작동 동안 상기 윈도우 영역의 냉각을 용이하게 하기 위해 상기 화학 방사선 소스를 둘러싸는 매질에 접촉하도록 구성되는 것을 특징으로 하는 애노드.
  16. 제11항에 있어서, 결정축을 갖는 제1의 단결정 실리콘 물질층 및 일부분이 상기 애노드의 윈도우 영역을 형성하는 제2의 단결정 실리콘 물질층을 더 포함하고, 상기 애노드의 윈도우 영역은 상기 제1 층을 관통하여 형성된 채널에 의해 한정되고, 상기 채널은 상기 제1 층의 [110] 결정축에 평행하게 배향된 측벽을 갖는 것을 특징으로 하는 애노드.
  17. 제11항에 있어서, 결정축을 갖는 제1의 단결정 실리콘 물질층 및 일부분이 상기 애노드의 윈도우 영역을 형성하는 제2의 단결정 실리콘 물질층을 더 포함하고, 상기 애노드의 윈도우 영역은 상기 제1 층을 관통하여 형성된 채널에 의해 한정되고, 상기 채널은 상기 제1 층의 [100] 결정축에 평행하게 배향된 측벽을 갖는 것을 특징으로 하는 애노드.
  18. 제11항에 있어서, 결정축을 갖는 제1의 단결정 실리콘 물질층 및 결정축을 갖는 제2의 단결정 실리콘 물질층을 더 포함하고, 상기 제1 층의 결정축은 상기 제2 층의 결정축에 대해 회전되는 것을 특징으로 하는 애노드.
  19. 제11항에 있어서, 웨이퍼 배향을 갖는 제1의 단결정 실리콘 물질층 및 웨이퍼 배향을 갖는 제2의 단결정 실리콘 물질층을 더 포함하고, 상기 제1 층의 웨이퍼 배향은 상기 제2 층의 웨이퍼 배향과 상이한 것을 특징으로 하는 애노드.
  20. 제11항에 있어서, 일부분이 상기 애노드의 윈도우 영역을 형성하는 제1의 단결정 실리콘 물질층, 제2의 단결정 실리콘 물질층 및 상기 제1 층과 제2 층의 사이에 개재된 에칭 차단 물질층을 더 포함하고, 상기 에칭 차단 물질층은 상기 윈도우 영역 주위의 상기 제1 층과 상기 제2 층의 사이에서 제거되어 상기 제2 층을 상기 제1 층으로부터 선택적으로 분리하여 상기 제1 층의 윈도우 영역에서의 응력 집중을 감소시키는 것을 특징으로 하는 애노드.
  21. 화학 방사선 소스에 포함되도록 구성되는 애노드를 제조하는 방법에 있어서,
    에층 차단 물질층이 사이에 개재된 제1의 단결정 실리콘 물질층과 제2의 단결정 실리콘 물질층을 갖는 기판을 제공하는 단계와;
    상기 에칭 제거 물질로부터 가장 먼 상기 제2 층의 표면 위에 패터닝된 에칭제 저항층을 형성하고, 상기 에칭 차단 물질층에서 가장 먼 상기 제1 층의 표면 위에 보호 에칭제 저항층을 형성하는 단계와;
    상기 제2 층을 관통하여 상기 제1 층과 상기 제2 층의 사이에 개재된 상기 에칭 차단 물질까지 에칭하여 상기 기판의 제1 층에 박막의 모노리틱형 결함없는 실리콘 막 전자 빔 윈도우 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 애노드 제조 방법.
  22. 제21항에 있어서, 상기 제1 층의 결정축은 상기 제2 층의 결정축에 대해 회전되는 것을 특징으로 하는 애노드 제조 방법.
  23. 제21항에 있어서, 상기 제1 층의 웨이퍼 배향은 상기 제2 층의 웨이퍼 배향과 상이한 것을 특징으로 하는 애노드 제조 방법.
  24. 제21항에 있어서, 상기 기판의 제1 층과 제2 층의 사이에 개재된 상기 에칭 차단 물질층은 이산화규소 물질에 의해 형성되고,
    상기 기판의 제2 층을 관통하는 에칭에 의해 노출된 상기 에칭 차단 물질의 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 애노드 제조 방법.
  25. 제24항에 있어서, 상기 에칭 차단 물질은 에칭에 의해 제거되며, 상기 에칭 차단 물질을 제거하는 동안 상기 에칭 차단 물질은 상기 제2 층을 상기 제1 층으로부터 선택적으로 분리하고 상기 제1 층의 윈도우 영역에서의 응력 집중을 감소시키는 것을 특징으로 하는 애노드 제조 방법.
  26. 제21항에 있어서, 상기 기판의 제1 층과 제2 층의 사이에 개재된 에칭 차단 물질층은 약하게 도핑된 pn 접합에 의해 형성되는 것을 특징으로 하는 애노드 제조 방법.
  27. 제21항에 있어서, 상기 제1 층의 윈도우 영역에서 패터닝되고 상기 제2 층에서 가장 먼 상기 제1 층의 표면 위에 에칭제 저항층을 형성하고, 상기 제1 층 및 제2 층의 다른 표면 위에 보호 에칭제 저항층을 형성하는 단계와;
    상기 제1 층의 윈도우 영역에 강화 리브를 형성하도록 상기 제1 층의 내부로 에칭하는 단계를 더 포함하는 것을 특징으로 하는 애노드 제조 방법.
  28. 제21항에 있어서, 상기 화학 방사선 소스에 포함되도록 구성된 면판을 제공하는 단계와;
    상기 기판의 표면과 상기 면판의 표면을 병렬로 위치시키는 단계와;
    상기 기판과 면판을 서로 접합하기 위해 상기 기판 및 면판의 병렬 위치된 표면을 가열하는 단계를 더 포함하는 것을 특징으로 하는 애노드 제조 방법.
  29. 제28항에 있어서, 상기 에칭 차단 물질로부터 가장 먼 상기 제2 층의 표면을 가로질러 상기 윈도우에 가로로 배향되는 복수의 홈부를 형성하는 단계를 더 포함하며,
    상기 기판의 제1 층의 표면은 상기 면판의 표면과 병렬 위치되어 상기 면판의 표면에 접합되며, 이로써 상기 홈부는 상기 화학 방사선 소스의 작동 동안 상기 윈도우 영역의 냉각을 용이하게 하기 위해 상기 화학 방사선 소스를 둘러싸는 매질에 접촉하도록 구성되는 것을 특징으로 하는 애노드 제조 방법.
  30. 제28항에 있어서, 상기 기판과 면판을 함께 접합하는 동안, 상기 금속 함유 물질은 상기 기판과 면판의 병렬 위치된 표면 내로 확산하는 것을 특징으로 하는 애노드 제조 방법.
  31. 제30항에 있어서, 상기 기판과 면판의 병렬 위치된 표면 내로 확산하는 상기 금속 함유 물질은 알루미늄, 알루미늄-실리콘, 금, 금-게르마늄 및 티타늄으로 이루어진 군에서 선택되는 것을 특징으로 하는 애노드 제조 방법.
  32. 제30항에 있어서, 상기 기판과 면판의 병렬 위치된 표면은 표면이 병렬 위치되기 전에 금속으로 코팅되는 것을 특징으로 하는 애노드 제조 방법.
  33. 샘플에 의해 전자 부착을 측정하는 장치에 있어서,
    진공 배기된 음극선관 구조체,
    상기 음극선관 구조체의 제1 단부에 위치되고, 상기 음극선관 구조체에 결합되며, 전자 빔을 방출하는 음극선 총, 및
    상기 음극선 총과 이격된 상기 음극선관 구조체의 제2 단부에 위치되고, 상기 음극선관 구조체에 결합되고, 윈도우 영역을 갖는 애노드를 포함하며, 상기 윈도우 영역은 상기 음극선 총에 의해 방출된 전자 빔이 상기 음극선관 구조체 내의 진공을 통해 가속되어 상기 애노드를 때릴 시에 상기 윈도우 영역을 투과하여 상기 음극선관 구조체를 둘러싸는 매질에 침투하도록 상기 음극선관 구조체 위에 배향되는 화학 방사선 소스와;
    상기 화학 방사선 소스의 상기 애노드에 접합되고, 상기 애노드의 윈도우 영역에 인접하여 배치되고 상기 애노드와 이격되어 전극이 배치되는 홈통이 그 안에 형성되는 전기 절연성 플레이트를 구비하며,
    상기 애노드의 윈도우 영역과 상기 전기 절연성 플레이트 내의 홈통은 상기 애노드의 윈도우 영역을 투과하는 전자 빔에 의한 샘플의 조사 동안 샘플을 유지하기 위한 셀을 형성하는 것을 특징으로 하는 측정 장치.
  34. 유해 방출물을 분해하는 진공 처리 시스템에 있어서,
    상기 진공 처리 챔버 내에 처리 개스를 유입시키기 위한 유입구를 갖는 진공 처리 챔버와;
    상기 진공 처리 챔버로부터의 유해 방출물을 진공 배기하기 위해 상기 진공 처리 챔버에 연결된 펌프와;
    상기 펌프에 의해 상기 진공 처리 챔버로부터 진공 배기된 유해 방출물을 조사하여 유해 방출물을 분해하도록 배열되는 화학 방사선 소스를 구비하며, 상기 화학 방사선 소스는,
    진공 배기된 음극선관 구조체,
    상기 음극선관 구조체의 제1 단부에 위치되고, 상기 음극선관 구조체에 결합되며, 전자 빔을 방출하는 음극선 총, 및
    상기 음극선 총과 이격된 상기 음극선관 구조체의 제2 단부에 위치되고, 상기 음극선관 구조체에 결합되고, 윈도우 영역을 갖는 애노드를 포함하며, 상기 윈도우 영역은 상기 음극선 총에 의해 방출된 전자 빔이 상기 음극선관 구조체 내의 진공을 통해 가속되어 상기 애노드를 때릴 시에 상기 윈도우 영역을 투과하여 상기 음극선관 구조체를 둘러싸는 매질에 침투하도록 상기 음극선관 구조체 위에 배향되는 것을 특징으로 하는 진공 처리 시스템.
  35. 제34항에 있어서, 상기 화학 방사선 소스는 상기 펌프로부터 배출된 유해 방출물을 조사하여 분해물이 상기 진공 처리 챔버 내로 역류하지 못하도록 하는 것을 특징으로 하는 진공 처리 시스템.
  36. 저압 스퍼터링 챔버에 있어서,
    스퍼터링 체적의 대향 측면 상에 서로 이격 분리되어 있는 한 쌍의 스퍼터링 전극과;
    상기 스퍼터링 전극에 가로질러 배향된 자계와;
    상기 스퍼터링 전극 사이의 스퍼터링 체적 내로 전자 빔을 주입하도록 배열된 적어도 하나의 화학 방사선 소스를 구비하며, 각각의 상기 화학 방사선 소스는,
    진공 배기된 음극선관 구조체,
    상기 음극선관 구조체의 제1 단부에 위치되고, 상기 음극선관 구조체에 결합되며, 전자 빔을 방출하는 음극선 총, 및
    상기 음극선 총과 이격된 상기 음극선관 구조체의 제2 단부에 위치되고, 상기 음극선관 구조체에 결합되고, 윈도우 영역을 갖는 애노드를 포함하며, 상기 윈도우 영역은 상기 음극선 총에 의해 방출된 전자 빔이 상기 음극선관 구조체 내의 진공을 통해 가속되어 상기 애노드를 때릴 시에 상기 윈도우 영역을 투과하여 상기 음극선관 구조체를 둘러싸는 매질에 침투하도록 상기 음극선관 구조체 위에 배향되는 것을 특징으로 하는 저압 스퍼터링 챔버.
  37. CAD 설계로부터 직접적으로 아이템을 제조하는 고속 프로토타이핑 시스템에 있어서,
    진공 배기된 음극선관 구조체,
    상기 음극선관 구조체의 제1 단부에 위치되고, 상기 음극선관 구조체에 결합되며, 전자 빔을 방출하는 음극선 총, 및
    상기 음극선 총과 이격된 상기 음극선관 구조체의 제2 단부에 위치되고, 상기 음극선관 구조체에 결합되고, 윈도우 영역을 갖는 애노드를 포함하며, 상기 윈도우 영역은 상기 음극선 총에 의해 방출된 전자 빔이 상기 음극선관 구조체 내의 진공을 통해 가속되어 상기 애노드를 때릴 시에 상기 윈도우 영역을 투과하여 상기 음극선관 구조체를 둘러싸는 매질에 침투하도록 상기 음극선관 구조체 위에 배향되는 화학 방사선 소스와;
    상기 애노드의 윈도우 영역을 투과하는 전자 빔을 이용하여 전자 민감성 물질 내에 CAD 설계를 조사하기 위해 상기 화학 방사선 소스의 상기 애노드에 인접하여 위치되는 전자 민감성 물질을 구비하는 것을 특징으로 하는 고속 프로토타이핑 시스템.
  38. 방수를 부여하는 방수 시스템에 있어서,
    진공 배기된 음극선관 구조체,
    상기 음극선관 구조체의 제1 단부에 위치되고, 상기 음극선관 구조체에 결합되며, 전자 빔을 방출하는 음극선 총, 및
    상기 음극선 총과 이격된 상기 음극선관 구조체의 제2 단부에 위치되고, 상기 음극선관 구조체에 결합되고, 윈도우 영역을 갖는 애노드를 포함하며, 상기 윈도우 영역은 상기 음극선 총에 의해 방출된 전자 빔이 상기 음극선관 구조체 내의 진공을 통해 가속되어 상기 애노드를 때릴 시에 상기 윈도우 영역을 투과하여 상기 음극선관 구조체를 둘러싸는 매질에 침투하도록 상기 음극선관 구조체 위에 배향되는 화학 방사선 소스와;
    상기 애노드의 윈도우 영역을 투과하는 전자 빔을 이용하여 종이의 웹을 조사하기 위해 상기 화학 방사선 소스의 애노드에 인접하여 할로겐 함유 분위기 내에 배치되는 종이의 웹을 구비하는 것을 특징으로 하는 방수 시스템.
  39. 필름 경화 시스템에 있어서,
    진공 배기된 음극선관 구조체,
    상기 음극선관 구조체의 제1 단부에 위치되고, 상기 음극선관 구조체에 결합되며, 전자 빔을 방출하는 음극선 총, 및
    상기 음극선 총과 이격된 상기 음극선관 구조체의 제2 단부에 위치되고, 상기 음극선관 구조체에 결합되고, 윈도우 영역을 갖는 애노드를 포함하며, 상기 윈도우 영역은 상기 음극선 총에 의해 방출된 전자 빔이 상기 음극선관 구조체 내의 진공을 통해 가속되어 상기 애노드를 때릴 시에 상기 윈도우 영역을 투과하여 상기 음극선관 구조체를 둘러싸는 매질에 침투하도록 상기 음극선관 구조체 위에 배향되는 화학 방사선 소스와;
    상기 애노드의 윈도우 영역을 투과하는 전자 빔에 의한 조사 시에 분위기 내에 존재하는 워크피스의 표면을 덮기 위한 필름을 형성하도록 중합화하는 물질을 함유하는 상기 화학 방사선 소스의 애노드 주변의 분위기를 구비하는 것을 특징으로 하는 필름 경화 시스템.
  40. 제39항에 있어서, 상기 조사된 물질은 저유전성 일정 절연 필름을 형성하도록 중합화하는 것을 특징으로 하는 필름 경화 시스템.
  41. 제39항에 있어서, 반도체 웨이퍼 워크피스를 추가로 포함하는 것을 특징으로 하는 필름 경화 시스템.
KR1019980710109A 1996-06-12 1997-06-11 박막의 모노리틱형 실리콘 막에 의해 형성된 윈도우 영역을 포함하는 애노드를 갖는 화학 방사선 소스 KR20000016521A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1963696P 1996-06-12 1996-06-12
US60/019,636 1996-06-12

Publications (1)

Publication Number Publication Date
KR20000016521A true KR20000016521A (ko) 2000-03-25

Family

ID=21794240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980710109A KR20000016521A (ko) 1996-06-12 1997-06-11 박막의 모노리틱형 실리콘 막에 의해 형성된 윈도우 영역을 포함하는 애노드를 갖는 화학 방사선 소스

Country Status (7)

Country Link
US (2) US6140755A (ko)
EP (1) EP0904594B9 (ko)
JP (1) JP3649743B2 (ko)
KR (1) KR20000016521A (ko)
AU (1) AU3234097A (ko)
DE (1) DE69721529D1 (ko)
WO (1) WO1997048114A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002202A (en) * 1996-07-19 1999-12-14 The Regents Of The University Of California Rigid thin windows for vacuum applications
US6946314B2 (en) * 2001-01-02 2005-09-20 The Charles Stark Draper Laboratory, Inc. Method for microfabricating structures using silicon-on-insulator material
US7381630B2 (en) * 2001-01-02 2008-06-03 The Charles Stark Draper Laboratory, Inc. Method for integrating MEMS device and interposer
US6981759B2 (en) * 2002-04-30 2006-01-03 Hewlett-Packard Development Company, Lp. Substrate and method forming substrate for fluid ejection device
US6808600B2 (en) 2002-11-08 2004-10-26 Kimberly-Clark Worldwide, Inc. Method for enhancing the softness of paper-based products
US20040224243A1 (en) * 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
JP2005003564A (ja) * 2003-06-13 2005-01-06 Ushio Inc 電子ビーム管および電子ビーム取り出し用窓
US20070251586A1 (en) * 2003-11-24 2007-11-01 Fuller Edward N Electro-pneumatic control valve with microvalve pilot
US8011388B2 (en) 2003-11-24 2011-09-06 Microstaq, INC Thermally actuated microvalve with multiple fluid ports
KR20060128042A (ko) * 2004-03-05 2006-12-13 알루미나 마이크로 엘엘씨 선택식 마이크로밸브 형성 접합방법
JP4676737B2 (ja) * 2004-10-08 2011-04-27 ウシオ電機株式会社 電子ビーム管
JP4792737B2 (ja) * 2004-12-10 2011-10-12 ウシオ電機株式会社 電子ビーム管
JP2007051996A (ja) * 2005-08-19 2007-03-01 Ngk Insulators Ltd 電子線照射装置
WO2007091657A1 (ja) * 2006-02-10 2007-08-16 Tokyo Electron Limited メンブレン構造体及びその製造方法
DE112007003035T5 (de) 2006-12-15 2009-11-05 Microstaq, Inc., Austin Mikroventilvorrichtung
US20150338322A1 (en) * 2007-03-02 2015-11-26 Protochips, Inc. Membrane supports with reinforcement features
US7825052B2 (en) * 2007-03-23 2010-11-02 Refractory Specialties, Incorporated Refractory material for reduced SiO2 content
CN101675280B (zh) 2007-03-30 2013-05-15 盾安美斯泰克公司(美国) 先导式微型滑阀
CN101668973B (zh) 2007-03-31 2013-03-13 盾安美斯泰克公司(美国) 先导式滑阀
DE102007049350B4 (de) * 2007-10-15 2011-04-07 Bruker Daltonik Gmbh APCI Ionenquelle
WO2010019329A2 (en) * 2008-08-09 2010-02-18 Microstaq, Inc. Improved microvalve device
US8113482B2 (en) 2008-08-12 2012-02-14 DunAn Microstaq Microvalve device with improved fluid routing
US8540207B2 (en) 2008-12-06 2013-09-24 Dunan Microstaq, Inc. Fluid flow control assembly
WO2010117874A2 (en) 2009-04-05 2010-10-14 Microstaq, Inc. Method and structure for optimizing heat exchanger performance
WO2011022267A2 (en) 2009-08-17 2011-02-24 Microstaq, Inc. Micromachined device and control method
US9006844B2 (en) 2010-01-28 2015-04-14 Dunan Microstaq, Inc. Process and structure for high temperature selective fusion bonding
US8956884B2 (en) 2010-01-28 2015-02-17 Dunan Microstaq, Inc. Process for reconditioning semiconductor surface to facilitate bonding
US8996141B1 (en) 2010-08-26 2015-03-31 Dunan Microstaq, Inc. Adaptive predictive functional controller
JP5707286B2 (ja) 2011-09-21 2015-04-30 株式会社日立ハイテクノロジーズ 荷電粒子線装置、荷電粒子線装置の調整方法、および試料の検査若しくは試料の観察方法。
US8925793B2 (en) 2012-01-05 2015-01-06 Dunan Microstaq, Inc. Method for making a solder joint
US9140613B2 (en) 2012-03-16 2015-09-22 Zhejiang Dunan Hetian Metal Co., Ltd. Superheat sensor
US9188375B2 (en) 2013-12-04 2015-11-17 Zhejiang Dunan Hetian Metal Co., Ltd. Control element and check valve assembly
JP2016211850A (ja) 2013-12-19 2016-12-15 日立造船株式会社 電子線照射装置
WO2015125414A1 (en) * 2014-02-19 2015-08-27 Hitachi Zosen Corporation Electron beam irradiator with enhanced cooling efficiency of the transmission window
JP5976147B2 (ja) * 2015-02-17 2016-08-23 株式会社日立ハイテクノロジーズ 荷電粒子線装置、荷電粒子線装置の調整方法、および試料の検査若しくは試料の観察方法。
USD841183S1 (en) 2016-03-08 2019-02-19 Protochips, Inc. Window E-chip for an electron microscope
US10394114B2 (en) 2016-08-25 2019-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Chromeless phase shift mask structure and process

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3211927A (en) 1962-10-02 1965-10-12 Harvey J Klee Circuit overload protector
US3607680A (en) 1967-10-03 1971-09-21 Matsushita Electric Ind Co Ltd Methof for producing a device for transmitting an electron beam
US3611418A (en) 1967-10-03 1971-10-05 Matsushita Electric Ind Co Ltd Electrostatic recording device
US3788892A (en) 1970-05-01 1974-01-29 Rca Corp Method of producing a window device
US3815094A (en) 1970-12-15 1974-06-04 Micro Bit Corp Electron beam type computer output on microfilm printer
US3742230A (en) 1972-06-29 1973-06-26 Massachusetts Inst Technology Soft x-ray mask support substrate
US3971860A (en) 1973-05-07 1976-07-27 International Business Machines Corporation Method for making device for high resolution electron beam fabrication
CA1055421A (en) * 1974-12-09 1979-05-29 Samuel V. Nablo Process and apparatus for the curing of coatings on sensitive substrates by electron irradiation
US4468282A (en) * 1982-11-22 1984-08-28 Hewlett-Packard Company Method of making an electron beam window
US4494036A (en) * 1982-11-22 1985-01-15 Hewlett-Packard Company Electron beam window
US4455561A (en) * 1982-11-22 1984-06-19 Hewlett-Packard Company Electron beam driven ink jet printer
US4966663A (en) * 1988-09-13 1990-10-30 Nanostructures, Inc. Method for forming a silicon membrane with controlled stress
US5414267A (en) * 1993-05-26 1995-05-09 American International Technologies, Inc. Electron beam array for surface treatment
US5612588A (en) * 1993-05-26 1997-03-18 American International Technologies, Inc. Electron beam device with single crystal window and expansion-matched anode
CZ281826B6 (cs) * 1993-10-27 1997-02-12 Masarykova Univerzita V Brně Katedra Fyzikální Elektroniky Přírod. Fakulty Způsob bělení a zvyšování adheze vlákenných materiálů k barvivům
US5557163A (en) * 1994-07-22 1996-09-17 American International Technologies, Inc. Multiple window electron gun providing redundant scan paths for an electron beam
US5509046A (en) * 1994-09-06 1996-04-16 Regents Of The University Of California Cooled window for X-rays or charged particles
JPH08190881A (ja) * 1995-01-12 1996-07-23 Agency Of Ind Science & Technol イオン流の取り出し方法
SE514726C2 (sv) * 1995-02-27 2001-04-09 Sca Hygiene Prod Ab Förfarande för framställning av hydroentanglat nonwovenmaterial med förhöjd våtstyrka samt material framställt genom förfarandet

Also Published As

Publication number Publication date
DE69721529D1 (de) 2003-06-05
JP2000512794A (ja) 2000-09-26
EP0904594B9 (en) 2003-09-10
EP0904594A4 (en) 2000-07-19
EP0904594A1 (en) 1999-03-31
EP0904594B1 (en) 2003-05-02
US6224445B1 (en) 2001-05-01
US6140755A (en) 2000-10-31
JP3649743B2 (ja) 2005-05-18
AU3234097A (en) 1998-01-07
WO1997048114A1 (en) 1997-12-18

Similar Documents

Publication Publication Date Title
KR20000016521A (ko) 박막의 모노리틱형 실리콘 막에 의해 형성된 윈도우 영역을 포함하는 애노드를 갖는 화학 방사선 소스
EP0871972B1 (en) Electron beam device with single crystal window and matching anode
US6002202A (en) Rigid thin windows for vacuum applications
Fijol et al. Secondary electron yield of SiO2 and Si3N4 thin films for continuous dynode electron multipliers
JPS6173332A (ja) 光処理装置
US3932232A (en) Suppression of X-ray radiation during sputter-etching
Huq et al. Comparative study of gated single crystal silicon and polysilicon field emitters
Chen et al. Ultraviolet laser‐induced ion emission from silicon
US6440756B2 (en) Reduction of plasma charge-induced damage in microfabricated devices
Latif Nanofabrication using focused ion beam
JPH11505602A (ja) 薄い放射線透過性窓の製造方法
Blain et al. High-resolution submicron retarding field energy analyzer for low-temperature plasma analysis
King et al. Field emission and atom probe field ion microscope studies of palladium‐silicide‐coated silicon emitters
Chan et al. Ultra-thin corrugated metamaterial film as large-area transmission dynode
Heuberger et al. Open silicon stencil masks for demagnifying ion projection
Lee et al. Construction of microcolumn system and its application to nanolithography
Pankove et al. Bombardment‐induced corrosion resistance of aluminum
JP3423488B2 (ja) アルミナのエッチング方法
Cropper Carrier transport properties measurements in wide bandgap materials
KR100795963B1 (ko) 이온유도 이차전자방출계수를 위한 전류변화현상을측정하기 위한 γ-집속이온빔장치 및 방법
Chan et al. The construction and characterization of MgO transmission dynodes
JP2971529B2 (ja) 集積回路の故障解析方法
JPS6134844A (ja) 中性微細ビ−ムの照射装置
KR20230029980A (ko) 이온 빔 프로세싱 시스템 및, 이의 플라즈마 플레이트 어셈블리 및 차단기 어셈블리를 제조하는 방법들
Liu Photo-excitation of gated p-silicon field emitter arrays

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid