KR20000004531A - 반도체소자의 게이트 절연막 제조방법 - Google Patents
반도체소자의 게이트 절연막 제조방법 Download PDFInfo
- Publication number
- KR20000004531A KR20000004531A KR1019980025975A KR19980025975A KR20000004531A KR 20000004531 A KR20000004531 A KR 20000004531A KR 1019980025975 A KR1019980025975 A KR 1019980025975A KR 19980025975 A KR19980025975 A KR 19980025975A KR 20000004531 A KR20000004531 A KR 20000004531A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- gate
- film
- insulating film
- mask
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000012212 insulator Substances 0.000 title abstract 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 70
- 238000005530 etching Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 230000036039 immunity Effects 0.000 abstract 1
- -1 nitrogen ions Chemical class 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 게이트 절연막 제조방법에 관한 것으로, 반도체기판 상에서 게이트 전극이 형성될 부분보다 좁은 영역에 질소를 임플란트시켜 산화속도를 늦추어 후속 게이트 전극 형성시 상기 게이트 전극 가장자리의 게이트 절연막 두께를 두껍게 형성함으로써 상기 게이트 절연막의 GIDL(leakage induced drain leakage) 전류 특성 및 GOI(gate oxide immunity) 특성을 개선하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 게이트 절연막 제조방법에 관한 것으로, 특히 게이트 전극 형성될 부분에 질소를 임플란트하여 게이트 절연막 형성공정시 상기 게이트 전극의 중앙부에는 게이트 절연막이 얇게 형성되게 하고, 게이트 전극의 가장자리부에는 게이트 절연막이 두껍게 형성되게 함으로써 상기 게이트 전극의 가장자리부에서 전기장이 크게 발생하여 열화되는 것을 방지하고, 그에 따른 소자의 특성 및 신뢰성을 향상시키는 기술에 관한 것이다.
일반적으로 MOSFET 의 게이트 절연막은 반도체기판과 게이트 전극을 중계하는 역할로서 반도체기판 및 상기 게이트 전극의 사이에 위치하며, 상기 게이트 절연막은 게이트 전극으로 주로 사용되는 다결정실리콘층과의 계면 상태가 가장 양호한 산화막(SiO2)을 주로 사용한다.
게이트 절연막은 웰과 소자분리절연막을 형성한 후, 산화과정을 통해서 형성하므로 게이트 절연막의 두께는 웨이퍼 전면에서 균일하다. 하지만 MOSFET 소자에서 가장 큰 전기장이 걸리는 부분은 게이트 전극의 가장자리 부분이므로 균일한 두께의 게이트 절연막이 형성되어 있는 경우 게이트 전극의 가장자리 부분에 있는 게이트 절연막에서 누설전류가 많이 발생하거나 게이트 절연막이 깨지는 현상이 나타나서 제품의 신뢰성을 떨어뜨린다.
따라서, 최근에 게이트 전극의 가장자리 부분의 게이트 절연막을 중심부보다 두껍게 하는 연구가 많이 이루어지고 있다. 이의 대표적인 예가 마스크 작업과 식각작업을 통해서 게이트 전극을 형성한 후, 산화공정을 통해 게이트 전극의 가장자리 부분의 다결정실리콘층을 산화물로 바꾸어 주는 것이다.
상기와 같이 종래기술에 따른 반도체소자의 게이트 절연막 제조방법은, 실리사이트 게이트를 사용할 경우 텅스텐 실리사이드가 산화과정에서 반응을 일으켜 소자의 특성에 나쁜 영향을 미치므로 현재는 사용하지 못하고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 게이트 전극이 형성될 부분보다 좁은 영역에 질소를 임플란트하여 게이트 절연막을 형성하기 위한 산화공정시 상기 질소가 임플란트된 부분의 산화속도를 늦춤으로써 게이트 전극 중심부에는 게이트 절연막을 얇게 형성하고, 게이트 전극 가장자리에는 게이트 절연막을 두껍게 형성하여 게이트 전극의 가장자리가 전기장에 의해 열화되는 것을 방지하고 그에 따른 소자의 특성 및 신뢰성을 향상시키는 반도체소자의 게이트 절연막 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e 는 본 발명의 제1실시예에 따른 반도체소자의 게이트 절연막 제조방법을 도시한 단면도.
도 2a 내지 도 2c 는 본 발명의 제2실시예에 따른 반도체소자의 게이트 절연막 제조방법을 도시한 단면도.
도 3a 내지 도 3c 는 본 발명의 제3실시예에 따른 반도체소자의 게이트 절연막 제조방법을 도시한 단면도.
◈ 도면의 주요부분에 대한 부호의 설명
10, 11, 30 : 반도체기판 12, 13, 32 : 소자분리절연막
14, 15 : 감광막 패턴 16, 17, 36 : 질소 임플란트
18, 19, 38 : 게이트 절연막 20 : 게이트 전극용 도전층
22 : 반사방지막 24, 35 : 게이트 전극용 마스크
34 : 하드 마스크용 박막
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 게이트 절연막 제조방법은,
반도체기판 상부에 게이트 전극보다 좁은 영역을 노출시키는 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴을 마스크로 사용하여 질소를 임플란트하는 공정과,
상기 감광막 패턴을 제거하는 공정과,
상기 반도체기판 상부를 열산화시켜 게이트 절연막을 형성하는 공정과,
상기 게이트 절연막 상부에 게이트 전극용 도전층 및 반사방지막을 순차적으로 형성하는 공정과,
상기 반사방지막 상부에 게이트 전극용 마스크를 형성하는 공정과,
상기 게이트 전극용 마스크를 식각마스크로 사용하여 게이트 전극을 패터닝하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1e 는 본 발명에 따른 반도체소자의 게이트 절연막 제조방법을 도시한 단면도이다.
먼저, 반도체기판(10)의 원하는 부분에 원하는 불순물의 종류를 이온주입하여 웰과 트랜지스터의 채널 부분 및 소자분리 영역의 아래 부분에 원하는 형태로 불순물이 존재하도록한 후, 상기 반도체기판(10)에서 소자분리 영역으로 예정되어 있는 부분상에 소자분리 산화막(12)을 형성한다. (도 1a참조)
다음, 상기 반도체기판(10) 상부에 게이트 전극으로 예정되는 부분보다 좁은 영역을 노출시키는 감광막 패턴(14)을 형성한다. 이때, 상기 감광막 패턴(14)은 산화막이나 질화막 등의 하드 마스크를 사용할 수 있고, 후속 임플란트 공정시 게이트 전극용 마스크와의 미스얼라인(misalign)을 고려하여 상기 감광막 패턴(14)과 게이트 전극용 마스크 사이에 0.08 정도의 선폭차를 준다.
그 다음, 상기 감광막 패턴(14)에 의해 노출되는 반도체기판(10)에 질소 임플란트(16)를 1×1013∼1×1015cm-3의 도즈로 실시한다. (도 1b참조)
그 후, 상기 감광막 패턴(14)을 제거한 다음, 상기 반도체기판(10)을 600∼1000℃의 온도에서 열산화시켜 게이트 절연막(18)을 형성한다. 이때, 상기 질소가 임플란트된 반도체기판(10) 상에서는 산화속도가 늦기 때문에 질소가 임플란트되지 않은 반도체기판(10) 상에 형성된 게이트 절연막(18)은 1∼100Å의 두께를 갖고, 질소가 임플란트된 부분에는 1∼80Å 두께의 게이트 절연막(18)이 형성된다. (도 1c참조)
다음, 상기 구조 상부에 다결정실리콘층이나 다결정실리콘층과 텅스텐실리사이드층을 함께 사용하는 폴리사이드층을 이용하여 게이트 전극용 도전층(20)을 형성한다.
그 다음, 상기 게이트 전극용 도전층(20) 상부에 질화막, 산질화막이나 금속층 및 산화물의 식각시 잘 식각되지 않고 난반사를 방지할 수 있는 물질을 사용하여 반사방지막(22)을 형성한다.
그 후, 상기 반사방지막(22) 상부에 게이트 전극용 마스크(24)를 형성한다. 여기서, 상기 게이트 전극용 마스크(24)는 질소가 임플란트된 부분보다 넓은 부분을 노출시키도록 형성한다. (도 1d참조)
그리고, 상기 게이트 전극용 마스크(24)를 식각마스크로 사용하여 상기 반사방지막(22), 게이트 전극용 도전층(20) 및 게이트 절연막(18)을 패터닝함으로써 게이트 전극을 형성한 후, 상기 게이트 전극용 마스크(24)를 제거한다. 이때, 상기 게이트 전극 가장자리에 형성된 게이트 절연막의 두께는 중심부에 형성된 게이트 절연막 보다 두껍게 형성된다. (도 1e참조)
도 2a 내지 도 2c 는 본 발명의 제2실시예에 따른 반도체소자의 게이트 절연막 제조방법을 도시한 단면도로서, 반도체기판(11) 상부에 감광막을 형성한 다음, 게이트 전극용 마스크로 상기 감광막을 경사지게 식각하여 패터닝한 후, 상기 공정으로 형성된 감광막 패턴(15)을 임플란트 마스크로 사용한다.
또한, 도 3a 내지 도 3c 는 본 발명의 제3실시예에 따른 반도체소자의 게이트 절연막 제조방법을 도시한 단면도로서, 상기 제2실시예와 같이 감광막을 경사식각하지 못하는 경우, 반도체기판(30) 상부에 산화막, 질화막, 다결정실리콘층과 같은 하드 마스크용 박막(34)을 형성한 다음, 게이트 전극용 마스크(35)를 식각마스크로 상기 하드 마스크용 박막(34)을 경사식각한 후, 질소 임플란트공정을 실시한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 게이트 절연막 제조방법은, 반도체기판 상에서 게이트 전극이 형성될 부분보다 좁은 영역에 질소를 임플란트시켜 산화속도를 늦추어 후속 게이트 전극 형성시 상기 게이트 전극 가장자리의 게이트 절연막 두께를 두껍게 형성함으로써 상기 게이트 절연막의 GIDL 전류 특성 및 GOI 특성을 개선하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 뿐만 아니라, 질소를 2×1014cm-3도즈로 임플란트할때 50Å 이하의 게이트 절연막 두께에서도 우수한 누설전류 특성과 온-오프(on-off)특성을 나타내며, 게이트 절연막의 두께가 일정하게 형성되는 이점이 있다.
Claims (8)
- 반도체기판 상부에 게이트 전극보다 좁은 영역을 노출시키는 감광막 패턴을 형성하는 공정과,상기 감광막 패턴을 마스크로 사용하여 질소를 임플란트하는 공정과,상기 감광막 패턴을 제거하는 공정과,상기 반도체기판 상부를 열산화시켜 게이트 절연막을 형성하는 공정과,상기 게이트 절연막 상부에 게이트 전극용 도전층 및 반사방지막을 순차적으로 형성하는 공정과,상기 반사방지막 상부에 게이트 전극용 마스크를 형성하는 공정과,상기 게이트 전극용 마스크를 식각마스크로 사용하여 게이트 전극을 패터닝하는 공정을 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 감광막 패턴은 산화막 또는 질화막으로 형성된 하드 마스크로 대신하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 감광막 패턴은 게이트 전극이 형성될 부분보다 좁은 영역의 반도체기판이 노출되도록 경사식각하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 감광막 패턴은 게이트 전극이 형성될 부분보다 좁은 영역의 반도체기판이 노출되도록 경사식각된 하드 마스크용 박막으로 대신하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 4 항에 있어서,상기 하드 마스크용 박막은 다결정실리콘층, 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 임플란트 공정은 1×1013∼1×1015cm-3도즈의 질소를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 열산화공정은 600 ∼ 1000 ℃의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 게이트 절연막 제조방법.
- 제 1 항에 있어서,상기 게이트 절연막은 상기 질소를 임플란트한 부분에서 1 ∼ 80Å 두께로 형성되고, 그 이외의 부분에서 1 ∼ 100 Å두께로 형성되는 것을 특징으로 하는 반도체소자의 게이트 절연막 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025975A KR20000004531A (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의 게이트 절연막 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025975A KR20000004531A (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의 게이트 절연막 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000004531A true KR20000004531A (ko) | 2000-01-25 |
Family
ID=19542356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025975A KR20000004531A (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의 게이트 절연막 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000004531A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731143B1 (ko) * | 2005-12-30 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법 |
| KR100774788B1 (ko) * | 2006-10-10 | 2007-11-07 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 및 구조 |
| US7759263B2 (en) | 2006-07-12 | 2010-07-20 | Samsung Electronics Co., Ltd. | Methods for fabricating improved gate dielectrics |
-
1998
- 1998-06-30 KR KR1019980025975A patent/KR20000004531A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731143B1 (ko) * | 2005-12-30 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법 |
| US7759263B2 (en) | 2006-07-12 | 2010-07-20 | Samsung Electronics Co., Ltd. | Methods for fabricating improved gate dielectrics |
| US7879737B2 (en) | 2006-07-12 | 2011-02-01 | Samsung Electronics Co., Ltd. | Methods for fabricating improved gate dielectrics |
| KR100774788B1 (ko) * | 2006-10-10 | 2007-11-07 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 및 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100334979B1 (ko) | 핫 캐리어 내성이 개선될 수 있고, 실리사이드층이 고 신뢰성 | |
| KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
| KR20010059976A (ko) | 반도체소자의 제조방법 | |
| KR20000004531A (ko) | 반도체소자의 게이트 절연막 제조방법 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| US6090682A (en) | Isolation film of semiconductor device and method for fabricating the same comprising a lower isolation film with a upper isolation film formed on top | |
| KR20010001765A (ko) | 반도체 소자 제조 방법 | |
| US6235566B1 (en) | Two-step silicidation process for fabricating a semiconductor device | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR100390237B1 (ko) | 반도체소자의 제조방법 | |
| KR0129984B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR20050009482A (ko) | 반도체 소자의 제조방법 | |
| KR100906500B1 (ko) | 반도체소자의 게이트 제조방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| KR100649817B1 (ko) | 반도체소자의 제조방법 | |
| KR20020096393A (ko) | 모스 트랜지스터의 제조방법 | |
| KR20010008581A (ko) | 반도체장치의 콘택 형성 방법 | |
| KR100215857B1 (ko) | 트랜지스터의 제조방법 | |
| KR0160917B1 (ko) | 자기정렬형 mos 트랜지스터의 제조방법 | |
| KR100344840B1 (ko) | 반도체 소자의 듀얼게이트 형성 방법 | |
| KR20040003948A (ko) | 반도체소자의 ｍｏｓ 트랜지스터 제조방법 | |
| JPH10163490A (ja) | トランジスタの製造方法 | |
| KR20000007533A (ko) | 이이피롬 장치의 제조 방법 | |
| KR20030000848A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |