KR20000004276A - Auto-gain control circuit - Google Patents
Auto-gain control circuit Download PDFInfo
- Publication number
- KR20000004276A KR20000004276A KR1019980025708A KR19980025708A KR20000004276A KR 20000004276 A KR20000004276 A KR 20000004276A KR 1019980025708 A KR1019980025708 A KR 1019980025708A KR 19980025708 A KR19980025708 A KR 19980025708A KR 20000004276 A KR20000004276 A KR 20000004276A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- voltage
- output
- current
- amplifier
- Prior art date
Links
- 230000001276 controlling effect Effects 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G2201/00—Indexing scheme relating to subclass H03G
- H03G2201/10—Gain control characterised by the type of controlled element
- H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
본 발명은 자동이득조절(AGC)회로에 관한 것으로, 특히 입력되는 검출전압에 따라 출력전압에 대한 이득을 자동조절함과 동시에, 입력전압의 변화가 심하더라도 자동제어전압을 안정되게 제공할 수 있도록 함으로서, 적용제품에 동작안정화를 통해 신뢰성을 확보할 수 있는 자동이득조절회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control (AGC) circuit, and in particular, to automatically adjust a gain for an output voltage according to an input detection voltage, and to stably provide an automatic control voltage even if the input voltage is severely changed. By doing so, the present invention relates to an automatic gain control circuit that can secure reliability through operation stabilization of an applied product.
일반적으로, 수신장치에 있어서, 수신신호의 입력레벨은 수신장소나 수신국에 따라 각기 다르며, 이에따라 일정하지 않은 입력 수신레벨에 기인하는 출력 레벨은 선택주파수나 수신장소에 따라 감도차이로 나타나는데, 아와같이 수신장소나 수신국에 따라 수신입력 레벨은 수μV에서 1V이상으로 그 레벨범위가 광범위하게 다양하므로 크기가 서로다른 수신신호를 신호대잡음(S/N)비가 악화되지 않게 열화시키지 않고, 혼변조를 일으키지 않으면서 증폭하기 위해서는 수신레벨에 관계없이 출력레벨을 일정한 레벨로 유지시킬 필요가 있으며, 이를 위해 믹서의 출력레벨을 감지하여 수신신호 레벨에 따라 이득제어를 할 수 있는 신호레벨로 변환하여, 이 제어전압이 고주파 증폭회로의 이득을 조절하는데 자동이득조절(AGC)회로가 사용되고 있다.In general, in a receiving apparatus, an input level of a received signal varies depending on a receiving place or a receiving station, and accordingly, an output level due to an uneven input receiving level appears as a difference in sensitivity depending on a selected frequency or a receiving place. As the reception input level varies widely between several μV and 1V depending on the receiving place or receiving station, the received signals of different sizes are not degraded without deteriorating the signal-to-noise (S / N) ratio. In order to amplify without causing modulation, it is necessary to maintain the output level at a constant level regardless of the reception level.For this purpose, the output level of the mixer is sensed and converted into a signal level that allows gain control according to the reception signal level. In this case, an automatic gain control (AGC) circuit is used to control the gain of the high frequency amplification circuit.
이와같은 자동이득조절회로는 고주파 수신장치내 믹서에서 출력되는 중간주파신호의 세기에 따라 믹서단의 앞단 고주파증폭기의 증폭도를 조절하도록하는 기능을 수행하기 위해 사용된다.This automatic gain control circuit is used to perform a function to adjust the amplification degree of the front end high frequency amplifier of the mixer stage according to the strength of the intermediate frequency signal output from the mixer in the high frequency receiver.
도 1은 종래의 자동이득조절회로도로서, 도 1을 참조하면, 종래 자동이득조절회로는 다단증폭기(11)의 출력전압을 정류, 필터링해서 얻은 -직류(-DC)전압을 FET의 게이트에 인가하여 드레인-소오스간 저항(RDS)을 제어하는 동작을 수행하는데, 이때 첫단의 전압이득(A1)은 A1=-RC/(RE//RDS)식에 의해 구해지며, 입력신호가 커지면, 출력전압, 게이트전압, 드레인-소오스간 저항이 각각 상승하며, 이득(A1)은 감소한다. 즉 피이드백 루우프에 의해서 입력전압이 커지더라도(작아지더라도) 이득(A1)은 자동적으로 감소(증가)하여 출력전압(VO)의 증가(감소)가 억제된다.1 is a diagram of a conventional automatic gain control circuit. Referring to FIG. 1, a conventional automatic gain control circuit applies a -direct current (-DC) voltage obtained by rectifying and filtering an output voltage of a multi-stage amplifier 11 to a gate of a FET. To control the drain-source resistance (R DS ), where the first voltage gain (A1) is obtained by the formula A1 = -R C / (R E // R DS ). As it increases, the output voltage, the gate voltage, and the drain-source resistance respectively rise, and the gain A1 decreases. In other words, even if the input voltage is increased (decreased) by the feedback loop, the gain A1 is automatically decreased (increased) to suppress the increase (decrease) of the output voltage V O.
그러나, 이와같은 종래 자동이득조절회로는 출력전압을 일정전압범위내로 유지시키기 위해 피이드백제어방식으로 안정화를 꾀하고 있지만, 이는 FET의 드레인-소오스간 전압이 충분히 낮아야만하며, 그렇지 않으면 신호파형에 왜곡이 발생되는 관계로, 안정된 자동이득제어가 불가능하다는 문제점이 있었던 것이다.However, the conventional automatic gain control circuit stabilizes by a feedback control method in order to maintain the output voltage within a certain voltage range. However, this means that the drain-source voltage of the FET must be sufficiently low, otherwise the signal waveform is distorted. In this regard, there was a problem that stable automatic gain control was impossible.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로, 따라서, 본 발명의 목적은 입력되는 검출전압에 따라 출력전압에 대한 이득을 자동조절함과 동시에, 입력전압의 변화가 심하더라도 자동제어전압을 안정되게 제공할 수 있도록 함으로서, 적용제품에 동작안정화를 통해 신뢰성을 확보할 수 있는 자동이득조절회로를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and therefore, an object of the present invention is to automatically adjust a gain for an output voltage according to an input detection voltage, and to control an automatic control voltage even if the input voltage is severely changed. By providing a stable, it is to provide an automatic gain control circuit that can ensure the reliability through the operation stability to the application.
도 1은 종래의 자동이득조절회로도이다.1 is a conventional automatic gain control circuit diagram.
도 2는 본 발명에 따른 자동이득조절회로도이다.2 is an automatic gain control circuit diagram according to the present invention.
도 3은 도 2의 회로에 대한 상세도이다.3 is a detailed view of the circuit of FIG. 2.
도 4는 도 2 및 도 3의 입출력전압 특성그래프이다.4 is a graph of input / output voltage characteristics of FIGS. 2 and 3.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
20 : 바이어스회로부 21 : 제1 증폭부20: bias circuit section 21: first amplifier section
22 : 제2 증폭부 23 : 차동비교부22: second amplifier 23: differential comparison unit
24 : 전류미러부 25 : 출력회로부24: current mirror portion 25: output circuit portion
상기한 본 발명의 목적을 달성하기 위한 기술적인 수단으로써, 본 발명의 회로는 입력전압과 출력전압에 대한 이득을 자동적으로 조절하는 자동이득조절회로에 있어서, 증폭부에 대한 바이어스를 잡아주기 위한 바이어스회로부; 상기 바이어스회로부에 의해 바이어스되고, 입력전압을 사전에 설정된 크기로 순차 증폭 출력하는 제1 및 제2 증폭부; 상기 제1 증폭부의 출력전압과 제2 증폭부의 출력전압에 따라 차동 트랜지스터가 턴온/턴오프 동작이 결정되어 전류미러부의 동작을 제어하는 차동비교부; 상기 차동비교부내 트랜지스터의 동작여부에 따라 동작이 제어되어 출력회로부로 흐르는 전류량을 제어하는 전류미러부; 상기 전류미러부의 동작에 따라 제어되는 전류량에 의해 결정되는 출력전압을 출력하는 출력회로부; 를 구비함을 특징으로 한다.As a technical means for achieving the above object of the present invention, the circuit of the present invention is an automatic gain control circuit for automatically adjusting the gain for the input voltage and the output voltage, the bias for holding the bias for the amplifier Circuit section; First and second amplifiers biased by the bias circuit unit and sequentially amplifying and outputting an input voltage to a preset magnitude; A differential comparator for controlling the operation of the current mirror part by determining a turn-on / turn-off operation of the differential transistor according to the output voltage of the first amplifier part and the output voltage of the second amplifier part; A current mirror unit configured to control an amount of current flowing to an output circuit unit by controlling an operation according to whether the transistor in the differential comparison unit is operated; An output circuit unit outputting an output voltage determined by an amount of current controlled according to an operation of the current mirror unit; Characterized in having a.
이하, 본 발명에 따른 자동이득조절회로에 대해서 첨부한 도면을 참조하여 상세하게 설명한다.Hereinafter, the automatic gain control circuit according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 자동이득조절회로도이고, 도 3은 도 2의 회로에 대한 상세도이다.2 is an automatic gain control circuit diagram according to the present invention, Figure 3 is a detailed view of the circuit of FIG.
도 2 및 도 3을 참조하면, 본 발명에 따른 자동이득조절회로는 증폭부에 대한 바이어스를 잡아주기 위한 바이어스회로부(20)와, 상기 바이어스회로부(20)에 의해 바이어스되고, 입력전압(Vin)을 사전에 설정된 크기로 순차 증폭 출력하는 제1 및 제2 증폭부(21,22)와, 상기 제1 증폭부(21)의 출력전압과 제2 증폭부(22)의 출력전압에 따라 차동 트랜지스터(Q16,Q17)가 턴온/턴오프 동작이 결정되어 전류미러부의 동작을 제어하는 차동비교부(23)와, 상기 차동비교부(23)내 트랜지스터(Q17)의 동작여부에 따라 동작이 제어되어 출력회로부로 흐르는 전류량을 제어하는 전류미러부(24)와, 상기 전류미러부(24)의 동작에 따라 제어되는 전류량에 의해 결정되는 출력전압(VAGC)을 출력하는 출력회로부(25)로 구성한다.2 and 3, the automatic gain control circuit according to the present invention is biased by the bias circuit unit 20 for biasing the amplifier and the bias circuit unit 20, and an input voltage Vin. The first and second amplifiers 21 and 22 for sequentially amplifying and outputting the signal to a predetermined size, and the differential transistors according to the output voltage of the first amplifier 21 and the output voltage of the second amplifier 22. The operation of Q16 and Q17 is determined according to whether the differential comparison unit 23 controls the operation of the current mirror unit and the operation of the transistor Q17 in the differential comparison unit 23 is determined. A current mirror portion 24 for controlling the amount of current flowing to the output circuit portion, and an output circuit portion 25 for outputting an output voltage V AGC determined by the amount of current controlled according to the operation of the current mirror portion 24. do.
상기 차동비교부(23)는 컬렉터단을 전원전압(VCC)에 접속하고 상기 제1 증폭부(21)의 출력전압에 의해 스위칭되는 트랜지스터(Q16)와, 상기 트랜지스터(Q16)와 차동쌍으로 접속함과 동시에 상기 제2 증폭부(22)의 출력전압에 의해 스위칭되는 트랜지스터(Q17)와, 상기 두 트랜지스터(Q16)(Q17)의 에미터단을 상호 접속하는 저항(R31)과, 상기 트랜지스터(Q16)의 에미터단을 접지시키는 저항(R19)으로 구성한다.The differential comparator 23 connects a collector terminal to a power supply voltage VCC and is connected in differential pairs with a transistor Q16 that is switched by an output voltage of the first amplifier 21 and the transistor Q16. At the same time, the transistor Q17 switched by the output voltage of the second amplifier 22, a resistor R31 for interconnecting the emitter terminals of the two transistors Q16 and Q17, and the transistor Q16. It consists of a resistor (R19) that grounds the emitter end of
상기 전류미러부(24)는 전원전압(VCC)에 전류원(I2)을 통해 에미터단을 접속하고, 그 컬렉터단을 상기 차동비교부(23)의 트랜지스터(Q17)의 컬렉터단에 접속한 트랜지스터(Q23)와, 상기 전원전압(VCC)에 에미터단을 접속하고, 그 베이스단을 트랜지스터(Q23)의 베이스단에 접속하며, 조절되는 전류를 출력회로부(25)로 제공하기 위해 그 컬렉터단을 출력회로부(25)에 접속한 트랜지스터(Q22)로 구성한다.The current mirror unit 24 is connected to the emitter terminal through the current source I2 to the power supply voltage VCC, and a transistor connected to the collector terminal of the transistor Q17 of the differential comparator 23 Q23), an emitter stage is connected to the power supply voltage VCC, the base terminal is connected to the base terminal of the transistor Q23, and the collector stage is output to provide a regulated current to the output circuit section 25. It consists of the transistor Q22 connected to the circuit part 25. FIG.
도 4는 도 2 및 도 3의 입출력전압 특성그래프이다.4 is a graph of input / output voltage characteristics of FIGS. 2 and 3.
이와같이 구성된 본 발명의 회로에 따른 동작을 첨부도면에 의거하여 하기에 상세히 설명한다.Operation according to the circuit of the present invention configured as described above will be described in detail below based on the accompanying drawings.
본 발명이 적용되는 FM수신기에서는 진폭제한회로가 있는 관계로, 입력측에서 수신기의 입력과 검파회로의 입력이 비례하지 않게 되어 FM검파출력은 입력에 비례한 직류 출력전압이 얻어지지 않는다. 이에따라 FM수신기는 AM수신기와 다르게 수신기의 입력과 중간주파신호의 전압이 비례하는 IF증폭회로의 전단에서 중간주파신호의 일부를 꺼내어 진폭에 비례하는 직류전압을 발생하여 제어전압으로 이용된다.In the FM receiver to which the present invention is applied, since there is an amplitude limiting circuit, the input of the receiver and the input of the detection circuit are not proportional to each other on the input side, and thus the FM detection output cannot obtain a DC output voltage proportional to the input. Accordingly, unlike the AM receiver, the FM receiver extracts a part of the intermediate frequency signal from the front of the IF amplifier circuit where the voltage of the input of the receiver and the intermediate frequency signal is proportional to generate a DC voltage proportional to the amplitude and is used as a control voltage.
도 2, 도 3 및 도 4를 참조하여 본 발명을 설명하면, 믹서(도시생략)로부터 출력되는 중간주파신호는 자동이득제어회로로 입력신호로 제공되는데, 먼저, 도 3을 참조하면, 바이어스회로부(20)내 기준 바이어스전압인 전압(VP1,VP2)은 하기 수학식 1 및 2에 보인 바와같다.Referring to FIGS. 2, 3 and 4, the intermediate frequency signal output from the mixer (not shown) is provided as an input signal to the automatic gain control circuit. First, referring to FIG. Voltages VP1 and VP2 which are reference bias voltages in (20) are as shown in Equations 1 and 2 below.
본 발명의 자동이득조절회로로 입력되는 입력전압(Vin)은 상기 바이어스회로부(20)에 의해 바이어스된 제1 증폭부(21) 및 제2 증폭부(22)를 통하면서 1차 및 2차로 순차 증폭되고, 상기 제1 및 제2 증폭부(21,22)의 각 출력신호는 차동비교부(23)로 입력된다. 그리고, 제1 증폭부(21)내 저항(R12)에 흐르는 정전류(IR12)는 저항(R12)상단의 트랜지스터(Q8,Q9)의 바이어스전류로서, 이는 하기 수학식3에 보인 바와같다.The input voltage Vin input to the automatic gain control circuit of the present invention is first and second sequentially while passing through the first amplifier 21 and the second amplifier 22 biased by the bias circuit unit 20. Amplified, the output signals of the first and second amplifiers 21 and 22 are input to the differential comparator 23. The constant current I R12 flowing in the resistor R12 in the first amplifier 21 is a bias current of the transistors Q8 and Q9 on the resistor R12, as shown in Equation 3 below.
또한, 상기 제1증폭부(21)의 전압이득(A1)은 하기 수학식4에 보인 바와같다.In addition, the voltage gain A1 of the first amplifier 21 is as shown in Equation 4 below.
다음으로, 제2 증폭부(22)의 트랜지스터(Q12,Q13)의 바이어스전압은 하기 수학식5에 보인 바와같으며, 바이어스전류는 하기 수학식6에 보인 바와같다.Next, the bias voltages of the transistors Q12 and Q13 of the second amplifier 22 are as shown in Equation 5 below, and the bias current is as shown in Equation 6 below.
상기 자동이득조절회로에 포함된 전류원(I1)은 트랜지스터(Q10)에 흐르는 전류이며, 이는 하기 수학식7에 보인 바와같다.The current source I1 included in the automatic gain control circuit is a current flowing through the transistor Q10, as shown in Equation 7 below.
상기 차동비교부(23)에서는 상기 제1증폭부(21)로부터의 입력신호에 의해 트랜지스터(Q16)가 도통상태가 되어 저항(R19)에 일정 전압이 걸리며, 이 저항(R19)의 양단전압은 트랜지스터(Q16)의 차동쌍인 트랜지스터(Q17)에 대한 기준전압으로 제공된다.In the differential comparator 23, the transistor Q16 is brought into a conductive state by an input signal from the first amplifier 21, and a constant voltage is applied to the resistor R19. The voltage across the resistor R19 is It is provided as a reference voltage for transistor Q17, which is a differential pair of transistors Q16.
상기 차동비교부(23)의 트랜지스터(Q16)에 대한 바이어스전압은 제2 증폭부(22)내 트랜지스터(Q12)의 바이어스전압과 동일하고, 그리고 트랜지스터(Q17)의 바이어스전압은 하기 수학식8에 보인 바와같다.The bias voltage of the transistor Q16 of the differential comparing unit 23 is equal to the bias voltage of the transistor Q12 in the second amplifier 22, and the bias voltage of the transistor Q17 is expressed by Equation 8 below. As shown.
상기 차동비교부(23)내 트랜지스터(Q16)의 에미터전압은 2.07V로서 트랜지스터(Q17)의 베이스-에미터간 전압(VBE)은 하기 수학식9에 보인 바와같이 설정한 레벨이하에서는 트랜지스터(Q17)는 오프상태를 유지하여 트랜지스터(Q23,Q22,Q26)를 오프상태로 유지하게 됨에 따라, 자동이득조절회로의 출력전압(VAGC)은 하이전압을 유지하게 되는 것이다.The emitter voltage of the transistor Q16 in the differential comparison section 23 is 2.07V, and the base-emitter voltage V BE of the transistor Q17 is equal to or less than the level set as shown in Equation 9 below. Q17 maintains the off state and keeps the transistors Q23, Q22, and Q26 off, so that the output voltage V AGC of the automatic gain control circuit maintains a high voltage.
그리고, 상기 제2증폭부(22)로부터의 입력신호가 상기 저항(R19) 양단 전압보다 낮으면 트랜지스터(Q17)는 턴오프상태가 되며, 이에따라 전류미러부(24)내의 트랜지스터(Q23)도 턴오프되어 전압조절 전류조정형태인 G1에는 전류가 흐르지 않게 된다. 따라서, 자동이득제어회로의 최종 출력전압(VAGC)은 전원전압(VCC)이 그대로 출력된다.When the input signal from the second amplifier 22 is lower than the voltage across the resistor R19, the transistor Q17 is turned off. Accordingly, the transistor Q23 in the current mirror 24 is also turned on. It is turned off so that no current flows through G1, which is a voltage regulation current regulation type. Therefore, the final output voltage V AGC of the automatic gain control circuit is outputted as it is.
한편, 상기 제2증폭부(22)로부터의 입력신호가 상기 저항(R19) 양단 전압이상으로 증가하면, 상기 차동비교부(23)의 트랜지스터(Q17)가 턴온/턴오프 동작상태로 되어 전류가 흐르면, 이 전류만큼 전류미러부(24)의 트랜지스터(Q23)에 전류가 흐르게 되고, 이에따라 전류미러부(24)의 트랜지스터(Q22)에도 동일한 전류가 접지로 흐르며, 상기 트랜지스터(Q22)의 에미터단에 접속된 저항(R30)에 드롭(drop)되는 전압이 발생되고, 이 전압(VR30)의 크기에 따라 G1의 전류가 결정된다. 이때 자동이득조절회로의 최종 출력전압(VAGC)은 하기 수학식10에 보인 바와같이 되는데, 만약, 입력신호(Vin)가 증가하면 제1 증폭부(21)의 저항(R14)에 흐르는 전류가 증가하여, 드롭 스위칭전압이 증가하고, 차동비교부(23)내 트랜지스터(Q16)의 베이스 및 에미터전위의 변화폭이 증가하지만, 트랜지스터(Q17)의 베이스전압은 제2 증폭부(22)내 트랜지스터(Q12)와 차동쌍을 이루어 트랜지스터(Q13)의 베이스와 컬렉터사이에 트랜지스터(Q21)때문에 변화폭이 크게 증가하지 않는다.On the other hand, when the input signal from the second amplifier 22 increases above the voltage across the resistor R19, the transistor Q17 of the differential comparator 23 is turned on / off to operate the current. When the current flows, the current flows through the transistor Q23 of the current mirror portion 24 by this current. Accordingly, the same current flows through the transistor Q22 of the current mirror portion 24 to the ground, and the emitter stage of the transistor Q22 flows. A voltage drop is generated in the resistor R30 connected to the current, and the current of G1 is determined according to the magnitude of the voltage V R30 . At this time, the final output voltage V AGC of the automatic gain control circuit is as shown in Equation 10. If the input signal Vin increases, the current flowing through the resistor R14 of the first amplifier 21 is increased. Increasingly, the drop switching voltage increases, and the variation range of the base and emitter potential of the transistor Q16 in the differential comparator 23 increases, but the base voltage of the transistor Q17 is the transistor in the second amplification part 22. The change range is not greatly increased because of the transistor Q21 between the base and the collector of the transistor Q13 in a differential pair with Q12.
상기 자동이득조절회로의 출력측 참조부호"3"에 충전시간은 짧고 방전시간은 길게 설정된 커패시터가 접지와 접속되어, 상기 트랜지스터(Q17)가 중간주파수를 갖고 온/오프 동작을 하더라도 상기 커패시터에 의해 출력전압(VAGC)은 직류전압으로 출력되며, 이는 상기 트랜지스터(Q17)가 계속해서 턴온되는 효과와 동일하다.A capacitor having a short charge time and a long discharge time is connected to ground at an output side reference numeral "3" of the automatic gain control circuit, and the transistor Q17 is output by the capacitor even when the transistor Q17 is turned on and off with an intermediate frequency. The voltage V AGC is output as a direct current voltage, which is equivalent to the effect that the transistor Q17 is continuously turned on.
상기 G1의 형태는 트랜지스터의 베이스-에미터간 전압(
결국, 차동비교부(23)내 트랜지스터(Q17)의 베이스전위는 크게 변화하지 않지만, 트랜지스터(Q17)의 영향을 받은 에미터전위는 크게 변화하여 트랜지스터(Q17)가 온/오프동작이 되는 전압차가 발생되어 저항(R30)에 드롭전압이 발생하도록 전류미러부(24)내 트랜지스터(Q22,Q23)를 온시킴에 의해 G1의 전류량이 변화하게 되어 자동이득조절회로의 출력전압을 변화시키게 된다.As a result, the base potential of the transistor Q17 in the differential comparator 23 does not change significantly, but the emitter potential affected by the transistor Q17 varies greatly, so that the voltage difference at which the transistor Q17 is turned on / off is increased. By turning on the transistors Q22 and Q23 in the current mirror unit 24 so that a drop voltage is generated in the resistor R30, the current amount of G1 is changed to change the output voltage of the automatic gain control circuit.
상기한 바와같이, 자동이득조절회로의 출력측 참조부호"3"의 외부에 커패시터(3μF)는 설정레벨이상에서 상기 트랜지스터(Q17)가 중간주파수로 온/오프동작을 하더라도 트랜지스터(Q17)가 온상태처럼 안정적인 직류전압이 나타나게 되는 것이다.As described above, the capacitor 3 mu F outside the output side reference symbol " 3 " of the automatic gain control circuit is turned on even if the transistor Q17 is turned on / off at an intermediate frequency above the set level. Like this, stable DC voltage appears.
상술한 바와같은 본 발명에 따르면, 입력되는 검출전압에 따라 출력전압에 대한 이득을 자동조절함과 동시에, 입력전압의 변화가 심하더라도 자동제어전압을 안정되게 제공할 수 있도록 함으로서, 적용제품에 동작안정화를 통해 신뢰성을 확보할 수 있는 특별한 효과가 있다.According to the present invention as described above, it is possible to automatically adjust the gain for the output voltage according to the input detection voltage, and to provide the automatic control voltage stably even if the input voltage changes severely, thereby operating the applied product. Stabilization has a special effect of ensuring reliability.
이상의 설명은 본 발명의 일실시예에 대한 설명에 불과하며, 본 발명은 그 구성의 범위내에서 다양한 변경 및 개조가 가능한다.The above description is only a description of one embodiment of the present invention, the present invention is capable of various changes and modifications within the scope of the configuration.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025708A KR20000004276A (en) | 1998-06-30 | 1998-06-30 | Auto-gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025708A KR20000004276A (en) | 1998-06-30 | 1998-06-30 | Auto-gain control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000004276A true KR20000004276A (en) | 2000-01-25 |
Family
ID=19542093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025708A KR20000004276A (en) | 1998-06-30 | 1998-06-30 | Auto-gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000004276A (en) |
-
1998
- 1998-06-30 KR KR1019980025708A patent/KR20000004276A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6052032A (en) | Radio frequency amplifiers | |
| US6046642A (en) | Amplifier with active bias compensation and method for adjusting quiescent current | |
| AU681642B2 (en) | Power amplifier bias control circuit and method | |
| US6392487B1 (en) | Variable gain amplifier | |
| US5668468A (en) | Common mode stabilizing circuit and method | |
| US5896063A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| US7710197B2 (en) | Low offset envelope detector and method of use | |
| JPH0680989B2 (en) | Impedance conversion amplifier | |
| US9178474B2 (en) | Feedback amplifier | |
| US6304142B1 (en) | Variable transconductance amplifier | |
| JPS6393230A (en) | Optical preamplifier | |
| US6933786B1 (en) | Amplifier circuit and method | |
| US3731215A (en) | Amplifier of controllable gain | |
| US6781459B1 (en) | Circuit for improved differential amplifier and other applications | |
| US4366450A (en) | Automatic gain control circuit | |
| US4041409A (en) | Automatic gain control circuit | |
| US4255716A (en) | Automatic gain control circuit | |
| JPS63136807A (en) | Amplifying circuit | |
| KR100617294B1 (en) | An automatic gain control feedback amplifier | |
| JPS6315764B2 (en) | ||
| KR20000004276A (en) | Auto-gain control circuit | |
| US4378528A (en) | Gain-controlled amplifier system | |
| US5973564A (en) | Operational amplifier push-pull output stage with low quiescent current | |
| US4584535A (en) | Stabilized current-source circuit | |
| JP6973353B2 (en) | Linear amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |