KR19990079399A

KR19990079399A - 직접 시퀀스 대역 확산 코드 획득방법과 그 장치

Info

Publication number: KR19990079399A
Application number: KR1019980011994A
Authority: KR
Inventors: 장현석; 이용훈; 박형운; 김선빈
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-04-04
Filing date: 1998-04-04
Publication date: 1999-11-05
Also published as: US6912227B1; KR100268677B1

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야

직접 시퀀스 대역 확산 코드를 획득하기 위한 투-드웰 시스템에 관한 것이다.

나. 발명이 해결하고자 하는 기술적 과제

투-드웰 시스템의 성능을 향상시킬 수 있는 코드 획득방법과 그 장치를 제공한다.

다. 발명의 해결방법의 요지

직접 시퀀스 대역 확산 코드를 획득하기 위한 투-드웰 시스템에 있어서 탐색 블록과 확인 블록을 독립적으로 사용하여 탐색과 확인을 동시에 수행한다.

라. 발명의 중요한 용도

직접 시퀀스 대역 확산방식을 채용한 디지털 통신 시스템에서 코드를 획득하는데 사용한다.

Description

직접 시퀀스 대역 확산 코드 획득방법과 그 장치

본 발명은 무선 통신 시스템(wireless communication system)에 관한 것으로 특히 직접 시퀀스 대역 확산(Direct Sequence Spread Spectrum: 이하 "DS-SS"라 칭함)방식을 채용한 디지털 통신 시스템에서 코드(code)를 획득(acquisition)하는 방법과 그 장치에 관한 것이다.

DS-SS방식의 디지털 통신 시스템에서는 수신단과 송신단 사이의 코드 동기(synchronization)가 매우 중요하다. 즉, 송신단에서는 보내고자 하는 데이터를 PN(Pseudo Noise) 코드로 대역 확산시켜 보내게 되는데, 수신단에서 이를 복구해 내려면 수신된 신호의 PN 코드와 수신기 자체에서 생성되는 코드간의 동기를 정확히 맞추어 상관(correlation)을 취해야 한다.

이와 같이 동기를 맞추는 절차(procedure)는 통상적으로 두 단계(step)로 수행된다. 그 첫째는 코드 획득 단계로, 이 단계는 수신된 코드와 수신기 자체에서 생성된 코드간의 동기를 PN 코드 칩(chip) 주기 이내로 일치시키는 것이다. 둘째는 코드 추적(tracking) 단계로, 이 단계는 획득 절차가 끝난 두 코드간의 동기를 정확히 일치시키는 것이다.

이와 같이 동기를 맞추는 절차에 있어서 특히 빠른 동기 일치를 위해서는 코드 획득이 매우 중요하다. 많이 사용되고 있는 코드 획득방법으로는 연속 탐색(serial search)방법이 있다. 연속 탐색방법에 대해 기술하고 있는 참고 문헌들의 예를 들면 하기와 같다.

참고 문헌 [1]. 1984년 5월, IEEE Trans.Commun., Vol.COM-32, No.5의 542∼549페이지에 게재된 A.Polydoros와 C.L.Weber의 "A unified approach to serial search spread-spectrum code acquisition－PartⅠ: General Theory",

참고 문헌 [2]. 1986년 3월, IEEE J.Select.Commun., Vol.SAC-4, No.4의 254∼272페이지에 게재된 W.Siess와 C.L.Weber의 "Acquisition of Direct Sequence Signals with Modulation and jamming".

참고 문헌 [3]. 1996년 4월, IEEE J.Select.Areas Commun., Vol.14, No.3의 570∼579페이지에 게재된 A.Krzymien과 A.Jalali 및 P.Mermelstein의 "Rapid acquisition algorithms for synchronization of bursty transmission in CDMA microcellular and personal wireless sytems".

참고 문헌 [4]. 1984년 5월, IEEE Trans.Commun., Vol.COM-32, No.5의 550∼560페이지에 게재된 Polydoros와 C.L.Weber의 "A unified approach to serial search spread-spectrum code acquisition－PartⅡ: A Matched Filter Receiver".

참고 문헌 [5]. 1994년 6월, IEEE J.Select.Areas Commun., Vol.12, No.5의 885∼890페이지에 게재된 B.Ibrahim 및 A.H.Aghvami의 "Direct sequence spread spectrum matched filter acquisition in frequency-selective Rayeigh fading channels".

참고 문헌 [6]. 1994년 10월, IEEE Trans.Commun., Vol.42, No.10의 2870∼2880페이지에 게재된 W.Fuxjaeger 및 R.A.Iltis의 "Acquisition of timing and Doppler-shift in a direct-sequence spread-spectrum system".

참고 문헌 [7]. 1996년 9월, IEEE Trans.Commun., Vol.44, No.9의 1173∼1182페이지에 게재된 E.Corazza의 "On the MAX/TC criterion for code acquisition and its application to DS-SSMA systems".

참고 문헌 [8]. 1995년 2/3/4월, IEEE Trans.Commun., Vol.43, No.2/3/4의 554∼564페이지에 게재된 Li 및 S.Tantaratana의 "Optimal and Suboptimal Coherent Acquisition Schemes for PN Sequences with Data Modulation".

상기한 연속 탐색방법은 수신된 신호와 수신기에서 생성된 로컬(local) 코드의 상관치를 구하여 그 값이 한계치(threshold value)를 넘는지 또는 최대값인지에 따라 코드 획득 여부를 결정하는 것이다. 이 방법은 하기 참고 문헌 [9]에서 기술하고 있는 바와 같이 ML(Maximum-Likelihood) 탐색방법을 연속적인 방법으로 구현한 것으로 생각할 수 있다. 이 방법은 하기 참고 문헌 [10],[11]에서 기술하고 있는 순차적 추정방법(sequential estimation technique)보다 다수 사용자 환경에서 좋은 성능을 보이지만, 상기한 참고 문헌 [8]과 하기 참고 문헌 [12]∼[16]에서 기술하고 있는 바와 같은 병렬 탐색(parallel search)방법보다는 성능이 떨어진다. 그러나 병렬 탐색방법은 그 복잡도 때문에 사용이 제한되고 있다.

참고 문헌 [9]. 1985년 Simon, J.K.Omura, R.A.Scholtz 및 B.K.Levitt의 "Spread spectrum communications", Vols Ⅰ,Ⅱ,Ⅲ, Rockville, MD: Computer Science Press.

참고 문헌 [10]. 1977년 8월, IEEE Trans.Commun., Vol.COM-25의 784∼794페이지에 게재된 B.Ward 및 K.P.Yiu의 "Acquisition of pseudonoise signals by recursion-aided sequential estimation".

참고 문헌 [11]. 1973년 6월, IEEE Trans.Commun., Vol.COM-21의 772∼774페이지에 게재된 C.Kilgus의 "Pseudonoise code acquisition using majority logic decoding".

참고 문헌 [12]. 1985년 7월, IEEE Trans.Commun., Vol.COM-33, No.7의 593∼600페이지에 게재된 B.Milstein, J.Gevargiz and P.K.Das의 "Rapid acquisition for direct sequence spread-spectrum communitions using parallel SAW convolvers".

참고 문헌 [13]. 1990년 7월, IEEE Trans.Commun., Vol.38, No.7의 992∼998페이지에 게재된 Sourour and S.C.Gupta의 "Direct-sequence spread-spectrum parallel acquisition in a fading mobile channel".

참고 문헌 [14]. 1992년 5월, IEEE J.Select.Areas Commun., Vol.10, No.4의 760∼769페이지에 게재된 Sourour and S.C.Gupta의 "Direct-sequence spread-spectrum parallel acquisition in nonslelective and frequency selestive Rician fading mobile channel".

참고 문헌 [15]. 1988년 5월, IEEE Trans.Commun., Vol.36, No.5의 596∼604페이지에 게재된 Cheng의 "Performance of a class of parallel spread-spectrum code acquisition schemes in the presence of data modulation".

참고 문헌 [16]. 1994년 5월, IEEE Tras.Commun., Vol.42, No.5의 2155∼2164페이지에 게재된 Chawla and D.V.Sarwate의 "Parallel acquisition of PN sequences in DS/SS systems".

실제적인 코드 획득 시스템에서는 오보(false alarm)를 줄이기 위하여 상기한 참고 문헌 [4]∼[7], [12]∼[15]에 기술된 바와 같이 탐색기와 확인기를 함께 사용하는 경우가 많다. 이 경우 확인기와 탐색기는 1개의 상관 블록을 공용하여 서로 번갈아가며 동작하게 된다. 즉, 확인작업은 탐색기에 의해 획득이 선언되었을 때 시작되며, 이 확인작업동안 탐색기는 동작하지 않는다. 다만 확인기에 의해 오보로 판명될 때 다시 동작하기 시작한다. 이와 같이 탐색과 확인을 번갈아가며 하면서 확인이 성공적으로 완료될때까지 계속된다. 이러한 확인 절차를 통하여 평균 획득시간을 줄일 수 있다. 특히 탐색기의 오보 확률이 높은 경우 그 성능을 발휘한다. 이와 같이 탐색 기능과 확인 기능을 갖춘 시스템을 "투-드웰(two-dwell) "시스템이라고 부른다.

이러한 투-드웰 시스템과 같이 탐색과 확인을 번갈아가며 한다면 탐색에서 오보에 의해 확인이 시작되는 경우 확인 기간동안 탐색을 하지 않는다. 이 때문에 확인 기간동안 나타날 수 있는 실제 코드의 위상에 대한 탐색을 놓칠 수 있다. 이러한 경우 코드 획득이 곤란하게 될 뿐만아니라 코드 획득 절차에 소요되는 시간이 그만큼 길어지게 되었었다.

상술한 바와 같이 투-드웰 시스템은 탐색에서 오보에 의해 확인이 시작되는 경우 확인 기간동안 탐색을 하지 않기 때문에 코드 획득이 곤란하게 될 뿐만아니라 코드 획득 절차에 소요되는 시간이 그만큼 길어지게 되는 경우가 발생하는 단점이 있었다.

따라서 본 발명의 목적은 투-드웰 시스템의 성능을 향상시킬 수 있는 코드 획득방법과 그 장치를 제공함에 있다.

본 발명의 다른 목적은 코드 획득에 있어 신뢰성을 향상시킴과 아울러 코드 획득 절차에 소요되는 시간을 단축시킬 수 있는 코드 획득방법과 그 장치를 제공함에 있다.

도 1은 본 발명의 실시 예에 따른 코드 획득장치의 블록구성도,

도 2는 본 발명의 실시 예에 따른 전형적인 가변 한계치

η[k]

와 탐색 블록(108)의 상관치

｜g[k]｜²

의 변화 상태도,

도 3은 본 발명의 실시예에 따른 모의 실험 결과 얻어진 칩당 SNR

E_C/N₀

에 따른 정규화된 평균 획득시간의 변화 상태도,

도 4는 본 발명과 종래의 가변 한계치 방법간의 성능을 비교해 보인 칩당 SNR

E_C/N₀

에 따른 평균 획득시간의 변화 상태도,

도 5는 본 발명과 종래의 가변 한계치 방법간의 성능을 비교해 보인 사용자 수 M에 따른 평균 획득시간의 변화 상태도,

상술한 목적들을 달성하기 위한 본 발명은 DS-SS 코드를 획득하기 위한 투-드웰 시스템에 있어서 탐색 블록과 확인 블록을 독립적으로 사용하여 탐색과 확인을 동시에 수행함을 특징으로 한다.

이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 구체적인 수식이나 값들과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있으나, 이들 특정 상세들은 본 발명의 설명을 위해 예시한 것으로 본 발명이 그들에 한정됨을 의미하는 것은 아니다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

도 1은 본 발명의 실시 예에 따른 코드 획득장치의 블록구성도를 보인 것이다. 종래의 투-드웰 시스템이 1개의 상관 블록만을 사용하여 탐색과 확인을 번갈아가면서 하였던 것에 반하여, 도 1의 코드 획득장치는 2개의 독립적인 상관 블록을 사용하여 탐색과 확인을 동시에 수행한다. 즉, 상호 독립적인 탐색 블록(108)과 확인 블록(120)을 별도로 가진다.

상기한 도 1에서 입력되는 연속신호(continuous signal)

r_a(t)

는 수신된 신호로서 먼저 복조기(100)에서 로컬(local) 반송파신호 에 의해 기저대역(baseband)으로 낮춰진다. 이때 I(Inphase) 채널과 Q(Quadrature phase) 채널로 나뉘어지는데, 도 1에서는 I,Q 채널을 나누어 보이지 않고 편의상 통상적인 표시 형태인 버스, 즉 "⇒"형태로 도시하였다. 그러므로 도 1에서 "⇒"형태로 도시한 것은 I,Q 채널을 포함함을 나타낸다.

상기 복조기(100)의 출력은 적분기(104)와 표본화기(sampler)(106)로 구성되는 표본화(sampling)부(102)에서

t=k▵T_C

, 즉

▵T_C

주기로 표본화됨으로써 이산신호(discrete signal)

r[k]

로 변환된다. 여기서 표본화 상수(quantization factor)

▵=2^-n

로 나타내지며,

n

은 음이 아닌 정수이다. 그리고

T_C

는 칩 주기이다. 이때 적분기(104)는 의 적분처리를 한다. 표본화부(102)로부터 출력되는 이산신호

r[k]

는 탐색 블록(108)의 정합 여파기(matched filter)(110)에 인가됨과 아울러 후술하는 바와 같이 본 발명에 따라 탐색 블록(108)에서 잠정적인 획득이 선언될 때부터 확인 블록(120)의 능동 상관기(128)에 인가된다.

통상적으로 코드 획득을 위한 상관기(correlator)는 수동 상관기(passive correlator) 또는 능동 상관기(active correlator)로 구현이 가능하다. 도 1에서 정합 여파기(110)와 제곱기(112)와 비교기(114)로 구성하는 탐색 블록(108)은 능동 상관기보다 빠른 획득이 가능한 수동 상관기를 사용하는 예를 보인 것으로, 이러한 수동 상관기로서 정합 여파기(110)를 사용한 것이다.

여기서 AWGN(Additive White Gaussian Noise) 채널을 가정하면, 표본화부(102)로부터 출력되는 이산신호

r[k]

는 하기 수학식 1과 같이 주어진다.

상기 수학식 1에서 M은 다수 사용자 수, Sm은 사용자 m의 신호 전력, θ_m은 반송파 위상 편이,

d_m(t)

는 사용자 데이터,

c_m(t)

는 칩 주기 L을 갖는 PN 코드를 나타낸다. 그리고

Τ_m

은 기준 시간에 대한 지연,

n[k]

는 평균이 0이고 분산

σ_n ²=▵T_CN₀/2

를 갖는 가우시안 잡음이다.

상기 수학식 1에서

d(t)=1

,

c_m(t)=±1

값을 갖는다고 가정하면, 사용자 m에 대한 정합 여파기(110)의 출력

g[k]

은 하기 수학식 2와 같이 주어진다.

상기 수학식 2에서

L_P

는 부분 상관 길이이고,

c_m[i]

는 하기 수학식 3과 같이

c_m[t]

를 주기

▵T_C

로 표본화하여 얻을 수 있다.

c_m[i]=c_m(t)|_t=i▵TC

상기한 정합 여파기(110)의 출력

g[k]

은 제곱기(112)에 의해 제곱됨으로써 상관치 가 검출되어 비교기(114)에 인가된다.

여기서 전술한 참고 문헌 [4]∼[7], [12]∼[15]을 참조하여 본 발명을 이해하는데 유용한 종래의 투-드웰 시스템의 코드 획득 동작을 개략적으로 살펴본다. 먼저 탐색기에서 상관치 의 크기는 한계치와 비교된다. 만약 한계치를 넘는 상관치 가 발생하면 탐색 기능을 정지하고 확인 절차에 들어간다. 그러면 확인기에서는 코드 시퀀스 발생기(code syquence generator)를 작동시켜 수신되는 코드와 같은 속도로 정합 여파기의 안에 상주하던 코드를 대치시킴으로써 매

L_P/▵

마다 특정 코드 위상에 대하여 수 차례 상관을 취해 미리 정해진 한계치와 비교한다. 이때 다수의 결과들이 한계치를 초과하면 코드 획득이 선언되고 코드 추적이 시작된다. 만일 그렇지 않으면 코드 시퀀스 발생기를 정지시켜 확인을 종료하고 원래 정합 여파기에 상주하던 코드 시퀀스를 가지고 탐색을 새로 시작한다. 이와 같이 탐색과 확인을 번갈아가며 하면서 확인이 성공적으로 완료될때까지 계속된다.

본 발명에 있어서 탐색 블록(108)에 의해 상관이 취해지고 상관치 가 구해지는 것까지는 상기한 바와 같은 종래의 방법과 기본적으로 동일하다. 다만 비교기(114)에 인가된 상관치 가 하기와 같이 가변 한계치 세팅 로직(logic)(116)에 의해 가변적으로 세팅되는 가변 한계치

η[k]

와 비교되는 것부터 상이하다. 가변 한계치 세팅 로직(116)은 초기 시점, 즉

k=1

이거나 확인 블록(120)에 의해 오보

H₀

가 선언되는 순간에는 가변 한계치

η[k]

를

η₀

로 세팅하여 출력하고, 그렇지 않으면 가변 한계치

η[k]

를 로 세팅하여 출력한다. 여기서

η₀

는 입력신호, 즉 수신되는 연속신호

r_a(t)

에 대해 통계적으로 얻어지는 상관치들에 따라 설정해 놓게 되는 초기 한계치이다. 그리고 는 탐색 블럭(108)에서의 매번의 탐색 순간마다 초기 한계치

η₀

와 바로 이전 순간의 가변 한계치

η[k-1]

및 상관치 중에 최대치를 가변 한계치

η[k]

로 세팅하는 것을 의미한다. 그러므로 가변 한계치

η[k]

는 확인 블록(120)에 의해 오보

H₀

가 선언되지 않는한 감소하지 않는다. 탐색 블록(108)의 비교기(114)는 상관치 를 가변 한계치

η[k]

와 비교하여 가 아닐 경우에는 출력

H_{t 0}

을 유지하다가 일때마다 잠정적인 획득, 다시 말해 가설

H_{t 1}

을 선언한다.

그러면 코드 시퀀스 발생기(122)와 제1,제2스위치(124,126)와 능동 상관기(128)와 제곱기(136)와 비교기(138)와 과반수 로직(majority logic)(140)으로 구성하는 확인 블록(120)은 이와 같이 탐색 블록(108)에서 잠정적인 획득

H_{t 1}

이 선언될때마다 초기화 및 재가동된다. 확인 블록(120)을 살펴보면, 코드 시퀀스 발생기(122)는 정합 여파기(110)내에 상주하는 코드 시퀀스에 뒤이어 시작되는 코드 시퀀스를 발생한다. 이와 같이 정합 여파기(110)내에 상주하는 코드 시퀀스와 코드 시퀀스 발생기(122)에 의해 발생되는 코드 시퀀스는 모두 수신기에서 발생되므로 로컬 코드 시퀀스가 된다. 본 발명의 설명에 있어서 이들을 서로 구분하기 위해 편의상 정합 여파기(110)내에 상주하는 코드 시퀀스를 "제1로컬 코드 시퀀스"라 칭하고 코드 시퀀스 발생기(122)에 의해 발생되는 코드 시퀀스를 "제2로컬 코드 시퀀스"라 칭한다. 코드 시퀀스 발생기(122)의 출력단은 제2스위치(126)를 거쳐 능동 상관기(128)의 곱셈기(130)에 연결되는데, 곱셈기(130)는 또한 제1스위치(124)를 통해 표본화기(106)의 출력단에 연결되어 있다. 제1,제2스위치(124,126)는 탐색 블록(108)의 출력에 따라 스위칭되는데, 초기에 탐색 블록(108)의 비교기(114)의 출력이

H_{t 0}

인 경우에는 개방상태이고, 이후 탐색 블록(108)의 비교기(114)의 출력이 처음으로 잠정적인 획득

H_{t 1}

을 선언한 상태 이후부터는 코드 획득

H₁

이 선언될때까지 단락상태를 계속 유지한다.

이에따라 탐색 블록(108)으로부터 잠정적인 획득

H_{t 1}

이 선언되는 경우 표본화기(106)의 이산신호

r[k]

와 코드 시퀀스 발생기(122)의 제2로컬 코드 시퀀스가 곱셈기(130)와 누산기(132)와 표본화기(134)로 구성하는 능동 상관기(128)에 인가된다. 여기서 곱셈기(130)는 제1,제2스위치(124,126)의 출력을 곱셈하고, 누산기(132)는 곱셈기(130)의 출력을 의 누산 처리를 하며, 표본화기(134)는 누산기(132)의 출력을

lL_P/▵

, 즉

L_P/▵

의 정수배 주기로 표본화한다. 그러므로 능동 상관기(128)는 이산신호

r[k]

를 제2로컬 코드 시퀀스와 부분 상관을 취하여 그 결과를 일정 시간간격, 즉

L_P/▵

의 정수배마다 출력한다. 이러한 능동 상관기(128)의 출력은 제곱기(136)에 의해 제곱됨으로써 상관치가 얻어지고 비교기(138)에 인가된다. 비교기(138)는 제곱기(136)에 의해 구해진 상관치를 곱셈기(118)로부터 인가되는 한계치와 비교한다. 가변 한계치 세팅 로직(116)의 출력단에 연결되는 곱셈기(118)는 가변 한계치

η[k]

를 상수 α와 곱하여 확인 블록(120)의 비교기(138)에 한계치로서 인가한다. 여기서 상수 α는 1보다 작은 값으로 미리 설정해 놓는다. 비교기(138)의 비교 결과는 과반수 로직(140)에 인가된다. 과반수 로직(140)은 비교기(138)에서 일정 횟수만큼 비교가 완료될때마다 그 결과를 확인하여 한계치를 초과한 횟수가 과반수를 넘으면 코드 획득

H₁

을 선언하고 그렇치 않으면 오보

H₀

를 선언한다. 오보

H₀

는 가변 한계치 세팅 로직(116)에 제공되고, 코드 획득

H₁

은 다음단에 연결되는 코드 추적 블록(도시하지 않았음)에 제공됨으로써 코드 추적이 시작(initiated)된다.

도 2는 본 발명의 실시 예에 따른 전형적인 가변 한계치

η[k]

와 탐색 블록(108)의 상관치

｜g[k]｜²

의 변화 상태를 보이고 있다. 상기 도 2에서 는 인 순간들을 나타내고,

k₁+1,k₂+1,k₃+1,…

은

k₁,k₂,k₃,…

각각의 바로 다음의 표본화 순간을 나타낸다. 그리고

AL_P/▵

는 확인 블록(120)에서 확인 작업을 하게 되는

L_P/▵

의 A(여기서 A는 양수 정수임)배가 되는 확인 기간을 의미한다. 그리고

k_FA

는 오보

H₀

선언의 순간을,

k_ACQ

는 코드 획득

H₁

선언의 순간을 의미한다. 이러한 도 2를 참조하면, 먼저

k=1

일 때 탐색 절차가 시작되고

k=k₁

일 때 이므로 탐색 블록(108)에 의해 잠정적인 획득

H_{t 1}

이 선언된다. 이에 따라 확인 블록(120)이 초기화 및 재가동되고 확인 절차가 시작된다.

k₁+1

에서의 가변 한계치

η[k₁+1]

는 로 증가하게 된다.

k > k₁

일 때 탐색 블록(108)과 확인 블록(120)은 모두 동작하게 된다. 탐색 블록(108)은 계속해서 한계치를 넘는 순간들을 찾고 있는데, 만일 확인 블록(120)에서 확인 작업이 끝나기 전인

k=k₂

순간에 한계치를 넘는 것이 발생하면, 이므로 확인 블록(120)에서는

k₁+1 ≤ k ≤k₂

동안의 확인 결과를 모두 무시하고

k=k₂+1

부터 다시 확인 작업이 시작된다. 이리하여 도 2에 따르면

k₁

과

k₃

에 확인이 시작되며

k₂

와

k₄

그리고

k₅

에 확인 블록(120)이 초기화되고 재가동된다. 이와 같은 방법으로 확인 작업이 종료될때까지 동시 탐색 및 확인은 계속된다.

이러한 확인 절차 자체는 전술한 참고 문헌 [4]∼[7]의 방법과 근본적으로 동일하다. 즉, 능동 상관기(128)는

L_P/▵

의 정수배 순간마다 부분 상관치를 구하고 비교기(138)에서 이를 한계치

αη[k]

와 비교한다. 여기에서 α는 상기한 바와 같이 상수이다. 이러한 결과 다수의 부분 상관치들이 한계치

αη[k]

를 넘는데 실패하면 과반수 로직(140)에서는 오보

H₀

가 선언된다.

상술한 바와 같은 본 발명에 따른 코드 획득 절차는 다음과 같이 요약된다.

1) 탐색 블록(108)은 매 순간마다 부분 상관치를 구하여 인 순간들을 찾는다.

2)

k₁

에 확인 블록(120)에 의해 확인 작업이 시작되고

j ≥2

인

k_j

마다 확인 블록(120)은 초기화되고 재가동된다. 여기에서 가변 한계치

η[k]

는 상기한 바와 같이 주어진다.

3) 이러한 동시 탐색 및 확인 작업은 확인 블록(120)에 의해 코드 획득이 선언될때까지 계속된다.

따라서 본 발명은 투-드웰 시스템에 있어서 탐색 블록(108)과 확인 블록(120)을 독립적으로 사용하여 탐색과 확인을 동시에 수행한다. 이렇게 함으로써 종래에 탐색에서 오보에 의해 확인이 시작되는 경우 확인 기간동안 탐색을 하지 않기 때문에 확인 기간동안 나타날 수 있는 실제 코드의 위상에 대한 탐색을 놓치는 것이 방지된다. 그러므로 코드 획득에 있어 신뢰성을 향상시킴과 아울러 코드 획득 절차에 소요되는 시간을 단축시킴으로써 성능을 향상시킬 수 있다.

상술한 바와 같은 본 발명에 따른 시스템의 성능을 평가하기 위하여 컴퓨터 모의 실험(simulation)을 통해 평균 획득시간을 구하였으며, 이를 가변 한계치를 갖는 종래의 투-드웰 시스템의 경우와 비교하였다. 모의 실험에는 길이 L=1023 칩의 골드 코드(gold code)를 이용하였으며 표본화 상수

▵=1/2

, 부분 상관 길이

L_P=256

칩, 그리고 초기 한계치

η₀=0

으로 정하였다. 확인 작업을 위해서는 과반수 로직(140)의 매개변수 A는 4로 정하였고 이 4 중에 적어도 2 이상이 한계치

αη[k]

를 넘으면 코드 확득이 선언된다. 코드 추적 루프에서 오보를 찾아내고 코드 획득 시스템이 다시 탐색을 시작할때까지 걸리는 시간을 25,000

T_C

(전술한 참고 문헌 [5] 참조)로 가정하였다. 평균 획득시간은

LT_C

로 정규화하였으며, 이를 로 표시할 수 있다.

본 발명의 정규화된 평균 획득시간 은 여러 가지 칩당 SNR(Signal-to-Noise ratio)

E_C/N₀

와 매개변수 α에 대하여 실험적으로 추정되었다. 그 결과를 본 발명의 모의 실험 결과 얻어진 칩당 SNR

E_C/N₀

에 따른 정규화된 평균 획득시간의 변화 상태도를 보인 도 3으로 도시하였다. 도 3에서 α=0.3인 경우 칩당 SNR

E_C/N₀

전 영역에 대하여 가장 좋은 성능을 보임을 알 수 있으며, 따라서 다른 시스템과의 성능 비교에서는 α=0.3으로 설정하여 모의 실험을 행하였다.

성능 비교를 위하여 전술한 참고 문헌 [5]의 방법을 비교 대상으로 삼았고, 이 방법에 의한 정규화된 평균 획득시간 를 구하였다. 이 방법에서의 한계치

η_ν

는 하기 수학식 4와 같이 주어진다.

상기 수학식 4에서 γ는 칩당 SNR

E_C/N₀

에 따라 정해지는 변수이고, 는 방해 요소의 분산 추정치이다. 여기에서 정규화된 평균 획득시간은 컴퓨터 모의 실험 및 전술한 참고문헌 [5]의 분석 결과를 수치 적분하여 얻어졌다.

이들 두가지 획득 방법의 성능 비교 결과를 도 4 및 도 5로서 보였다. 도 4는 본 발명과 기존의 가변 한계치 방법간의 성능을 비교해 보인 칩당 SNR

E_C/N₀

에 따른 평균 획득시간의 변화 상태도를 보인 것이고, 도 5는 본 발명과 기존의 가변 한계치 방법간의 성능을 비교해 보인 사용자 수 M에 따른 평균 획득시간의 변화 상태도를 보인 것이다. 이러한 도 4 및 도 5를 참조하면 기존의 가변 한계치 획득 방법의 경우 모의 실험 결과와 수치 적분 결과가 매우 유사하게 나타남을 볼 수 있다. 도 4 및 도 5에 따르면 본 발명이 칩당 SNR

E_C/N₀

및 사용자 수 M 전 영역에서 더 좋은 성능을 보임을 알 수 있다. 특히 칩당 SNR

E_C/N₀

이 작고 사용자 수 M이 큰 경우 더욱 큰 성능 차이를 보인다. 결론적으로 열악한 조건이 될수록 더욱 본 발명에 의한 성능 향상이 효과가 커짐을 알 수 있다.

한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 특히 본 발명의 실시 예에서는 탐색 블록(108)에 보다 빠른 획득을 위하여 수동 상관기인 정합 여파기(110)를 사용하는 예를 보였으나, 능동 상관기를 사용하여도 된다. 또한 확인 블록(120)에도 능동 상관기대신에 수동 상관기를 사용하여도 된다. 그리고 가변 한계치

η[k]

를 곱셈기(118)를 사용하여 상수 α와 곱하여 한계치로서 확인 블록(120)의 비교기(138)에 인가하는 예를 들었으나, 다소의 성능 저하를 감수한다면 곱셈기(118)를 사용치 않고 가변 한계치

η[k]

를 바로 비교기(138)에 한계치로 제공할 수도 있다. 이뿐만 아니라 연속 탐색에 적용하는 예를 들었으나, 병렬 탐색에도 마찬가지로 적용된다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정하여져야 한다.

상술한 바와 같이 본 발명은 탐색과 확인을 동시에함으로써 코드 획득에 있어 신뢰성을 향상시킴과 아울러 코드 획득 절차에 소요되는 시간을 단축시킴으로써 성능을 향상시킬 수 있는 잇점이 있다.

Claims

직접 시퀀스 대역 확산 코드를 획득하기 위한 투-드웰 시스템에 있어서,

상기 직접 시퀀스 대역 확산된 이산신호를 코드 획득이 선언될때까지 제1로컬 코드 시퀀스와 상관을 취해 상관치를 현재 세팅되어 있는 가변 한계치와 비교하여 상기 가변 한계치를 넘는 순간마다 잠정적인 획득을 선언하는 탐색과정과,

상기 잠정적인 획득이 선언될때마다 상기 이산신호를 상기 제1로컬 코드 시퀀스에 뒤이어 시작되는 제2로컬 코드 시퀀스와 일정 시간 간격마다 상관을 취해 각각의 상관치를 상기 가변 한계치에 대응되는 한계치와 비교하며, 일정 횟수만큼 비교하였을 때 규정된 횟수 이상 상기 한계치를 초과하면 상기 코드 획득을 선언하고 그렇치 않으면 오보를 선언하는 확인과정과,

미리 설정된 초기 한계치를 초기 또는 상기 오보가 선언되는 순간에 상기 가변 한계치로 세팅하며, 상기 탐색과정에서의 매번의 탐색 순간마다 상기 초기 한계치와 바로 이전 순간의 가변 한계치 및 상관치 중에 최대치를 상기 가변 한계치로 세팅하는 가변 한계치 세팅과정을 구비함을 특징으로 하는 코드 획득방법.
제1항에 있어서, 상기 탐색과정의 상관이, 수동 부분 상관을 취하는 것임을 특징으로 하는 코드 획득방법.
제1항에 있어서, 상기 확인과정의 상관이, 능동 부분 상관을 취하는 것임을 특징으로 하는 코드 획득방법.
제1항에 있어서, 상기 초기 한계치가, 상기 입력신호의 통계치에 따라 미리 설정된 값임을 특징으로 하는 코드 획득방법.
제4항에 있어서, 상기 한계치가, 상기 가변 한계치를 1보다 작은 값의 상수와 곱하여 얻어지는 값임을 특징으로 하는 코드 획득방법.
제5항에 있어서, 상기 상수가, 0.3임을 특징으로 하는 코드 획득방법.
직접 시퀀스 대역 확산방식의 디지털 통신시스템에서 수신되는 신호에서 대역 확산 코드를 획득하기 위한 투-드웰 획득 시스템에 있어서,

입력되는 연속신호를 기저 대역으로 낮추는 복조기와,

상기 기저 대역의 신호를 표본화하여 이산신호로 변환하는 표본화부와,

상기 이산신호를 코드 획득이 선언될때까지 제1로컬 코드 시퀀스와 상관을 취해 상관치를 현재 세팅되어 있는 가변 한계치와 비교하여 상기 가변 한계치를 넘는 순간마다 잠정적인 획득을 선언하는 탐색 블록과,

상기 잠정적인 획득이 선언될때마다 초기화 및 재가동되고, 상기 이산신호를 상기 제1로컬 코드 시퀀스에 뒤이어 시작되는 제2로컬 코드 시퀀스와 일정 시간 간격마다 상관을 취해 각각의 상관치를 상기 가변 한계치에 대응되는 한계치와 비교하며, 일정 횟수만큼 비교하였을 때 규정된 횟수 이상 상기 한계치를 초과하면 상기 코드 획득을 선언하고 그렇치 않으면 오보를 선언하는 확인 블록과,

미리 설정된 초기 한계치를 초기 또는 상기 오보가 선언되는 순간에 상기 가변 한계치로 세팅하며, 상기 탐색 블럭에서의 매번의 탐색 순간마다 상기 초기 한계치와 바로 이전 순간의 가변 한계치 및 상관치 중에 최대치를 상기 가변 한계치로 세팅하는 가변 한계치 세팅 로직을 구비함을 특징으로 하는 코드 획득장치.
제7항에 있어서, 상기 탐색 블록이,

상기 제1로컬 코드 시퀀스가 상주되며 상기 이산신호를 상기 제1로컬 코드 시퀀스와 상관을 취하는 수동 상관기와,

상기 수동 상관기의 출력을 제곱하여 상기 상관치를 구하는 제곱기와,

상기 제곱기에 의해 구해진 상관치를 상기 가변 한계치와 비교하여 상기 가변 한계치를 넘는 순간마다 잠정적인 획득을 선언하는 비교기를 구비함을 특징으로 하는 코드 획득장치.
제8항에 있어서, 상기 수동 상관기가, 정합 여파기임을 특징으로 하는 코드 획득장치.
제7항에 있어서, 상기 확인 블록이,

상기 제2로컬 코드 시퀀스를 발생하는 코드 시퀀스 발생기와,

상기 이산신호를 상기 제2로컬 코드 시퀀스와 상기 일정 시간간격마다 상관을 취하기 위한 능동 상관기와,

상기 표본화부로부터 출력되는 상기 이산신호를 상기 잠정적인 획득이 선언되는 것에 응답하여 상기 능동 상관기에 인가하는 제1스위치와,

상기 코드 시퀀스 발생기로부터 출력되는 상기 제2로컬 코드 시퀀스를 상기 잠정적인 획득이 선언되는 것에 응답하여 상기 능동 상관기에 인가하는 제2스위치와,

상기 능동 상관기의 출력을 제곱하여 상기 상관치를 구하는 제곱기와,

상기 제곱기에 의해 구해진 상관치를 상기 한계치와 비교하는 비교기와,

상기 비교기에서 상기 일정 횟수만큼 비교가 완료될때마다 그 결과를 확인하여 상기 한계치를 초과한 횟수가 과반수를 넘으면 상기 코드 획득을 선언하고 그렇치 않으면 오보를 선언하는 과반수 로직을 구비함을 특징으로 하는 코드 획득장치.
제7항 또는 제10항에 있어서, 상기 초기 한계치가, 상기 입력신호의 통계치에 따라 미리 설정된 값임을 특징으로 하는 코드 획득장치.
제11항에 있어서, 상기 가변 한계치를 1보다 작은 값의 상수와 곱하여 상기 한계치로서 상기 비교기에 인가하는 곱셈기를 더 구비함을 특징으로 하는 코드 획득장치.
제12항에 있어서, 상기 상수가, 0.3임을 특징으로 하는 코드 획득장치.