KR19990075871A

KR19990075871A - 비대칭 디지털 가입자 라인 시스템의 비동기 전송 모드핸들러의 셀 데이터 처리방법

Info

Publication number: KR19990075871A
Application number: KR1019980010349A
Authority: KR
Inventors: 조성현
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-03-25
Filing date: 1998-03-25
Publication date: 1999-10-15

Abstract

본 발명은 비대칭 디지털 가입자 라인(ADSL) 시스템의 비동기 전송 모드(ATM) 핸들러의 셀 데이터 처리방법에 관한 것으로, 패스트 데이터와 인터리브드 데이터를 DMT 트랜시버에서 셀 버스 인터페이스부로 전송하는 경우 바이트 단위의 인터페이스를 수행한 후, 셀 경계 식별, 셀 모니터링, HEC 체크, ATM 페이로드 디스크램블링, 아이들 셀 제거, PLOAM 추출, 헤더 분석, UPC 기능, 드롭 루프백, 드롭 인엑티브, 셀 추출 및 삽입과정을 순차적으로 수행한 다음 최종 버퍼에 저장함으로써 유토피아를 통해 셀 버스 인터페이스부로 ATM 셀 데이터를 전송하도록 하고, 반대로 셀 버스 인터페이스부에서 DMT 트랜시버로 패스트 데이터와 인터리브드 데이터가 포함된 ATM 셀 데이터를 전송하는 경우 셀 버스 인터페이스부에서 전송되는 ATM 셀 데이터에 대해 HEC 체크, VPI/VCI 체크, 드롭 루프백, 드롭 인엑티브, 셀 추출, UPC 기능, 헤더 분석을 차례로 수행한 후 버퍼에 저장하고, 이어 아이들 셀 삽입, HEC 발생, ATM 페이로드 스크램블링, BIP-8 코드 삽입을 수행한 다음 바이트 단위의 인터페이스를 통해 패스트 데이터와 인터리브드 데이터를 DMT 트랜시버로 전송하도록 함을 특징으로 하며, 이와 같이 다중화 및 역다중화를 위한 먹스 및 스위치가 필요없어 ATM 핸들러의 회로가 간단하여 구현하기가 쉽고, 이에 따라 많은 비용을 절감할 수 있게 되는 효과가 있다.

Description

비대칭 디지털 가입자 라인 시스템의 비동기 전송 모드 핸들러의 셀 데이터 처리방법

본 발명은 비대칭 디지털 가입자 라인(Asymmetric Digital Subscriber Line ; 이하, 'ADSL'이라 칭함) 시스템에 있어서, 싱글 레이턴시 모드(Single Latency Mode)를 이용하여 패스트(Fast) 데이터와 인터리브드(Interleaved) 데이터를 하나의 경로를 통해 송/수신할 수 있으며, UPC(User Parameter Control) 기능을 추가하여 셀 전송의 QOS(Quality Of Service)를 향상시킬 수 있도록 한 ADSL 시스템의 비동기 전송 모드(Asynchronous Transfer Mode ; 이하, 'ATM' 이라 칭함) 핸들러의 셀 데이터 처리방법에 관한 것이다.

일반적으로 ADSL 시스템은 기존에 설치된 전화선로를 이용하여 전화 서비스 뿐만 아니라 주문자 요구 비디오(Video Of Demand : 이하, 'VOD'라 칭함) 서비스와 같은 대화형 서비스, 데이터 서비스, 고속의 인터넷 서비스 등을 제공할 수 있는 시스템으로, 도 1에 도시된 바와 같이 VOD 서비스를 제공하는 VOD 서버(Server)(1)와, 인터넷 서비스를 제공하는 인터넷 서버(2)와, 상기 VOD 서버(1)와 인터넷 서버(2)에서 제공되는 서비스 데이터 및 제어신호를 ATM 셀 처리하고 스위칭하는 ATM 교환부(4)와 이 ATM 교환부(4)에서 출력되는 데이터 및 제어신호와 전화 교환기(5)에서 출력되는 POTS(Plain Old Telephone Service) 통화신호를 ADSL 신호로 다중화한 후 아날로그 신호로 변조하여 기존의 전화라인으로 전송하는 ADSL 라인 정합부(6)로 이루어진 중앙국(Central Office ; 이하, 'CO'라 칭함)(3)과, 전화라인을 통해 전송되는 상기 CO(3)의 ADSL 신호를 수신하여 데이터 및 제어신호와 POTS 통화신호로 분리하고 각각 분리된 해당 서비스 신호를 TV, PC, 전화기 등을 통해 출력하는 ADSL 가입자부(7)로 구성된다.

상기와 같이 구성된 ADSL 시스템의 CO(3)내 ADSL 라인 정합부(6)는 도 2에 도시된 바와 같이, ATM 교환부(4)와 광전송장치로 연결되어 OC(Optical Carrier)-3C 155Mbps급 인터페이스 기능을 수행하고, T3 45Mbps급 인터페이스부와 연결되어 T3 ATM PLCP(Physical Layer Convergence Protocol) 인터페이스 기능을 수행하는 OC-3C 인터페이스부(10)와, 상기 OC-3C 인터페이스부(10)와 T3 인터페이스를 수행하고 ATM 셀을 송/수신하는 T3 인터페이스부(20)와, 상기 T3 인터페이스부(20)와 연결되고 ATM 백본(Backborn)으로부터 데이터 및 제어신호를 입력받아 내부의 전송 포맷에 맞게 싱크 데이터와 여러 가지 오버헤드를 다중화하여 스플리터를 통해 ADSL 가입자부(7)로 전송하고, ADSL 가입자부(7)로부터 제어신호를 입력받아 ATM 백본으로 전송하는 ADSL 인터페이스부(30)와, 상기 OC-3C 인터페이스부(10)와 T3 인터페이스부(20) 및 ADSL 인터페이스부(30)의 상태 정보 등을 제어신호를 통해 수용하고, 로컬 터미날(Local Terminal)과 RS232로 연결되며, SNMP(Simple Network Management Protocol) 관리자와 이더넷(Ethernet)으로 연결된 SNMP 에이젼트(Agent)부(40)와, 상기 ADSL 인터페이스부(30)의 데이터 및 제어신호와 POTS 통화신호를 ADSL 신호로 결합하여 상기 ADSL 가입자부(7)에 송신하고, 상기 ADSL 가입자부(7)에서 ADSL 신호를 수신하여 상기 ADSL 인터페이스부(30)의 데이터 및 제어신호와 POTS 신호로 분리하는 스플리터(Spillter)(50)로 구성된다.

그리고, 상기 ADSL 인터페이스부(30)는 도 3에 도시된 바와 같이 상기 스플리터(50)에서 분리된 데이터 및 제어신호와 POTS 통화신호를 라인 정합하거나, 입력되는 데이터 및 제어신호와 POTS 통화신호를 라인 정합하여 상기 스플리터(50)로 전송하는 라인 드라이버(Line Driver)(31)와, 상기 라인 드라이버(31)를 통과한 데이터 및 제어신호를 디지털 신호로 변환한 후 DMT 복조하여 바이트(Byte) 단위로 전송하거나, 입력되는 바이트 단위의 데이터 및 제어신호를 ADSL 슈퍼프레임(Superframe)으로 구성하여 DMT 변조한 후 아날로그 신호로 변환하여 상기 라인 드라이버(31)로 전송하는 DMT(Descrete Multi-Tone) 트랜시버(Transceiver)(32)와, 상기 DMT 트랜시버(32)에서 전송되는 바이트 단위의 데이터 및 제어신호를 ATM 셀 처리하여 전송하거나, 입력되는 데이터 및 제어신호를 ATM 셀 처리하여 바이트 단위로 상기 DMT 트랜시버(32)로 전송하는 ATM 핸들러(Handler)(33)와, 상기 ATM 핸들러(33)에서 ATM 셀 처리된 데이터 및 제어신호를 셀 버스(Cell Bus)상으로 전송하거나, 셀 버스를 통해 전송된 데이터 및 제어신호를 ATM 핸들러(33)로 전송하는 셀 버스 인터페이스부(34)와, 실시간 OS(Operating System)을 기반으로 상기 각 구성 블록(31∼34)을 초기화하고 동작 및 상태를 제어하는 제어부(35)로 구성된다.

상기와 같이 구성된 ADSL 인터페이스부(30)에 있어서, 상기 ATM 핸들러(33)는 듀얼(Dual) 레이턴시 모드를 이용하여 음성이나 시간에 민감한 패스트 데이터와 지연이 어느정도 가능한 일반적인 데이터인 인터리브드 데이터를 서로 다른 경로를 통해 ATM 셀 처리하여 송/수신하였다.

즉, 도 4에 도시된 바와 같이, 패스트 데이터와 인터리브드 데이터를 DMT 트랜시버(32)에서 셀 버스 인터페이스부(34)로 전송하는 경우에는 패스트 데이터와 인터리브드 데이터 각각에 대해(S1) 먼저 바이트 단위의 인터페이스를 수행한 후(S11,S19), 셀 경계 식별(Cell Delineation)(S12,S20), 셀 모니터링(monitoring)(S13,S21), HEC(Header Error Control) 체크(S14,S22), ATM 페이로드(payload) 디스크램블링(Descramble)(S15,S23), 아이들(Idle) 셀 제거(S16,S24), PLOAM(Physical Layer Operation Administration and Maintenance) 추출(Extraction)(S17,S25), 헤더 분석(Translation) 과정(S18,S26)을 순차적으로 수행한 다음, 패스트 데이터와 인터리브드 데이터를 먹스(MUX)를 이용하여 다중화하고(S27) 계속해서 드롭 루프백(Drop Loopback)과 드롭 인엑티브(Drop Inactive)를 수행하며(S28) 셀 추출 및 삽입한 후(S29) 최종 버퍼에 저장함으로써(S30) 유토피아(UTOPIA)를 통해 셀 버스 인터페이스부(34)로 ATM 셀 데이터를 전송한다.

반대로, 셀 버스 인터페이스부(34)에서 DMT 트랜시버(32)로 패스트 데이터와 인터리브드 데이터가 포함된 ATM 셀 데이터를 전송하는 도 5의 경우에는 셀 버스 인터페이스부(34)에서 전송되는 ATM 셀 데이터에 대해 HEC 체크 및 VPI/VCI(Virtual Path Identifier/Virtual Channel Identifier) 체크(S31,S32), 드롭 루프백과 드롭 인엑티브(S33), 셀 추출(S34), 헤더 분석(S35)을 차례로 수행한 다음, 스위치(Switch)를 통해 패스트 데이터와 인터리브드 데이터를 분리하여(S36) 각각의 서로 다른 버퍼에 저장한 후(S37,S43), 패스트 데이터와 인터리브드 데이터에 각각에 대해 아이들 셀 삽입(S38,S44), HEC 발생(Generation)(S39,S45), ATM 페이로드 스크램블링(Scramble)(S40,S46), BIP(Bit Interleaved Parity)-8 코드 삽입을 수행한 후(S41,S47) 바이트 단위의 인터페이스(S42,S48)를 통해 DMT 트랜시버(32)로 전송한다.

그러나, 상기와 같이 종래에는 듀얼 레이턴시 모드를 이용하여 ATM 핸들러에서 패스트 데이터와 인터리브드 데이터를 서로 다른 경로를 통해 ATM 셀 처리하여 송/수신하므로 다중화 및 역다중화를 위한 각각의 먹스 및 스위치가 필요하게 되는 등 ATM 핸들러의 회로가 복잡하여 구현하기가 쉽지 않은 문제점이 있으며, 이에 따라 많은 비용이 소요되는 문제가 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 싱글 레이턴시 모드를 이용하여 패스트 데이터와 인터리브드 데이터를 하나의 경로를 통해 송/수신할 수 있으며, UPC 기능을 추가하여 셀 전송의 QOS를 향상시킬 수 있도록 한 ADSL 시스템의 ATM 핸들러의 셀 데이터 처리방법을 제공하는 데에 있다.

도 1은 일반적인 비대칭 디지털 가입자 라인 시스템의 블록 구성도,

도 2는 도 1의 ADSL 라인 정합부의 블록 구성도,

도 3은 도 2의 ADSL 인터페이스부의 블록 구성도,

도 4와 도5는 종래 ATM 핸들러의 셀 데이터 처리방법을 보인 흐름도,

도 6과 도7은 본 발명에 의한 ATM 핸들러의 셀 데이터 처리방법을 보인 흐름 도.

<도면의 주요부분에 대한 부호의 설명>

30 : ADSL 인터페이스부 31 : 라인 드라이버

32 : DMT 트랜시버 33 : ATM 핸들러

34 : 셀 버스 인터페이스부 35 : 제어부

이러한 목적을 달성하기 위한 본 발명의 ADSL 시스템의 ATM 핸들러의 셀 데이터 처리방법은, 패스트 데이터와 인터리브드 데이터를 DMT 트랜시버에서 셀 버스 인터페이스부로 전송하는 경우 바이트 단위의 인터페이스를 수행한 후, 셀 경계 식별, 셀 모니터링, HEC 체크, ATM 페이로드 디스크램블링, 아이들 셀 제거, PLOAM 추출, 헤더 분석, UPC 기능, 드롭 루프백, 드롭 인엑티브, 셀 추출 및 삽입과정을 순차적으로 수행한 다음 최종 버퍼에 저장함으로써 유토피아를 통해 셀 버스 인터페이스부로 ATM 셀 데이터를 전송하도록 하고, 반대로 셀 버스 인터페이스부에서 DMT 트랜시버로 패스트 데이터와 인터리브드 데이터가 포함된 ATM 셀 데이터를 전송하는 경우 셀 버스 인터페이스부에서 전송되는 ATM 셀 데이터에 대해 HEC 체크, VPI/VCI 체크, 드롭 루프백, 드롭 인엑티브, 셀 추출, UPC 기능, 헤더 분석을 차례로 수행한 후 버퍼에 저장하고, 이어 아이들 셀 삽입, HEC 발생, ATM 페이로드 스크램블링, BIP-8 코드 삽입을 수행한 다음 바이트 단위의 인터페이스를 통해 패스트 데이터와 인터리브드 데이터를 DMT 트랜시버로 전송하도록 함을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 ADSL 시스템의 ATM 핸들러의 셀 데이터 처리방법을 상세히 설명한다.

도 6과 도 7은 본 발명에 의한 ADSL 시스템의 ATM 핸들러의 셀 데이터 처리방법을 보인 흐름도로서, 도면을 참고하여 ATM 핸들러의 셀 데이터 처리방법을 설명하면 다음과 같다.

한편, 본 발명에서의 싱글 레이턴시 모드는 패스트 데이터와 인터리브드 데이터 둘중 하나의 경로만을 이용하는 경우의 전송모드를 말하는 것이고, 반면 듀얼 레이턴시 모드는 패스트 데이터와 인터리브드 데이터 둘의 경로를 모두 이용하는 전송모드를 말한다.

먼저, 도 6에 도시된 바와 같이 DMT 트랜시버(32)에서 셀 버스 인터페이스부(34)로 패스트 데이터와 인터리브드 데이터, 즉 ATM 셀 데이터를 전송하는 경우 ATM 셀 데이터에 대해 바이트 단위의 인터페이스를 수행한 후(S51), 셀 경계 식별을 수행한다(S52).

여기서, 상기 단계(S52)의 셀 경계 식별 과정은, 셀의 시작을 발견하고 동기를 맞추며, 페이로드와 헤더를 구분하기 위해서 페이로드는 스크램블링된 형태로 전송되며, 이에 따라 ATM 셀의 정보영역에서의 비트 조합이 어떻게 되는지에 관계없이 ATM 헤더는 명확하게 구분되어진다.

이어 셀 모니터링을 수행하는데, 즉 ATM 핸들러(33)가 처리할 수 있는 셀의 용량, 평균적인 셀의 전송 지연, 전송동안 손실될 수 있는 셀 등을 모니터링한다(S53).

이어 HEC 체크를 수행하여 ATM 셀을 전송하기 전에 전체 ATM 헤더를 포함하는 체크썸(Checksum)을 계산하여 에러를 발견한다(S54).

그리고 나서, ATM 페이로드 디스크램블링을 수행하여 스크램블링된 ATM 셀을 디스크램블링시킨 후(S55), 아이들 셀을 제거한다(S56).

이때, 상기 아이들 셀은 전송 매체의 대역폭에 셀의 전송율이 맞아들어가게 하기 위해 삽입되어 함께 전송되는 셀로서, 물리매체에서의 전송속도에 동기가 이루어지도록 하며, 이와 같이 삽입된 아이들 셀은 아이들 셀 필터를 통해 제거된다.

계속해서, 셀 근간의 물리층에서 직접적인 셀의 전송을 위해 물리계층의 정보와 관계되는 OAM 정보를 전송하는데 사용되는 27번째 셀인 PLOAM 셀을 추출하여 ATM 계층으로 전송되지 않도록 한다(S57).

이어, ATM 셀의 VPI/VCI를 해석하여 전송하고자 하는 목적지를 인식하도록 헤더를 분석한 후(S58), 통신규약을 어기거나 과도한 사용자로부터 네트워크를 보호하기 위해 UPC 기능을 수행한다(S59).

상기 UPC는 사용자 파라미터 제어를 수행하는 기능으로, 셀 흐름의 모든 경로 또는 채널 연결을 모니터링하고 조절한다.

이때 셀 흐름을 제어하는 방법에는 다음과 같이 세가지가 있다.

첫째 셀 패싱(Cell Passing)으로 통신규약에 맞는 셀들은 통과시키는 기능이 있고, 둘째 셀 태깅(Cell Tagging)으로 통신규약에 맞지 않는 셀들은 태그(Tag)를 부과시키는 기능이 있으며, 즉 네트워크에서 사용되지 않는 대역폭은 유용하므로 태그가 부과된 셀의 CLP(Cell Loss Priority)값이 0(high priority)인 경우 UPC에 의해 1(low priority)로 변환한다.

마지막으로, 셋째 셀 디스카딩(Cell Discarding)으로 네트워크에 문제가 발생하는 대로 셀들을 제거시키는 기능이 있다.

상기와 같이 UPC 기능을 통해 ADSL 시스템에서 ATM 네트워크에 들어가는 경로에서는 셀 태깅 기능을 넣어 네트워크 상에서 과도한 부하가 걸리는 상황에 대처하도록 하고, ATM 네트워크에서 ADSL 시스템으로 들어가는 경로에서는 ADSL 대역폭이 하향 8Mbps 이상으로 충분하기 때문에 셀 태깅 기능을 수행하지 않고 간단한 형태로 만들어 전송하도록 하며, 이때 통신규약에 맞지 않으면 셀 디스카딩 기능을 통해 셀을 디스카드한다.

이후, ATM 계층에서 네트워크의 연결을 모니터링하기 위해 양방향으로 OAM 셀을 보내는 드롭 루프백과 드롭 인엑티브를 수행하고(S60), 이어 ATM 셀을 추출 및 삽입한 후(S61) 최종 버퍼에 저장함으로써(S62) 셀 버스 인터페이스 부(34)로 ATM 셀 데이터를 전송한다.

반대로, 도 7에 도시된 바와 같이 셀 버스 인터페이스부(34)에서 DMT 트랜시버(32)로 패스트 데이터와 인터리브드 데이터가 포함된 ATM 셀 데이터를 전송하는 경우 셀 버스 인터페이스부(34)에서 전송되는 ATM 셀 데이터에 대해 HEC 체크하고(S70) ATM 셀 헤더내의 VPI와 16비트의 VCI를 체크한다(S71).

이어, ATM 계층에서 네트워크의 연결을 모니터링하기 위해 양방향으로 OAM 셀을 보내거나 받는 드롭 루프백과 드롭 인엑티브를 수행하고 나서(S72), ATM 셀을 추출한 후(S73), 통신규약을 어기거나 과도한 사용자로부터 네트워크를 보호하기 위해 UPC 기능을 수행하며(S74), 계속해서 ATM 셀의 헤더 분석을 통해 ATM 셀을 전송하고자 하는 목적지까지 ATM 셀이 전송될 수 있도록 투명성을 보장해준다(S75).

그리고 나서, ATM 셀 데이터를 버퍼에 저장한 후(S76), 물리매체에서의 전송속도에 동기가 이루어지도록 ATM 셀에 아이들 셀을 삽입하고(S77), 이후 HEC를 변한 셀의 내용에 맞게 다시 생성시키며, 그런 다음 ATM 페이로드를 스크램블링한다(S78).

이때, HEC 패턴을 사용하여 셀의 동기를 맞추기 위해서 ATM 셀의 페이로드 영역은 스크램블링된 형태로 전송되게 된다.

마지막으로, 체크썸 계산을 하는 방법인 BIP-8 코드 삽입을 수행하여 ADSL 시스템으로 셀들이 전송되기전에 비트 에러 모니터링을 수행하고, 이후 바이트 단위의 인터페이스를 통해 DMT 트랜시버(32)로 최종 전송한다.

이상, 상기 설명에서와 같이 본 발명은 싱글 레이턴시 모드를 이용하여 패스트 데이터와 인터리브드 데이터를 하나의 경로를 통해 송/수신할 수 있으므로 종래 다중화 및 역다중화를 위한 각각의 먹스 및 스위치가 불필요하게 되는 등 ATM 핸들러의 회로가 간단하여 구현하기가 쉽고, 이에 따라 많은 비용을 절감할 수 있으며, 또한 UPC 기능을 추가하여 셀 데이터를 처리함으로써 셀 전송의 QOS를 향상시킬 수 있게 되는 효과가 있다.

Claims

각종 서버(1,2)에서 제공되는 ATM 셀 처리된 서비스 데이터 및 제어신호와 POTS 통화신호를 ADSL 신호로 다중화한 후 아날로그 신호로 변조하여 기존의 전화라인으로 ADSL 가입자부(7)로 전송하는 ADSL 시스템의 ADSL 라인 정합부(6)내 ATM 백본으로부터 데이터 및 제어신호를 입력받아 전송 포맷에 맞게 싱크 데이터와 오버헤드를 다중화하여 스플리터(50)를 통해 ADSL 가입자부(7)로 전송하고, ADSL 가입자부(7)로부터 제어신호를 입력받아 ATM 백본으로 전송하는 ADSL 인터페이스부(30)의 ATM 핸들러(33)의 셀 데이터 처리방법에 있어서,

상기 ADSL 인터페이스부(30)내 DMT 트랜시버(32)에서 셀 버스 인터페이스부(34)로 패스트 데이터와 인터리브드 데이터를 전송하는 경우 바이트 단위의 인터페이스를 수행한 후, 셀 경계 식별, 셀 모니터링, HEC 체크, ATM 페이로드 디스크램블링, 아이들 셀 제거, PLOAM 추출, 헤더 분석, UPC 기능, 드롭 루프백, 드롭 인엑티브, 셀 추출 및 삽입과정을 순차적으로 수행한 다음 최종 버퍼에 저장함으로써 유토피아를 통해 상기 셀 버스 인터페이스부(34)로 ATM 셀 데이터를 전송하는 과정과;

상기 셀 버스 인터페이스부(34)에서 DMT 트랜시버(32)로 패스트 데이터와 인터리브드 데이터가 포함된 ATM 셀 데이터를 전송하는 경우 셀 버스 인터페이스부(34)에서 전송되는 ATM 셀 데이터에 대해 HEC 체크, VPI/VCI 체크, 드롭 루프백, 드롭 인엑티브, 셀 추출, UPC 기능, 헤더 분석을 차례로 수행한 후 버퍼에 저장하고, 이어 아이들 셀 삽입, HEC 발생, ATM 페이로드 스크램블링, BIP-8 코드 삽입을 수행한 다음 바이트 단위의 인터페이스를 통해 패스트 데이터와 인터리브드 데이터를 DMT 트랜시버(32)로 전송하는 과정으로 이루어지는 것을 특징으로 하는 비대칭 디지털 가입자 라인 시스템(ADSL)의 비동기 전송 모드(ATM) 핸들러의 셀 데이터 처리방법.
제1항에 있어서, 상기 UPC 기능을 통해 셀 흐름의 모든 경로 또는 채널 연결을 모니터링하고 조절하도록 함을 특징으로 하는 비대칭 디지털 가입자 라인 시스템(ADSL)의 비동기 전송 모드(ATM) 핸들러의 셀 데이터 처리방법.
제2항에 있어서, 상기 UPC 기능중 셀 흐름를 제어하는 방법에는 셀 패싱과 셀 태깅 및 셀 디스카딩이 있는 것을 특징으로 하는 비대칭 디지털 가입자 라인 시스템(ADSL)의 비동기 전송 모드(ATM) 핸들러의 셀 데이터 처리방법.