KR19990073754A - 인터페이스 기능 전환을 위한 지능형 입/출력 제어기 - Google Patents
인터페이스 기능 전환을 위한 지능형 입/출력 제어기 Download PDFInfo
- Publication number
- KR19990073754A KR19990073754A KR1019980006852A KR19980006852A KR19990073754A KR 19990073754 A KR19990073754 A KR 19990073754A KR 1019980006852 A KR1019980006852 A KR 1019980006852A KR 19980006852 A KR19980006852 A KR 19980006852A KR 19990073754 A KR19990073754 A KR 19990073754A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output
- output device
- controller
- pci
- Prior art date
Links
- 230000006870 function Effects 0.000 title claims abstract description 22
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims 3
- 230000001419 dependent effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 16
- 230000008859 change Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Programmable Controllers (AREA)
- Bus Control (AREA)
Abstract
인터페이스 기능 전환을 위한 지능형 입/출력 제어기에 대하여 개시한다. 본 입/출력 제어기는 컴퓨터 시스템에 정합되어 사용되는 것으로서 범용으로 사용할 수 있는 공용 부분인 기본 모듈, 입/출력 장치 종류별로 전용의 기능을 구현할 수 있으며 입/출력 장치에 종속되어 있는 입/출력 장치 인터페이스 모듈 및 기본 모듈과 입/출력 장치 인터페이스 모듈을 연결하는 PCI 버스를 구비하여 이루어진다.
Description
본 발명은 인터페이스 기능 전환을 위한 지능형(Intelligent) 입/출력 제어기(Input/Output Controller)에 관한 것으로서, 특히 다양한 입출력 인터페이스에 대한 지능형 제어기의 구현시 간단한 하드웨어 인터페이스 모듈의 교환만으로 전체 하드웨어 기능을 변경할 수 있도록 해주는 변형 주변 장치 상호접속(Peripherial Component Interconnect: PCI) 버스에 관한 것이다.
지능형 입/출력(I/O) 제어기는 시스템의 CPU가 입/출력과 관련된 작업을 수행할 때 발생되는 작업 부담을 덜어주기 위하여, 고성능 컴퓨터 시스템에서 많이 사용하는 입/출력 제어기 형태이다.
도 1 은 종래 기술에 의한 입/출력 제어기의 구성도를 나타낸 것이다. 도시된 바와 같이, 내부에 입/출력 관련 작업만을 전담하는 프로세서(10)와; 프로세서(10)의 동작 환경을 제공하기 위한 메모리(30); 주변 회로(40); 입/출력 장치 제어를 위한 입/출력 제어기(50); 및 입/출력 제어기 인터페이스부(20)를 포함하여 구성된다. 상기의 주변 회로(40)는 인터럽트 제어 및 카운터등을 포함한다. 상기와 같이, 특정 입/출력 인터페이스부를 내장하고 있는 전용 입/출력 제어기 형태를 나타내었다.
시스템을 사용하다 보면 시스템에 새로운 종류의 입/출력 장치를 제어하기 위한 기능을 필요로 하게 될 수 있다. 그러나 상기와 같은 종래 기술에 의한 입/출력 제어기 구조를 사용하는 경우, 종래 입/출력 제어기의 입/출력 장치 제언 관련 하드웨어를 제외한 나머지 부분이 동일한 설계 사양을 가지고 있더라도 전체 구조를 새롭게 개발해야만 한다. 이것은 전체 시스템의 설계 비용을 증가시킬 뿐 아니라 개발 소요 기간을 늘어나게 한다는 문제점을 발생시킨다.
PCI 버스는 최근 대부분의 컴퓨터 시스템에서 입/출력 버스로 채용되어 있는 표준 입/출력 버스이다. 도 2 는 종래 기술에 의한 PCI 입/출력 버스 제어기의 구성도를 나타낸 것이다. 도시된 바와 같이, 메인 보드에 커넥터 배열의 형태를 가지며, 에지(Edge) 커넥터 인터페이스부를 갖는 입/출력 제어기들이 수직으로 꼽히도록 되어 있다.
상기된 바와 같이, PCI 버스는 일반 하드웨어 보드 개발시 많이 사용되는 피지-백(Piggy-back) 형태의 하드웨어 연결 메커니즘은 제공하지 않는다. 또한 표준 버스이기 때문에, PCI 버스를 이용하여 하드웨어를 개발하는 경우 PCI 버스를 통하여 연결되는 하드웨어 모듈 간에 설계자가 원하는 임의의 기능을 구현할 수 없다는 문제점이 있다.
따라서 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 지능형 입/출력 제어기의 하드웨어를 모든 입/출력 제어기에서 공용될 수 있는 부분과 특정 입/출력 장치 제어 부분으로 분리시켜, 새로운 입/출력 장치에 대한 지능형 입/출력 제어기의 구현시 공용될 수 있는 부분은 그대로 이용하고 특정 입/출력 장치 제어 부분만 개발하도록 구성된 인터페이스 기능 전환을 위한 지능형 입/출력 제어기를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적과 장점은 하기된 발명의 상세한 설명을 읽고 첨부된 도면을 참조하면 보다 명백해질 것이다.
도 1 은 종래 기술에 의한 입/출력 제어기의 구성도.
도 2 는 종래 기술에 의한 PCI 입/출력 버스 제어기의 구성도.
도 3 은 본 발명에 의한 지능형 입/출력 제어기의 구성도.
도 4 는 본 발명에 의한 기본 모듈(1)의 물리적 형태를 나타낸 구성도.
도 5 는 본 발명에 의한 입/출력 장치 인터페이스 모듈의 물리적 형태를 나타낸 구성도
도 6 은 본 발명에 의한 입/출력 장치 인터페이스 모듈의 물리적 형태를 나타낸 구성도
도 7 은 기본 모듈과 입/출력 인터페이스 모듈의 결합된 형태를 나타낸 구성도.
도 8 은 본 발명에서 사용된 커넥터의 형태를 나타낸 구조도
도 9 는 본 발명에서 사용된 커넥터의 형태를 나타낸 구조도
도 10 은 본 발명에 의한 커넥터 핀별 신호 이름.
<도면의 주요 부분에 대한 부호의 설명>
10,111 : 프로세서
20 : 입/출력 제어기 인터페이스부
30,114 : 메모리
40,115 : 주변 회로
50,117 : 입/출력 제어기
101 : 기본 모듈
102 : 네트워크 인터페이스 모듈
103 : 저장장치 인터페이스 모듈
112 : 주 입/출력 버스 인터페이스부
113 : PCI 인터페이스부
116,124,134 : 커넥터
121,131 : 네트워크 제어기
122,132 : PCI 인터페이스부
123,133 : 입/출력 인터페이스부
상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 바람직한 일 실시예는, 입/출력 장치와 정합되는 컴퓨터 시스템에 있어서,
모든 컴퓨터에서 범용으로 사용할 수 있는 기본 모듈 부분;
입/출력 장치 종류별로 전용의 기능을 구현할 수 있는 입/출력 장치 인터페이스 모듈; 및
상기 기본 모듈과 입/출력 장치 인터페이스 모듈을 연결하는 주변 장치 상호접속(PCI) 버스를 포함한다.
본 발명의 일 실시예에 있어서, 상기 기본 모듈은,
지능형 작업을 수행하기 위한 장치;
주 시스템과의 연결을 위한 주 입/출력 버스 인터페이스부;
입/출력 장치 인터페이스 모듈과의 연결을 위한 변형 PCI 인터페이스부; 및
상기 변형 PCI 인터페이스부를 통해서 설계자가 임의의 기능을 구현할 수 있도록 구성된 입/출력 제어기를 포함하는 것이 바람직하며,
상기 지능형 작업을 수행하기 위한 장치는,
지능형 입/출력 작업을 수행하는 프로세서;
상기 프로세서의 동작을 위한 메모리;
상기 프로세서의 동작을 위한 인터럽트 제어기; 및
상기 프로세서의 동작을 위한 타이머를 포함하는 것이 바람직하며,
상기 변형 PCI 인터페이스부는, 피지-백 형태의 기계적 규격를 사용하는 것이 바람직하며,
상기 변형 PCI 인터페이스부는, 표준 PCI 버스의 기능 규격을 준수하면서 사용자의 정의에 의해 임의의 기능을 추가할 수 있는 범용 신호를 추가로 가지는 것이 바람직하며,
상기 변형 PCI 인터페이스부는,
피기-백 형태의 기계적 규격과 표준 PCI 버스의 프로토콜 규격에 사용자 정의에 의해 변형될 수 있는 신호선을 추가로 가지는 형태의 PCI 버스 인터페이스부; 및 상기 PCI 버스 인터페이스부와 입/출력 장치 인터페이스 모듈을 연결하는 커넥터를 포함하는 것이 바람직하며,
상기 입/출력 제어기는, 프로그램 가능한 하드웨어인 필드 프로그래머블 게이트 어레이(FPGA)로 구성되는 것이 바람직하며,
상기 입/출력 제어기는, 입/출력 장치 인터페이스 모듈에 따라 필요한 기능을 상기 변형 PCI 인터페이스부에 구현할 수 있는 것이 바람직하며,
상기 입/출력 장치 인터페이스 모듈은,
기본 모듈의 변형 PCI 인터페이스부와 정합되는 PCI 인터페이스부;
상기 PCI 인터페이스부와 연결되어 있으며 입/출력 장치의 동작을 제어하는 입/출력 장치 제어기; 및
상기 입/출력 장치 제어기를 입/출력 장치와 정합하는 입/출력 인터페이스부를 포함하는 것이 바람직하며,
시스템이 고속 이더넷과 정합되는 경우, 상기 입/출력 장치 인터페이스 모듈은 고속 이더넷 인터페이스 모듈의 형태로 구현되어 고속 이더넷과 정합되는 것이 바람직하며,
시스템이 광 채널과 정합되는 경우, 상기 입/출력 장치 인터페이스 모듈은 광 채널 인터페이스 모듈의 형태로 구현되어 광 채널과 정합되는 것이 바람직하며,
시스템이 저장장치와 정합되는 경우, 상기 입/출력 장치 인터페이스 모듈은 저장장치 인터페이스 모듈의 형태로 구현되어 저장 장치와 정합되는 것이 바람직하며,
상기 PCI 버스는, 피지-백 형태의 기계적 규격과 표준 PCI 버스의 프로토콜 규격에 사용자 정의에 의해 변형될 수 있는 신호선을 추가로 가지는 것이 바람직하다.
본 발명은 일반적인 컴퓨터 시스템에서 사용되는 지능형 입/출력 제어기의 설계에 관한 것이다. 새로운 종류의 입/출력 제어기가 필요하게 되는 경우, 종래에 개발되어 있는 하드웨어중 설계 사양이 동일한 부분을 재사용하여 간단하게 새로운 입/출력 제어기를 구현한다.
즉, 지능형 입/출력 제어기의 하드웨어를 기본 모듈(Base Module)과 입/출력 인터페이스 모듈로 분리한다. 상기 기본 모듈은 모든 입/출력 제어기에 공용될 수 있는 부분이며, 상기 입/출력 인터페이스 모듈은 특정 입/출력 장치 제어 부분이다. 이때 상기 두 모듈 간의 연결은 피지-백 형태로 하여 하나의 하드웨어 보드인 것처럼 다룰수 있도록 한다. 또한 상호 동작을 위한 기능 규격은 업계 표준인 PCI 버스를 그대로 이용하여 각각의 하드웨어 모듈의 개발을 용이하게 한다.
특히 각각의 입/출력 장치 제어에 필요로 할지 모르는 특수 기능의 구현을 가능하게 하기 위하여, 본 발명에 의하여 변형된 형태의 PCI 버스의 신호 규격에 설계자가 임의의 기능을 구현할 수 있는 범용 신호를 추가한다. 이들 범용 신호는 기본 모듈에 프로그램 가능한(Programmable) 하드웨어 형태로 존재하는 입/출력 제어기에 연결되어 설계자가 임의의 기능을 구현할 수 있도록 한다.
도 3 은 본 발명에 의한 지능형 입/출력 제어기의 구성도를 나타낸 것이다. 도시된 바와 같이, 기본 모듈(101)과; 입/출력 장치 인터페이스 모듈(102)(103)로 구성된다. 도 3 에서는 네트워크 인터페이스 모듈(102)로 구성된 입/출력 장치 인터페이스 모듈과, 저장장치 인터페이스 모듈(103)로 구성된 입/출력 장치 인터페이스 모듈을 나타내었다.
상기와 같이, 입/출력 장치 인터페이스 모듈은 설계자의 의도에 의해 특정한 입/출력 장치와 연결되도록 설계된다. 기본 모듈(101)과 네트워크 인터페이스 모듈(102)의 결합은 지능형 네트워크 제어기의 구현 예가 될 수 있다. 또한 기본 모듈(101)과 저장장치 인터페이스 모듈(103)의 결합은 지능형 디스크 제어기의 구현 예가 될 수 있다.
상기 기본 모듈(101)은 지능형 작업을 수행하도록 프로그램된 프로세서(111)와; 메모리(114); 주변회로(115); 주 입/출력 버스 인터페이스부(112); 입/출력 장치 제어 모듈(102)(103)과의 연결을 위한 커넥터(116)와 PCI 인터페이스부(113); 및 변형 PCI를 통해 임의의 기능을 구현할 수 있는 입/출력 제어기(117)를 포함하여 구성된다.
이하 상기 도면을 참조하여 본 발명의 동작에 대하여 상세히 설명한다. 기본 모듈(101)은 입/출력 작업을 전담하는 프로세서(111)와 프로세서의 동작에 필요한 환경을 포함한다. 프로세서의 동작을 위해서는 메모리(114)와 주변 장치(115), 즉 인터럽트 제어기와 타이머등을 필요로 한다. 또한 기본 모듈은 입/출력 제어기와 주 시스템을 연결하는 주 입/출력 버스 인터페이스부(112)와, 입/출력 장치 인터페이스부와 연결을 위한 변형 PCI 인터페이스부(113), 변형 PCI 인터페이스부(113)를 통해 설계자 고유의 기능을 구현할 수 있도록 하는 입/출력 제어기(117)를 포함한다.
입/출력 제어기(117)는 프로그램 가능한 하드웨어인 필드 프로그래머블 게이트 어레이(Field Programable Gate Array: FPGA)를 사용하여 입/출력 장치 인터페이스 모듈에 따라 필요한 기능을 하드웨어의 변경 없이 가능하게 한다.
기본 모듈과 입/출력 장치 인터페이스 모듈의 연결은 PCI의 프로토콜 규격을 그대로 사용한다. 단 기계적 규격은 피기-백 형태로 바꾸고, 사용자의 정의에 의해 변형될 수 있는 신호선을 3개 추가한 변형 PCI 버스를 사용한다.
도 4 는 본 발명에 의한 기본 모듈(101)의 물리적 형태를 나타낸 구성도이다. 도 5 및 도 6 은 본 발명에 의한 입/출력 장치 인터페이스 모듈(102)(103)의 물리적 형태를 나타낸 구성도이다. 도 5 는 고속 이더넷(Fast Ethernet) 인터페이스 모듈의 형태를 나타낸 것이며, 도 6 은 광 채널(Fibre Channel) 인터페이스 모듈의 형태를 나타낸 것이다.
도 7 은 기본 모듈과 입/출력 인터페이스 모듈의 결합된 형태를 나타낸 구조도이다. 도시된 바와 같이, 각 모듈이 주 시스템에 장착되었을때의 모습을 위에서 바라본 모습이다. 도 8 및 도 9 는 본 발명에서 사용된 커넥터의 형태를 나타낸 구조도이다. 도 8 은 기본 모듈에 실장된 커넥터의 형태를 나타낸 것이며, 도 9 는 입/출력 장치 인터페이스 모듈에 실장된 커넥터의 형태를 나타낸 것이다.
도 10 은 본 발명에 의한 커넥터 핀별 신호 이름을 나타낸 것이다. 핀 번호 40, 58, 118의 GPIO[0:2]는 기본 모듈의 입/출력 제어기에 연결되어 있으며, 설계자가 임의의 기능을 구현할 수 있도록 하는 범용 신호이다. 이외의 나머지 신호는 표준 PCI 버스에서 정의된 기능 규격을 준수한다.
본 발명은 다양하게 변형될 수 있고 여러 가지 형태를 취할 수 있으며 상기 발명의 상세한 설명에서는 그에 따른 특별한 실시예에 대해서만 기술하였다. 하지만 본 발명은 상기 발명의 상세한 설명에서 언급된 특별한 형태로 한정되는 것이 아닌 것으로 이해되어야 하며, 오히려 첨부된 청구범위에 의해 정의되는 본 발명의 정신과 범위 내에 있는 모든 변형물과 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.
상기한 바와 같이 동작하는 본 발명은, 지능형 입/출력 제어기를 공용 부분인 기본 모듈과 입/출력 장치에 종속된 부분인 입/출력 장치 인터페이스 모듈로 나누어 신규 입/출력 제어기의 개발시 기존의 하드웨어를 최대한 이용하도록 한다. 기본 모듈과 입/출력 장치 인터페이스 모듈 각각은, 필요한 경우 성능 개선 등의 업그레이드 작업을 추진할 수 있도록 하여, 사용자의 요구를 신속히 반영할 수 있도록 해준다.
또한 상기 두 모듈간의 연결에는 표준 PCI 버스의 기능 규격을 그대로 사용하고 기계적 규격만을 변형하여 각 모듈의 개발을 용이하게 하며, 필요에 따라 기능 규격을 변경할 수 있는 범용 신호를 제공하여 설계자가 임의의 기능을 입/출력 장치 인터페이스 모듈에 구현할 수 있도록 한다.
Claims (13)
- 컴퓨터 시스템에 정합되는 입/출력 장치에 있어서,범용으로 사용할 수 있는 기본 모듈;입/출력 장치 종류별로 전용의 기능을 구현할 수 있는 입/출력 장치 인터페이스 모듈; 및상기 기본 모듈과 입/출력 장치 인터페이스 모듈을 연결하는 주변 장치 상호접속(PCI) 버스를 포함하는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 1 항에 있어서, 상기 기본 모듈은,지능형 작업을 수행하기 위한 장치;주 시스템과의 연결을 위한 주 입/출력 버스 인터페이스부;입/출력 장치 인터페이스 모듈과의 연결을 위한 변형 PCI 인터페이스부; 및상기 변형 PCI 인터페이스부를 통해서 설계자가 임의의 기능을 구현할 수 있도록 구성된 입/출력 제어기를 포함하는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 2 항에 있어서, 상기 지능형 작업을 수행하기 위한 장치는,지능형 입/출력 작업을 수행하는 프로세서;상기 프로세서의 동작을 위한 메모리;상기 프로세서의 동작을 위한 인터럽트 제어기; 및상기 프로세서의 동작을 위한 타이머를 포함하는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 2 항에 있어서, 상기 변형 PCI 인터페이스부는 피기-백 형태의 기계적 규격을 사용하는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 2 항에 있어서, 상기 변형 PCI 인터페이스부는, 표준 PCI 버스의 기능 규격을 준수하면서 사용자의 정의에 의해 임의의 기능을 추가할 수 있는 범용 신호를 추가로 가지는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 2 항에 있어서, 상기 변형 PCI 인터페이스부는,피지-백 형태의 기계적 규격과 표준 PCI 버스의 프로토콜 규격에 사용자 정의에 의해 변형될 수 있는 신호선을 추가로 가지는 형태의 PCI 버스 인터페이스부와;상기 PCI 버스 인터페이스부와 입/출력 장치 인터페이스 모듈을 연결하는 커넥터를 포함하는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 2 항에 있어서, 상기 입/출력 제어기는, 프로그램 가능한 하드웨어인 필드 프로그래머블 게이트 어레이(FPGA)로 구성되어 있는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 2 항에 있어서, 상기 입/출력 제어기는, 입/출력 장치 인터페이스 모듈에 따라 필요한 기능을 상기 변형 PCI 인터페이스부에 구현할 수 있는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 1 항에 있어서, 상기 입/출력 장치 인터페이스 모듈은,기본 모듈의 변형 PCI 인터페이스부와 정합되는 PCI 인터페이스부;상기 PCI 인터페이스부와 연결되어 있으며 입/출력 장치의 동작을 제어하는 입/출력 장치 제어기; 및상기 입/출력 장치 제어기를 입/출력 장치와 정합하는 입/출력 인터페이스부를 포함하는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 1 항에 있어서, 시스템이 고속 이더넷과 정합되는 경우, 상기 입/출력 장치 인터페이스 모듈은 고속 이더넷 인터페이스 모듈의 형태로 구현되어 고속 이더넷과 정합되는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 1 항에 있어서, 시스템이 광 채널과 정합되는 경우, 상기 입/출력 장치 인터페이스 모듈은 광 채널 인터페이스 모듈의 형태로 구현되어 광 채널과 정합되는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 1 항에 있어서, 시스템이 저장장치와 정합되는 경우, 상기 입/출력 장치 인터페이스 모듈은 저장장치 인터페이스 모듈의 형태로 구현되어 저장 장치와 정합되는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
- 제 1 항에 있어서, 상기 PCI 버스는, 피지-백 형태의 기계적 규격과 표준 PCI 버스의 프로토콜 규격에 사용자 정의에 의해 변형될 수 있는 신호선을 추가로 가지는, 인터페이스 기능 전환을 위한 지능형 입/출력 제어기.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980006852A KR100257046B1 (ko) | 1998-03-03 | 1998-03-03 | 인터페이스 기능 전환을 위한 지능형 입/출력 제어기 |
US09/261,392 US6298408B1 (en) | 1998-03-03 | 1999-03-03 | Intelligent input and output controller for flexible interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980006852A KR100257046B1 (ko) | 1998-03-03 | 1998-03-03 | 인터페이스 기능 전환을 위한 지능형 입/출력 제어기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990073754A true KR19990073754A (ko) | 1999-10-05 |
KR100257046B1 KR100257046B1 (ko) | 2000-05-15 |
Family
ID=19534103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980006852A KR100257046B1 (ko) | 1998-03-03 | 1998-03-03 | 인터페이스 기능 전환을 위한 지능형 입/출력 제어기 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6298408B1 (ko) |
KR (1) | KR100257046B1 (ko) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6624761B2 (en) | 1998-12-11 | 2003-09-23 | Realtime Data, Llc | Content independent data compression method and system |
US6604158B1 (en) | 1999-03-11 | 2003-08-05 | Realtime Data, Llc | System and methods for accelerated data storage and retrieval |
US6601104B1 (en) | 1999-03-11 | 2003-07-29 | Realtime Data Llc | System and methods for accelerated data storage and retrieval |
JP2000285546A (ja) * | 1999-03-31 | 2000-10-13 | Sony Corp | テープドライブ装置 |
US6748457B2 (en) | 2000-02-03 | 2004-06-08 | Realtime Data, Llc | Data storewidth accelerator |
US6578103B1 (en) * | 2000-02-03 | 2003-06-10 | Motorola, Inc. | Compact PCI backplane and method of data transfer across the compact PCI backplane |
US7389374B1 (en) | 2000-05-17 | 2008-06-17 | Marvell International Ltd. | High latency interface between hardware components |
US7281065B1 (en) | 2000-08-17 | 2007-10-09 | Marvell International Ltd. | Long latency interface protocol |
US9143546B2 (en) | 2000-10-03 | 2015-09-22 | Realtime Data Llc | System and method for data feed acceleration and encryption |
US8692695B2 (en) | 2000-10-03 | 2014-04-08 | Realtime Data, Llc | Methods for encoding and decoding data |
US7417568B2 (en) | 2000-10-03 | 2008-08-26 | Realtime Data Llc | System and method for data feed acceleration and encryption |
US7386046B2 (en) | 2001-02-13 | 2008-06-10 | Realtime Data Llc | Bandwidth sensitive data compression and decompression |
US7233998B2 (en) * | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
US6877060B2 (en) * | 2001-08-20 | 2005-04-05 | Intel Corporation | Dynamic delayed transaction buffer configuration based on bus frequency |
US20030041191A1 (en) * | 2001-08-27 | 2003-02-27 | Roger Pinate | Network-enabled and intelligent versatile device (VD) |
US20030078820A1 (en) * | 2001-10-19 | 2003-04-24 | Ouchi Norman Ken | Object based workflow route |
US7293197B2 (en) * | 2003-08-13 | 2007-11-06 | Micro Memory Llc | Non-volatile memory with network fail-over |
US20050038958A1 (en) * | 2003-08-13 | 2005-02-17 | Mike Jadon | Disk-array controller with host-controlled NVRAM |
US7321985B2 (en) * | 2004-02-26 | 2008-01-22 | International Business Machines Corporation | Method for achieving higher availability of computer PCI adapters |
KR100779212B1 (ko) | 2005-12-07 | 2007-11-26 | 한국전자통신연구원 | Gpio 신호와 smi 신호의 정합 장치 및 방법, 이를이용한 홈 서버 |
EP2810173B1 (en) | 2012-01-31 | 2018-10-31 | Hewlett-Packard Development Company, L.P. | Flexible port configuration based on interface coupling |
CN112241382A (zh) * | 2019-07-18 | 2021-01-19 | 叶锋 | 智能总线计算机 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4750113A (en) * | 1985-02-28 | 1988-06-07 | Unisys Corporation | Dual function I/O controller |
FR2645989A1 (fr) * | 1989-04-17 | 1990-10-19 | Bull Sa | Coupleur multifonctions entre une unite centrale d'ordinateur et les differents organes peripheriques de ce dernier |
TW276312B (ko) | 1992-10-20 | 1996-05-21 | Cirrlis Logic Inc | |
US5644790A (en) * | 1994-02-16 | 1997-07-01 | Ati Technologies, Inc. | Universal CD ROM interface using single interface connection |
US5787306A (en) | 1994-05-18 | 1998-07-28 | National Semiconductor Corporation | Automatic assignment of I/O addresses in a computer system |
US5689732A (en) * | 1994-06-21 | 1997-11-18 | Sony Corporation | Apparatus for recording and reproducing data having a single recording and reproducing unit and a plurality of detachable interfaces for connecting to different types of computer ports |
US5838935A (en) | 1995-06-15 | 1998-11-17 | Intel Corporation | Method and apparatus providing programmable decode modes for secondary PCI bus interfaces |
US5848249A (en) | 1995-06-15 | 1998-12-08 | Intel Corporation | Method and apparatus for enabling intelligent I/O subsystems using PCI I/O devices |
US5748921A (en) | 1995-12-11 | 1998-05-05 | Advanced Micro Devices, Inc. | Computer system including a plurality of multimedia devices each having a high-speed memory data channel for accessing system memory |
US5778197A (en) | 1996-04-26 | 1998-07-07 | International Business Machines Corp. | Method for allocating system resources in a hierarchical bus structure |
US5799203A (en) * | 1996-05-17 | 1998-08-25 | Advanced Micro Devices, Inc. | System for receiving peripheral device capability information and selectively disabling corresponding processing unit function when the device failing to support such function |
US5857083A (en) | 1996-06-07 | 1999-01-05 | Yamaha Corporation | Bus interfacing device for interfacing a secondary peripheral bus with a system having a host CPU and a primary peripheral bus |
US5815679A (en) * | 1996-07-23 | 1998-09-29 | Primax Electronics, Ltd. | Interface device for controlling computer peripherals |
US5938740A (en) * | 1997-04-21 | 1999-08-17 | Primax Electronics Ltd. | Programmable peripheral control device for controlling peripherals of a computer system |
US6134613A (en) * | 1997-06-16 | 2000-10-17 | Iomega Corporation | Combined video processing and peripheral interface card for connection to a computer bus |
US6094699A (en) * | 1998-02-13 | 2000-07-25 | Mylex Corporation | Apparatus and method for coupling devices to a PCI-to-PCI bridge in an intelligent I/O controller |
-
1998
- 1998-03-03 KR KR1019980006852A patent/KR100257046B1/ko not_active IP Right Cessation
-
1999
- 1999-03-03 US US09/261,392 patent/US6298408B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6298408B1 (en) | 2001-10-02 |
KR100257046B1 (ko) | 2000-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100257046B1 (ko) | 인터페이스 기능 전환을 위한 지능형 입/출력 제어기 | |
US5649128A (en) | Multiple bus interface adapter for connection to a plurality of computer bus architectures | |
US9703740B2 (en) | Opaque bridge for peripheral component interconnect express bus systems | |
US5109517A (en) | System for selectively controlling slots in an IBM-AT/NEC 9801 dual-compatible computer | |
CN103412834B (zh) | 一种单soc芯片及单soc芯片多工作模式的复用方法 | |
US10176137B2 (en) | Selectively transparent bridge for peripheral component interconnect express bus system | |
EP1358564B1 (en) | System having i2c self bus switching devices | |
JPH06119013A (ja) | 梯子図マクロ命令を使用したプログラマブルコントローラ | |
US11704269B2 (en) | Switch pruning in a switch fabric bus chassis | |
EP0990973B1 (en) | Method and apparatus facilitating insertion and removal of modules in a computer system | |
KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
US5881294A (en) | System for transforming PCI level interrupts | |
US20020069303A1 (en) | Universal controller expansion module system, method & apparatus | |
CN117097614A (zh) | 一种存储***及其外插卡通信工作模式切换装置 | |
CN112783071A (zh) | 一种sdio控制器、fpga板卡和sdio测试*** | |
US5819095A (en) | Method and apparatus for allowing an interrupt controller on an adapter to control a computer system | |
US6633948B1 (en) | Stackable dual mode (registered/unbuffered) memory interface cost reduction | |
US7596651B2 (en) | Multi-character adapter card | |
KR100406532B1 (ko) | 내장형 시스템을 위한 운영체제 구현 방법 | |
KR970076255A (ko) | 컴퓨터 시스템 버스상에서 슬레이브 dma를 에뮬레이션하는 장치 | |
JPH01109459A (ja) | 論理集積回路 | |
JPS638960A (ja) | 情報処理装置 | |
EP1202154A1 (en) | Backplane | |
CN114489716A (zh) | 基板管理控制器及其更新方法、连接器 | |
JP2001092775A (ja) | コンパクトpciボード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130130 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20150129 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |