KR19990069666A - 반도체장치 제조용 에스오지막 형성방법 - Google Patents
반도체장치 제조용 에스오지막 형성방법 Download PDFInfo
- Publication number
- KR19990069666A KR19990069666A KR1019980004057A KR19980004057A KR19990069666A KR 19990069666 A KR19990069666 A KR 19990069666A KR 1019980004057 A KR1019980004057 A KR 1019980004057A KR 19980004057 A KR19980004057 A KR 19980004057A KR 19990069666 A KR19990069666 A KR 19990069666A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gas
- semiconductor device
- forming
- semiconductor substrate
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 에치백(Etch back)된 에스오지막(Spin On Glass film) 상에 존재하는 불순물을 에스오지막에 균열이 발생되는 것을 방지하며 용이하게 제거할 수 있는 반도체장치 제조용 에스오지막 형성방법에 관한 것이다.
본 발명은, 특정막이 형성된 반도체기판 상에 에스오지막을 형성하는 단계, 상기 반도체기판 상의 에스오지막을 반응가스를 사용하여 에치백하는 단계 및 상기 에치백에 의해서 상기 반도체기판 상에 존재하는 불순물을 플라즈마 상태의 산소 라디칼을 사용하여 등방성 플라즈마 식각하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
따라서, 에치백된 에스오지막 상에 존재하는 불순물을 에스오지막에 균열이 발생되는 것을 방지하며 제거할 수 있는 효과가 있다.
Description
본 발명은 반도체장치 제조용 에스오지막 형성방법에 관한 것으로서, 보다 상세하게는 에치백(Etch back)된 에스오지막(Spin On Glass film) 상에 존재하는 불순물을 에스오지막에 균열이 발생되는 것을 방지하며 용이하게 제거할 수 있는 반도체장치 제조용 에스오지막 형성방법에 관한 것이다.
최근의 반도체 고집적회로(Very Large Scale Integration) 제조공정에서는 집적도를 높이기 위해서 다수의 금속배선층이 적층된 구조를 선택하고 있으며, 상기 구조의 금속배선층의 사이 사이에는 각 금속배선층을 서로 절연시키기 위한 층간절연(Intermetal dielectric)막이 구비되고 있다.
그리고, 일반적으로 반도체장치 제조공정에서는 상기 층간절연막으로 열적으로 안정되고, 금속과의 접착성이 양호한 장점을 가지고 있는 에스오지막(Spin On Glass film)을 사용하고 있다.
종래의 반도체장치 제조용 에스오지막 형성방법에서는, 먼저 회전가능한 척(Chuck) 상에 위치된 분석용 반도체기판 상에 액상의 유기물질인 에스오지(Spin On Glass) 물질을 떨어뜨린 후, 상기 척을 회전시킴으로서 분석용 반도체기판을 회전시켜 분석용 반도체기판 상에 에스오지 물질을 균일하게 도포시켜 에스오지막을 형성한다. 이때, 상기 에스오지막의 표면에는 에스오지막 하부의 특정막의 표면굴곡에 의해서 굴곡이 형성된다.
다음으로, 상기 에스오지막을 평탄화시키기 위하여 메탄테트라플루라이드(CF4) 및 메탄트리플루라이드(CHF3)가 일정한 비율로 혼합된 반응가스를 사용하여 상기 에스오지막을 에치백(Etch back)한다. 상기 에치백 후에도 상기 에스오지막 상에는 탄소(C), 불소(F) 등의 불순물이 잔존하며, 상기 불순물은 후속공정의 진행에 의해서 상기 에스오지막 상에 형성되는 산화막 등의 특정막이 플라즈마, 열적 팽창 또는 열적 수축 등의 외부환경에 의해서 리프팅(Lifting)되는 원인으로 작용한다.
이어서, 플라즈마(Plasma) 상태의 산소(O2)가스를 사용하여 상기 에치백 후 에스오지막 상에 잔존하는 불순물을 제거하는 플라즈마 식각공정을 진행한다. 상기 플라즈마 식각공정에 의해서 에스오지막 상에 존재하는 불순물은 용이하게 제거되나, 플라즈마 상태의 산소이온이 에스오지막에 충격을 가함으로서 에스오지막이 형성된 웨이퍼의 플랫존(Flat zone) 부위, 에스오지막이 형성된 웨이퍼의 탑(Top)의 오른쪽, 에스오지막이 형성된 웨이퍼의 바텀(Bottom)의 오른쪽, 에스오지막이 형성된 웨이퍼의 스크라이브 라인(Scribe line) 등에 균열(Crack)이 발생되는 문제점이 있었다.
본 발명의 목적은, 에치백된 에스오지막 상에 존재하는 불순물을 에스오지막에 균열이 발생되는 것을 방지하며 용이하게 제거할 수 있는 반도체장치 제조용 에스오지막 형성방법을 제공하는 데 있다.
도1은 종래의 반도체장치 제조용 에스오지막 형성방법을 설명하기 위한 공정도이다.
도2는 본 발명에 따른 반도체장치 제조용 에스오지막 형성방법의 일 실시예를 설명하기 위한 공정도이다.
도3은 에치백된 에스오지막을 FTIR 분광계를 사용하여 스펙트럼 분석한 결과를 나타내는 그래프이다.
도4는 플라즈마 상태의 산소 라티칼을 사용하여 에치백된 에스오지막을 등방성 식각한 후 FTIR 분광계를 사용하여 스펙트럼 분석한 결과를 나타내는 그래프이다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치 제조용 에스오지막 형성방법은, 특정막이 형성된 반도체기판 상에 에스오지막을 형성하는 단계; 상기 반도체기판 상의 에스오지막을 반응가스를 사용하여 에치백하는 단계; 및 상기 에치백에 의해서 상기 반도체기판 상에 존재하는 불순물을 플라즈마 상태의 산소 라디칼을 사용하여 등방성 플라즈마 식각하는 단계;를 구비하여 이루어지는 것을 특징으로 한다.
상기 반도체기판 상에 존재하는 불순물을 플라즈마 상태의 산소 라디칼을 사용하여 플라즈마 식각하는 단계는, 상기 반도체기판을 플라즈마 식각챔버내부에 투입하는 단계와 상기 플라즈마 식각챔버의 공정환경을 설정하는 단계와 상기 식각챔버에 산화성 가스를 공급하는 단계와 상기 산화성 가스를 플라즈마 상태로 변환시켜 등방성 플라즈마 식각공정을 진행하는 단계를 구비하여 이루어질 수 있다.
그리고, 상기 식각챔버에 산화성 가스를 공급하는 단계는 상기 식각챔버에 질소가스, 헬륨가스 및 아르곤가스 등의 캐리어가스를 공급하는 단계를 포함할 수 있다.
그리고, 상기 산화성가스는 산소가스일 수 있다.
또한, 상기 에치백공정은 메탄테트라플루라이드와 메탄트리플루라이드가 일정한 비율로 혼합된 반응가스를 사용할 수 있다.
그리고, 상기 에치백공정에 사용되는 상기 반응가스로 헥사플루오로에탄(C2F6), 옥타플루오로프로판(C3F8), 옥타플루오르-2-부텐(C4H8) 등의 불화탄화수소(CxFy)가스를 사용할 수 있다.
또한, 상기 에스오지막 하부에 산화막이 형성될 수 있다.
그리고, 상기 에스오지막 하부에 BPSG(Boron Phosphorus Silicate Glass)막, USG(Undoped Silicon Glass)막 및 PEOX(Plasma Enhanced Oxide)막이 형성될 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명에 따른 반도체장치 제조용 에스오지막 형성방법에서는, 먼저 도2에 도시된 바와 회전가능한 척 상에 위치된 분석용 반도체기판 상에 액상의 에스오지 물질을 떨어뜨린 후, 상기 척을 회전시킴으로서 에스오지 물질을 분석용 반도체기판 상에 균일하게 도포시켜 에스오지막을 형성한다. 상기 에스오지막 하부에는 산화막, BPSG(Boron Phosphorus Silicate Glass)막, USG(Undoped Silicon Glass)막 및 PEOX(Plasma Enhanced Oxide)막이 구비될 수 있다.
이어서, 메탄테트라플루라이드(CF4) 및 메탄트리플루라이드(CHF3)가 일정한 비율로 혼합된 반응가스를 사용하여 상기 에스오지막을 에치백함으로서 상기 에스오지막을 평탄화시킨다. 상기 반응가스로 헥사플루오로에탄(C2F6), 옥타플루오로프로판(C3F8), 옥타플루오르-2-부텐(C4H8) 등의 불화탄화수소(CxFy)가스를 사용할 수 있다.
다음으로, 상기 에치백된 에스오지막 상에 잔존하는 탄소, 불소 등의 불순물을 제거하기 위하여 플라즈마 상태의 산소 라디칼(Radical)을 사용하여 등방성 플라즈마 식각한다. 상기 등방성 플라즈마 식각은 상기 반도체기판을 상기 에치백에 의해서 충격을 받은 에스오지막질을 균일하게 살짝 벗겨낼 수 있는 소위 잔사처리 챔버라 불리우는 규소 처리 식각챔버 즉 플라즈마 식각챔버에 투입함으로서 시작된다. 그리고, 등방성 플라즈마 식각공정을 수행할 수 있는 상기 플라즈마 식각챔버의 압력, 온도, 파워(Power) 등의 공정환경을 설정한다. 이어서, 상기 플라즈마 식각챔버 내부에 산소가스 등의 산화성 가스 및 질소가스, 헬륨가스, 아르곤가스 등의 캐리어 가스(Carrier gas)를 공급하여 상기 산화성 가스를 플라즈마 상태로 변환시킨다. 상기 플라즈마 상태의 산소 라티칼(Radical)은 에스오지막 상에 잔존하는 불순물을 등방성 식각한다.
도3은 비교예로서 에치백된 에스오지막이 형성된 분석용 반도체기판을 FTIR(Fourier Transform Infra-Red) 분광계를 사용하여 분석한 결과를 나타내며, 도4는 실시예로서 에치백된 에스오지막을 플라즈마 상태의 산소 라티칼을 사용하여 등방성 식각한 후 FTIR 분광계를 사용하여 분석한 결과를 나타낸다.
도3을 참조하면, 비교예로서 에치백된 에스오지막을 FTIR 분광계를 사용하여 분석하면, 파수(Wave number) 2,960 ㎝-1, 1,276 ㎝-1및 1,035 ㎝-1에서 피크(Peak)가 확연히 나타났다. 상기 FTIR 분광계에서는 분석용 반도체기판에 적외선을 주사함으로서 상기 분석용 반도체기판에서 반사되는 적외선을 스펙트럼 분석할 수 있도록 되어 있으며, 상기 스펙트럼 분석에 의한 스펙트럼의 피크가 완전히 사라지면 에치백된 에스오지막 상에는 균열이 발생되어 있다.
도4를 참조하면, 실시예로서 에치백된 에스오지막을 에치백된 에스오지막을 플라즈마 상태의 라티칼 산소가스를 사용하여 식각한 후 FTIR 분광계를 사용하여 분석하면, 파수(Wave number) 2,960 ㎝-1, 1,276 ㎝-1및 1,035 ㎝-1에서 피크가 작아졌으나 확연히 나타남으로서 에스오지막 상에 균열이 발생되지 않음을 알 수 있다.
이하, 하기 표1을 참조하여 비교예1로서 5,000Å 정도의 USG막이 형성된 반도체기판 상에 존재하는 불순물을 XPS(X-Ray Photo electron Spectroscopy)를 사용하여 분석한 결과와 비교예2로서 비교예1의 반도체기판 상에 에스오지막을 형성한 후, 30초동안 에치백공정을 하고 반도체기판 상에 존재하는 불순물을 XPS를 사용하여 분석한 결과와 비교예3으로서 상기 비교예2의 반도체기판을 플라즈마 상태의 산소가스를 사용하여 식각공정을 진행한 후 반도체기판 상에 존재하는 불순물을 XPS를 사용하여 분석한 결과와 실시예로서 상기 비교예2의 반도체기판 상에 플라즈마 상태의 산소 라디칼을 사용하여 등방성 플라즈마 식각공정을 진행한 후 반도체기판 상에 존재하는 불순물을 XPS를 사용하여 분석한 결과를 나타낸다.
불순물의 종류 | 규소(Si) | 산소(O) | 탄소(C) | 불소(F) |
비교예1 | 32.6 | 65 | 2.4 | 0 |
비교예2 | 31.4 | 61 | 5 | 2.6 |
비교예3 | 32 | 64 | 2.6 | 1.3 |
실시예 | 31.3 | 63.5 | 3.4 | 1.8 |
상기 표1을 참조하면, 비교예3 및 실시예에 따라 반도체기판 상에 존재하는 규소, 산소, 탄소 및 불소 불순물의 양이 유사함으로서 에치백된 에스오지막이 형성된 반도체기판 상에 존재하는 불순물의 제거효과도 뛰어남을 알 수 있다.
따라서, 본 발명에 의하면 에치백된 에스오지막 상에 존재하는 불순물을 에스오지막에 균열이 발생되는 것을 방지하며 용이하게 제거할 수 있으므로 후속공정에 의해서 에스오지막 상에 형성되는 특정막이 리프팅되는 것을 미연에 방지할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (16)
- 특정막이 형성된 반도체기판 상에 에스오지막을 형성하는 단계;상기 반도체기판 상의 에스오지막을 반응가스를 사용하여 에치백하는 단계; 및상기 에치백에 의해서 상기 반도체기판 상에 존재하는 불순물을 플라즈마 상태의 산소 라디칼을 사용하여 등방성 플라즈마 식각하는 단계;를 구비하여 이루어지는 것을 특징으로 하는 반도체장치 제조용 에스오지막 형성방법.
- 제 1 항에 있어서,상기 반도체기판 상에 존재하는 불순물을 플라즈마 상태의 산소 라디칼을 사용하여 플라즈마 식각하는 단계는, 상기 반도체기판을 플라즈마 식각챔버내부에 투입하는 단계와 상기 플라즈마 식각챔버의 공정환경을 설정하는 단계와 상기 식각챔버에 산화성 가스를 공급하는 단계와 상기 산화성 가스를 플라즈마 상태로 변환시켜 등방성 플라즈마 식각공정을 진행하는 단계를 구비하여 이루어지는 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 2 항에 있어서,상기 식각챔버에 산화성 가스를 공급하는 단계는 상기 식각챔버에 캐리어가스를 공급하는 단계를 포함하는 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 3 항에 있어서,상기 캐리어가스로 질소가스가 사용되는 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 3 항에 있어서,상기 캐리어가스로 헬륨가스가 사용되는 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 3 항에 있어서,상기 캐리어가스로 아르곤가스가 사용되는 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 3 항에 있어서,상기 산화성가스는 산소가스인 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 1 항에 있어서,상기 에치백공정은 메탄테트라플루라이드와 메탄트리플루라이드가 일정한 비율로 혼합된 반응가스를 사용하여 이루어지는 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 1 항에 있어서,상기 에치백공정에 사용되는 상기 반응가스로 불화탄화수소(CxFy) 가스를 사용하는 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 9 항에 있어서,상기 불화탄화수소가스는 헥사플루오로에탄(C2F6)인 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 9 항에 있어서,상기 불화탄화수소가스는 옥타플루오로프로판(C3F8)인 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 9 항에 있어서,상기 불화탄화수소가스는 옥타플루오르-2-부텐(C4H8)인 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 1 항에 있어서,상기 에스오지막 하부에 산화막이 형성되어 있는 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 1 항에 있어서,상기 에스오지막 하부에 BPSG(Boron Phosphorus Silicate Glass)막이 형성되어 있는 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 1 항에 있어서,상기 에스오지막 하부에 USG(Undoped Silicon Glass)막이 형성되어 있는 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
- 제 1 항에 있어서,상기 에스오지막 하부에 PEOX(Plasma Enhanced Oxide)막이 형성되어 있는 것을 특징으로 하는 상기 반도체장치 제조용 에스오지막 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980004057A KR19990069666A (ko) | 1998-02-11 | 1998-02-11 | 반도체장치 제조용 에스오지막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980004057A KR19990069666A (ko) | 1998-02-11 | 1998-02-11 | 반도체장치 제조용 에스오지막 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990069666A true KR19990069666A (ko) | 1999-09-06 |
Family
ID=65894210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980004057A KR19990069666A (ko) | 1998-02-11 | 1998-02-11 | 반도체장치 제조용 에스오지막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990069666A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020017182A (ko) * | 2000-08-29 | 2002-03-07 | 윤종용 | 옥타플루오로부텐으로 이루어지는 식각 가스를 이용한반도체 소자의 제조방법 |
-
1998
- 1998-02-11 KR KR1019980004057A patent/KR19990069666A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020017182A (ko) * | 2000-08-29 | 2002-03-07 | 윤종용 | 옥타플루오로부텐으로 이루어지는 식각 가스를 이용한반도체 소자의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5970376A (en) | Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer | |
US7276447B1 (en) | Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material | |
US5015331A (en) | Method of plasma etching with parallel plate reactor having a grid | |
US6518192B2 (en) | Two etchant etch method | |
US6168726B1 (en) | Etching an oxidized organo-silane film | |
US7432209B2 (en) | Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material | |
US6277752B1 (en) | Multiple etch method for forming residue free patterned hard mask layer | |
US7265060B2 (en) | Bi-level resist structure and fabrication method for contact holes on semiconductor substrates | |
EP0373360A2 (en) | Method and structure for providing improved insulation in VLSI and ULSI circuits | |
US20030148631A1 (en) | Oxidative annealing method for forming etched spin-on-glass (SOG) planarizing layer with uniform etch profile | |
US6605855B1 (en) | CVD plasma process to fill contact hole in damascene process | |
EP0529954B1 (en) | Method for making a planarized semiconductor device | |
US7276450B2 (en) | Etching processes using C4F8 for silicon dioxide and CF4 for titanium nitride | |
JPS6323337A (ja) | 半導体基板の平坦化方法 | |
US5366850A (en) | Submicron planarization process with passivation on metal line | |
US5522520A (en) | Method for forming an interconnection in a semiconductor device | |
US6372634B1 (en) | Plasma etch chemistry and method of improving etch control | |
US6245666B1 (en) | Method for forming a delamination resistant multi-layer dielectric layer for passivating a conductor layer | |
EP0265584A2 (en) | Method and materials for etching silicon dioxide using silicon nitride or silicon rich dioxide as an etch barrier | |
KR19990069666A (ko) | 반도체장치 제조용 에스오지막 형성방법 | |
US7709343B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
Kolbesen et al. | Surface and thin film analysis in silicon technology: Actual and future problems and demands | |
TWI244662B (en) | Method for fabricating a capacitor | |
US6784107B1 (en) | Method for planarizing a copper interconnect structure | |
KR19990065173A (ko) | 반도체장치 제조용 에스오지막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |