KR19990067935A - Current sensing circuit - Google Patents
Current sensing circuit Download PDFInfo
- Publication number
- KR19990067935A KR19990067935A KR1019990001131A KR19990001131A KR19990067935A KR 19990067935 A KR19990067935 A KR 19990067935A KR 1019990001131 A KR1019990001131 A KR 1019990001131A KR 19990001131 A KR19990001131 A KR 19990001131A KR 19990067935 A KR19990067935 A KR 19990067935A
- Authority
- KR
- South Korea
- Prior art keywords
- fet
- load
- current
- drain electrode
- mosfet
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/145—Indicating the presence of current or voltage
- G01R19/15—Indicating the presence of current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/234—Indexing scheme relating to amplifiers the input amplifying stage being one or more operational amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
부하를 통해 흐르는 부하 전류를 감지하기 위한 전류 감지 회로는 제1, 제2, 제3, 및 제4 FET, 연산 증폭기, 및 전류 감지 저항을 포함한다. 제1 FET는 부하 전류를 제어한다. 제2 FET는 제1 FET를 통해 흐르는 전류를 선정된 비율로 미러화한다. 제4 FET는 제3 FET를 통해 흐르는 전류를 선정된 비율로 미러화한다. 연산 증폭기는 제2 FET의 드레인 전극에 연결된 비반전 입력 단자, 제1 FET의 드레인 전극에 연결된 반전 입력 단자, 및 제3 FET의 게이트에 연결된 출력 단자를 갖는다. 전류 감지 저항은 제4 FET의 드레인 전극 및 제2 전원 사이에 개재된다.Current sensing circuits for sensing load current flowing through the load include first, second, third, and fourth FETs, operational amplifiers, and current sense resistors. The first FET controls the load current. The second FET mirrors the current flowing through the first FET at a predetermined rate. The fourth FET mirrors the current flowing through the third FET at a predetermined rate. The operational amplifier has a non-inverting input terminal connected to the drain electrode of the second FET, an inverting input terminal connected to the drain electrode of the first FET, and an output terminal connected to the gate of the third FET. The current sense resistor is interposed between the drain electrode of the fourth FET and the second power supply.
Description
본 발명은 전류 감지 회로에 관한 것으로, 특히 부하를 사이에 샌드위치하는 전원 간의 전위차가 작은 경우에도 동작할 수 있는 전류 감지 회로에 관한 것이다.The present invention relates to a current sensing circuit, and more particularly to a current sensing circuit that can operate even when the potential difference between power supplies sandwiching a load is small.
부하를 통해 흐르는 전류를 감지하기 위한 다양한 전류 감지 회로가 종래에 제안되어 왔다. 예를 들어, 감지 저항이 저항에 직렬 연결되고, 저항 양단의 전위차를 구하여 부하를 통해 흐르는 전류를 감지한다.Various current sensing circuits for sensing current flowing through a load have been conventionally proposed. For example, a sense resistor is connected in series with the resistor, and the potential difference across the resistor is obtained to sense the current flowing through the load.
감지 저항을 연결함으로써 부하를 통해 흐르는 전류를 감지하기 위한 전류 감지 회로에서, 감지 저항에 의해 유발된 전압 강하에 대응하는 손실이 발생하여 부하 구동 효율을 저하시킨다.In the current sensing circuit for sensing the current flowing through the load by connecting a sense resistor, a loss corresponding to the voltage drop caused by the sense resistor is generated, thereby reducing the load driving efficiency.
임의의 감지 저항 및 부하 전류 경로 상의 임의의 손실이 없이 고 정밀도로 부하 전류를 감지할 수 있는 또 다른 전류 감지 회로가 일본 미심사 특허 공개 번호 7-113826호에 개시되어 있다. 일본 미심사 특허 공개 번호 7-113826호에 개시된 종래 전류 감지 회로가 설명될 것이다.Another current sensing circuit capable of detecting load current with high precision without any sense resistor and any loss on the load current path is disclosed in Japanese Unexamined Patent Publication No. 7-113826. The conventional current sensing circuit disclosed in Japanese Unexamined Patent Publication No. 7-113826 will be described.
도 1은 일본 미심사 특허 공개 번호 7-113826호에 개시된 종래 전류 감지 회로를 도시하는 회로도이다.1 is a circuit diagram showing a conventional current sensing circuit disclosed in Japanese Unexamined Patent Publication No. 7-113826.
도 1에 도시된 전류 감지 회로는 전원 VDD 및 VSS 사이에 연결된 부하를 통해 흐르는 전류를 감지한다.The current sensing circuit shown in FIG. 1 senses the current flowing through the load connected between the power supplies VDD and VSS.
도 1에서, 전류 제어 회로(43)로부터의 지시에 근거하여 부하 전류를 제어하기 위한 전력 MOSFET(38)이 부하(37)의 전원 VSS측에 직렬 연결된다. 참조 번호 42는 전력 MOSFET(38)로 흐르는 부하 전류를 일정 비율의 작은 전류로 미러(mirroring)화하기 위한 전류 감지 전력 MOSFET를 나타낸다. 전류 감지 전력 MOSFET(42)의 게이트는 전력 MOSFET(38)의 게이트에 공통 연결된다.In Fig. 1, a power MOSFET 38 for controlling the load current based on the instruction from the current control circuit 43 is connected in series to the power supply VSS side of the load 37. Reference numeral 42 denotes a current sense power MOSFET for mirroring the load current flowing into the power MOSFET 38 to a small percentage of the current. The gate of the current sense power MOSFET 42 is commonly connected to the gate of the power MOSFET 38.
연산 증폭기(39) 및 귀환 회로 MOSFET(41)는 귀환 회로를 형성한다. 이러한 귀한 회로는 2개의 전력 MOSFET(38) 및 전류 감지 전력 MOSFET(42)의 단자 전압(드레인 및 소오스 사이의 전압)을 단일화한다. 즉, 연산 증폭기(39)의 비반전 입력 단자는 전력 MOSFET(38)의 드레인에 연결되고, 반전 입력 단자는 전류 감지 전력 MOSFET(42)의 드레인에 연결되며, 출력 단자는 귀환 회로 MOSFET(41)의 게이트에 연결된다.The operational amplifier 39 and the feedback circuit MOSFET 41 form a feedback circuit. This precious circuit unifies the terminal voltages (voltage between drain and source) of the two power MOSFETs 38 and the current sense power MOSFETs 42. That is, the non-inverting input terminal of the operational amplifier 39 is connected to the drain of the power MOSFET 38, the inverting input terminal is connected to the drain of the current sense power MOSFET 42, and the output terminal is the feedback circuit MOSFET 41. Is connected to the gate.
전류 미러 회로 MOSFET(40)는 귀환 회로 MOSFET(41)의 전원 전압 VDD측에 개재되어 있다. 전류 미러 회로 MOSFET(40)로 흐르는 부하 전류를 일정 비율의 작은 전류로 미러화하기 위한 전류 미러 회로 MOSFET(44)의 게이트는 전류 미러 회로 MOSFET(40)의 게이트에 공통 연결된다. 전력 감지 저항(45)은 전류 미러 회로 FET(44)의 전원 전압 VSS에 개재되어 있다.The current mirror circuit MOSFET 40 is interposed on the power supply voltage VDD side of the feedback circuit MOSFET 41. A gate of the current mirror circuit MOSFET 44 for mirroring the load current flowing through the current mirror circuit MOSFET 40 to a small percentage of the current is commonly connected to the gate of the current mirror circuit MOSFET 40. The power sensing resistor 45 is interposed in the power supply voltage VSS of the current mirror circuit FET 44.
이러한 종래의 예에서, 도 1에 도시된 바와 같이, 3가지인 전류 감지 전력 MOSFET(42), 귀환 회로 MOSFET(41), 및 전류 미러 회로 FET(40)는 전원 VDD 및 VSS사이에 배열되어야만 한다.In this conventional example, as shown in FIG. 1, three current sensing power MOSFETs 42, a feedback circuit MOSFET 41, and a current mirror circuit FET 40 must be arranged between the power supplies VDD and VSS. .
전류 감지 회로가 동작할 때, 도 1에 도시된 바와 같이, 전압 V1은 전류 감지 전력 MOSFET(42)의 소오스 및 드레인 전극 사이에서 발생되고, 전압 V2는 귀환 회로 MOSFET(41)의 소오스 및 드레인 전극 사이에 발생되며, 전압 V3은 전류 미러 회로 MOSFET(40)의 소오스 및 드레인 전극 사이에 발생된다. 이러한 경우에, 회로동작에 필요한 전원 VDD 및 VSS 사이의 전위차는 전압 V1, V2 및 V3의 합이다.When the current sensing circuit operates, as shown in FIG. 1, the voltage V1 is generated between the source and drain electrodes of the current sense power MOSFET 42, and the voltage V2 is the source and drain electrodes of the feedback circuit MOSFET 41. A voltage V3 is generated between the source and drain electrodes of the current mirror circuit MOSFET 40. In this case, the potential difference between the power supplies VDD and VSS necessary for the circuit operation is the sum of the voltages V1, V2 and V3.
그러므로, 종래의 전류 감지 회로에서 많은 소자가 전원 VDD 및 VSS 사이에 직렬 연결된다. 전원 VDD 및 VSS 사이의 전위차가 감소할 때, 회로는 동작하지 않는다.Therefore, in the conventional current sensing circuit, many elements are connected in series between the power supply VDD and VSS. When the potential difference between the power supplies VDD and VSS decreases, the circuit does not operate.
본 발명은 종래의 단점을 고려하여 행해진 것이며, 부하를 사이에 샌드위치하는 전원 간의 전위차가 작은 경우에도 동작할 수 있는 전류 감지 회로를 제공하는 것이 그 목적이다.SUMMARY OF THE INVENTION The present invention has been made in view of the disadvantages of the prior art, and an object thereof is to provide a current sensing circuit that can operate even when a potential difference between power supplies sandwiching a load is small.
상기 목적을 달성하기 위해, 본 발명의 제1 주 특징에 따르면, 부하에 연결된 드레인 전극 및 제2 전원에 연결된 소오스 전극을 갖고, 부하 전류를 제어하는 제1 FET, 상기 제1 FET의 게이트 전극에 연결된 게이트 전극 및 상기 제2 전원에 연결된 소오스 전극을 갖고, 상기 제1 FET를 통해 흐르는 전류를 선정된 비율로 미러화하는 제2 FET, 제1 전원에 연결된 소오스 전극 및 상기 제2 FET의 드레인 전극에 연결된 드레인 전극을 갖는 제3 FET, 상기 제3 FET의 게이트 전극에 연결된 게이트 전극 및 상기 제1 전원에 연결된 소오스 전극을 갖고, 상기 제3 FET를 통해 흐르는 전류를 선정된 비율로 미러화하는 제4 FET, 상기 제2 FET의 드레인 전극에 연결된 비반전 입력 단자, 상기 제1 FET의 드레인 전극에 연결된 반전 입력 단자 및 상기 제3 FET의 게이트 전극에 연결된 출력 단자를 갖는 연산 증폭기, 및 상기 제4 FET의 드레인 전극 및 제2 전원 사이에 개재되는 전류 감지 수단을 구비하는, 부하를 통해 흐르는 부하 전류를 감지하기 위한 전류 감지 회로가 제공된다.In order to achieve the above object, according to the first main feature of the present invention, a first FET having a drain electrode connected to a load and a source electrode connected to a second power supply, and controlling a load current to a gate electrode of the first FET; A second FET having a gate electrode connected to and a source electrode connected to the second power source, the second FET mirroring a current flowing through the first FET at a predetermined ratio, a source electrode connected to a first power source, and a drain electrode of the second FET A third FET having a drain electrode connected to the gate electrode; a gate electrode connected to the gate electrode of the third FET; and a source electrode connected to the first power source, and configured to mirror current flowing through the third FET at a predetermined ratio. A 4 FET, a non-inverting input terminal connected to the drain electrode of the second FET, an inverting input terminal connected to the drain electrode of the first FET, and an output terminal connected to the gate electrode of the third FET It is having an operational amplifier, and the fourth current for sensing the load current, flowing through the load having a current sensing means which is interposed between the drain electrode of the FET and the second power detection circuit is provided.
본 발명의 제2 주 특징에 따르면, 제1 전원에 연결된 소오스 전극 및 부하에 연결된 드레인 전극을 갖고, 부하 전류를 제어하는 제1 FET, 상기 제1 FET의 게이트 전극에 연결된 게이트 전극 및 상기 제1 전원에 연결된 소오스 전극을 갖고, 상기 제1 FET를 통해 흐르는 전류를 선정된 비율로 미러화하는 제2 FET, 상기 제2 FET의 드레인 전극에 연결된 드레인 전극 및 제2 전원에 연결된 소오스 전극을 갖는 제3 FET, 상기 제3 FET의 게이트 전극에 연결된 게이트 전극 및 상기 제2 전원에 연결된 소오스 전극을 갖고, 상기 제3 FET를 통해 흐르는 전류를 선정된 비율로 미러화하는 제4 FET, 상기 제2 FET의 드레인 전극에 연결된 비반전 입력 단자, 상기 제1 FET의 드레인 전극에 연결된 반전 입력 단자 및 상기 제3 FET의 게이트 전극에 연결된 출력 단자를 갖는 연산 증폭기, 및 상기 제4 FET의 드레인 전극 및 제1 전원 사이에 개재되는 전류 감지 수단을 구비하는, 부하를 통해 흐르는 부하 전류를 감지하기 위한 전류 감지 회로가 제공된다.According to a second main feature of the invention, a first FET having a source electrode connected to a first power supply and a drain electrode connected to a load, and controlling a load current, a gate electrode connected to a gate electrode of the first FET, and the first A second FET having a source electrode connected to a power source, the second FET mirroring a current flowing through the first FET at a predetermined ratio, a drain electrode connected to a drain electrode of the second FET, and a source electrode connected to a second power source A fourth FET having a three FET, a gate electrode connected to a gate electrode of the third FET, and a source electrode connected to the second power supply, and mirroring a current flowing through the third FET at a predetermined ratio, the second FET An operational amplifier having a non-inverting input terminal connected to the drain electrode of the first inductor, an inverting input terminal connected to the drain electrode of the first FET and an output terminal connected to the gate electrode of the third FET; A current sensing circuit is provided for sensing a load current flowing through a load, comprising current sensing means interposed between the drain electrode of the fourth FET and the first power source.
제1 및 제2 특징중의 어느 하나에 한정된 전류 감지 회로에서, 상기 부하는 상기 제1 전원, 상기 제2 전원, 및 상기 제1 및 제2 전원과 다른 제3 전원중 하나에 연결된 하나의 단자 및 상기 제1 FET의 드레인 전극에 연결된 다른 단자를 갖는다.In the current sensing circuit defined in any one of the first and second features, the load is one terminal connected to one of the first power source, the second power source, and a third power source different from the first and second power sources. And another terminal connected to the drain electrode of the first FET.
제1 및 제2 특징중의 어느 하나에 한정된 전류 감지 회로에서, 상기 부하는 위상 스위칭 소자를 경유하는 상기 제1 및 제2 전원중의 하나에 연결된 하나의 단자, 및 상기 제1 FET의 드레인 전극에 연결된 다른 단자를 가질 수 있다. 상기 위상 스위칭 소자는 상기 제1 및 제2 전원중의 하나에 연결된 소오스 전극을 갖는 제5 FET이며, 상기 제5 FET의 게이트 전극은 위상 스위칭 신호를 수신하고, 상기 제5 FET의 드레인 전극은 상기 부하의 다른 단자에 연결된다.In the current sensing circuit defined in any one of the first and second features, the load is one terminal connected to one of the first and second power supplies via a phase switching element, and the drain electrode of the first FET. It may have another terminal connected to it. The phase switching element is a fifth FET having a source electrode connected to one of the first and second power sources, the gate electrode of the fifth FET receives a phase switching signal, and the drain electrode of the fifth FET It is connected to the other terminal of the load.
제1 및 제2 주 특징중의 어느 하나에 한정된 전류 감지 회로에서, 상기 제1, 제2, 제3, 제4 및 제5 FET는 MOSFET이다.In the current sensing circuit defined in any one of the first and second main features, the first, second, third, fourth and fifth FETs are MOSFETs.
제1 및 제2 주 특징중의 어느 하나에 한정된 전류 감지 회로에서, 상기 전류 감지 수단은 전류 감지 저항이다.In the current sensing circuit defined in any one of the first and second main features, the current sensing means is a current sensing resistor.
제1 및 제2 주 특징중의 어느 하나에 한정된 전류 감지 회로에서, 상기 제2 전원은 접지 전위에 있다.In the current sensing circuit defined in any one of the first and second main features, the second power supply is at ground potential.
본 발명의 상기 특징에 따른 제1 효과로서는, 도 1에 도시된 종래 전류 감지 회로에 사용된 귀환 제어 MOSFET(41)가 생략될 수 있어서 소자의 수를 감소시킨다.As a first effect according to the above aspect of the present invention, the feedback control MOSFET 41 used in the conventional current sensing circuit shown in Fig. 1 can be omitted, thereby reducing the number of elements.
제2 효과로서는, 귀환 제어 MOSFET(41)가 생략될 수 있어서 귀환 제어 MOSFET(41)의 소오스 및 드레인 전극 사이의 동작에 필요한 전압을 제거할 수 있다. 전압의 감소는 최소 동작 전압(전원 VDD 및 VSS 사이의 전위차)을 감소시킬 수 있다. 전원 VDD 및 VSS 사이의 전위차가 작더라도, 회로 동작이 보장된다.As the second effect, the feedback control MOSFET 41 can be omitted, so that the voltage necessary for the operation between the source and drain electrodes of the feedback control MOSFET 41 can be eliminated. Reducing the voltage can reduce the minimum operating voltage (potential difference between power supply VDD and VSS). Even if the potential difference between the power supplies VDD and VSS is small, the circuit operation is guaranteed.
다시 말하면, 종래 회로는 전원 VDD 및 VSS 사이에 3개의 소자를 필요로 한다. 반대로, 본 발명은 전원 VDD 및 VSS 사이에 단지 2개의 소자를 필요로 하며, 이는 최소 동작 전압을 감소시킬 수 있다. 전력 소비를 억제하기 위해 전압이 감소되는 디바이스에서도, 본 발명의 전류 감지 회로는 고 정밀도로 전류를 감지할 수 있다.In other words, the conventional circuit requires three elements between the power supply VDD and VSS. In contrast, the present invention requires only two elements between power supply VDD and VSS, which can reduce the minimum operating voltage. Even in devices where the voltage is reduced to suppress power consumption, the current sensing circuit of the present invention can sense current with high precision.
상기의 것 및 본 발명의 많은 다른 목적, 특징 및 장점은 다음 상세한 설명 및 본 발명의 원리를 일체화하는 바람직한 실시예가 예시적인 예로서 도시된 첨부 도면을 참조할 때 당 기술 분야의 통상의 기술자에게 명백해질 것이다.The foregoing and many other objects, features and advantages of the present invention will become apparent to those skilled in the art when referring to the accompanying drawings in which the following detailed description and preferred embodiments incorporating the principles of the invention are shown by way of example. Will be.
도 1은 일본 미심사 특허 공개 번호 7-113826호에 개시된 종래 전류 감지 회로를 도시하는 회로도.1 is a circuit diagram showing a conventional current sensing circuit disclosed in Japanese Unexamined Patent Publication No. 7-113826.
도 2 내지 5는 본 발명의 제1 내지 4 실시예에 따른 전류 감지 회로를 각각 도시하는 회로도.2 to 5 are circuit diagrams respectively showing current sensing circuits according to the first to fourth embodiments of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 : 부하1: load
2, 4, 5, 7 : MOSFET2, 4, 5, 7: MOSFET
3 : 연산 증폭기3: op amp
6 : 전류 제어 회로6: current control circuit
8 : 전류 감지 저항8: current sense resistor
본 발명의 몇몇 바람직한 실시예가 첨부 도면을 참조하여 이하 상세히 설명된다.Some preferred embodiments of the invention are described in detail below with reference to the accompanying drawings.
본 발명에 따른 전류 감지 회로에서, 전원 VDD 및 VSS 사이에 직렬 연결된 소자 수는 종래 회로에서의 3개에서 2개로 감소되면서 회로 배열은 종래 회로에서와 같이 동일한 회로 동작을 달성할 수 있다. 전류 감지 회로는 종래 회로에 비해 보다 적은 수의 소자로 저 전압에서도 동작할 수 있다.In the current sensing circuit according to the present invention, the number of elements connected in series between the power supply VDD and VSS is reduced from three to two in the conventional circuit while the circuit arrangement can achieve the same circuit operation as in the conventional circuit. Current sensing circuits can operate at lower voltages with fewer devices than conventional circuits.
도 2는 본 발명의 제1 실시예에 따른 전류 감지 회로를 도시하는 회로도이다.2 is a circuit diagram showing a current sensing circuit according to a first embodiment of the present invention.
도 2에 도시된 전류 감지 회로는 전원 VDD 및 VSS 사이에 연결된 부하(1)를 통해 흐르는 전류를 감지한다.The current sensing circuit shown in FIG. 2 senses the current flowing through the load 1 connected between the power supplies VDD and VSS.
도 2에서, 전류 제어 회로(6)로부터의 지시에 근거하여 부하 전류(I1)를 제어하기 위한 MOSFET(2)는 부하(1)의 전원 VSS측에 직렬 연결된다. 참조 번호 5는 MOSFET(2)로 흐르는 부하 전류(I1)를 일정 비율의 작은 전류로 미러화하기 위한 MOSFET를 나타낸다. MOSFET(5)의 게이트는 MOSFET(2)의 게이트에 공통 연결된다.In FIG. 2, the MOSFET 2 for controlling the load current I1 based on the instruction from the current control circuit 6 is connected in series to the power supply VSS side of the load 1. Reference numeral 5 denotes a MOSFET for mirroring the load current I1 flowing into the MOSFET 2 to a small percentage of the current. The gate of the MOSFET 5 is commonly connected to the gate of the MOSFET 2.
즉, 부하 전류(I1)를 제어하기 위한 MOSFET(2)의 드레인 단자가 부하(1)에 연결되고, 소오스 전극은 전원 VSS에 연결된다.That is, the drain terminal of the MOSFET 2 for controlling the load current I1 is connected to the load 1, and the source electrode is connected to the power supply VSS.
MOSFET(2)로 흐르는 전류(I1)를 일정 비율의 작은 전류로 미러화하기 위한 MOSFET(5)의 게이트 전극은 MOSFET(2)의 게이트 및 전류 제어 회로(6)의 출력에 연결된다. MOSFET(5)의 소오스 전극은 전원 VSS에 연결된다. MOSFET(2 및 5)는 n : 1의 크기 비로 동일 소자 구조를 갖는다.The gate electrode of the MOSFET 5 for mirroring the current I1 flowing into the MOSFET 2 to a small proportion of the current is connected to the gate of the MOSFET 2 and the output of the current control circuit 6. The source electrode of the MOSFET 5 is connected to the power supply VSS. MOSFETs 2 and 5 have the same element structure with a size ratio of n: 1.
전류 미러 회로를 형성하는 MOSFET(4 및 7)의 소오스 전극은 전원 VDD에 연결되고, 그들의 게이트 전극은 연산 증폭기(3)의 출력에 연결된다. MOSFET(4 및 7)는 m : 1의 크기 비로 동일 소자 구조를 갖는다. MOSFET(4)의 드레인 전극은 MOSFET(5)의 드레인 전극에 연결된다. 연산 증폭기(3)의 비반전 입력 단자는 MOSFET(5)의 드레인 전극에 연결되고, 반전 입력 단자는 MOSFET(2)의 드레인 전극에 연결된다. MOSFET(7)의 드레인 전극은 전원 VSS에 연결된 하나의 단자를 갖는 전류 감지 저항(8)에 연결된다.The source electrodes of the MOSFETs 4 and 7 forming the current mirror circuit are connected to the power supply VDD, and their gate electrodes are connected to the output of the operational amplifier 3. MOSFETs 4 and 7 have the same element structure with a size ratio of m: 1. The drain electrode of the MOSFET 4 is connected to the drain electrode of the MOSFET 5. The non-inverting input terminal of the operational amplifier 3 is connected to the drain electrode of the MOSFET 5, and the inverting input terminal is connected to the drain electrode of the MOSFET 2. The drain electrode of the MOSFET 7 is connected to a current sense resistor 8 having one terminal connected to the power supply VSS.
도 2에 도시된 전류 감지 회로의 동작이 설명된다.The operation of the current sensing circuit shown in FIG. 2 is described.
도 2에 도시된 바와 같이, 제1 실시예는 부하 전류(I1)를 제어하기 위한 MOSFET(2) 및 MOSFET(2)로 흐르는 전류를 일정 비율의 작은 전류(I2)로 미러화하기 위한 전류 감지 MOSFET(5)를 채택한다. 전류 감지 MOSFET(5)로 흐르는 전류(I2)는 전원 VDD에 연결된 MOSFET(4 및 7)에 의한 전류(I3)로서 미러된다. 부하 전류(I1)는 전원 VSS에 연결된 전류 감지 저항(8)에 의한 전원 VSS의 기준 전위로서 감지된다.As shown in Fig. 2, the first embodiment is a current sensing for mirroring the MOSFET 2 for controlling the load current I1 and the current flowing through the MOSFET 2 with a small proportion of the small current I2. MOSFET 5 is adopted. The current I2 flowing into the current sense MOSFET 5 is mirrored as the current I3 by the MOSFETs 4 and 7 connected to the power supply VDD. The load current I1 is sensed as the reference potential of the power supply VSS by the current sense resistor 8 connected to the power supply VSS.
MOSFET(4 및 7)의 게이트 전극은 연산 증폭기(3)의 출력 전극에 연결된다. 연산 증폭기(3)의 비반전 입력 단자는 MOSFET(5)의 드레인 전극에 연결되고, 연산 증폭기(3)의 반전 입력 단자는 MOSFET(2)의 드레인 전극에 연결된다. 따라서, MOSFET(2 및 5)의 드레인 전극은 동일 전위에 있다. MOSFET(2 및 5)가 선형 영역에서 동작할 때 조차도, 부하 전류(I1)는 고 정밀도로 MOSFET(5)에 의한 작은 전류(I2)로서 미러화된다.The gate electrodes of the MOSFETs 4 and 7 are connected to the output electrodes of the operational amplifier 3. The non-inverting input terminal of the operational amplifier 3 is connected to the drain electrode of the MOSFET 5, and the inverting input terminal of the operational amplifier 3 is connected to the drain electrode of the MOSFET 2. Thus, the drain electrodes of the MOSFETs 2 and 5 are at the same potential. Even when the MOSFETs 2 and 5 operate in the linear region, the load current I1 is mirrored as a small current I2 by the MOSFET 5 with high precision.
더 구체적으로, 도 2에 도시된 전류 감지 회로에서, 연산 증폭기(3)는 부하 전류(I1)를 수신하는 MOSFET(2)의 드레인 전극의 전위를 n : 1로 부하 전류(I1)를 미러화하기 위한 전류 감지 MOSFET(5)의 드레인 전극의 전위와 동일하게 하도록 하기 위해 MOSFET(4)의 게이트 전압을 조절한다.More specifically, in the current sensing circuit shown in FIG. 2, the operational amplifier 3 mirrors the load current I1 with n: 1 as the potential of the drain electrode of the MOSFET 2 receiving the load current I1. The gate voltage of the MOSFET 4 is adjusted to be equal to the potential of the drain electrode of the current sense MOSFET 5.
MOSFET(2 및 5)가 선형 영역에서 동작할 때 조차도, 부하 전류 조절 MOSFET(2)에서 전류 감지 MOSFET(5)까지 미러된 전류는 MOSFET(2 및 5) 사이에 n : 1의 크기 비율의 고 정밀도로 결정된다. 1/n 부하 전류(I1)인 전류(I2)는 MOSFET(5)를 통해 안정하게 흐른다.Even when the MOSFETs 2 and 5 operate in the linear region, the mirrored current from the load current regulating MOSFET 2 to the current sense MOSFET 5 is a high ratio of n: 1 between the MOSFETs 2 and 5. Determined by precision The current I2, which is 1 / n load current I1, flows stably through the MOSFET 5.
전류 미러 회로를 형성하는 MOSFET(4 및 7)이 포화 영역에서 동작하기 때문에, 전류(I3)는 m : 1의 크기 비율에서 고 정밀도로 결정된다. 1/m 부하 전류(I2)인 전류, 즉, 1/(m × n) 부하 전류(I1)인 전류(I3)는 MOSFET(7)를 통해 안정하게 흐른다. 전류 감지 저항(8)은 전원 VSS의 기준으로서 부하 전류(I3)를 감지하기 위해 전류(I3) 및 전원 VSS의 경로 사이에 개재될 수 있다. 만약 전류(I3)가 감지될 수 있으면, 부하 전류(I1)가 상기 언급된 관계로부터 구해질 수 있다.Since the MOSFETs 4 and 7 forming the current mirror circuit operate in the saturation region, the current I3 is determined with high precision at a size ratio of m: 1. A current of 1 / m load current I2, that is, a current I3 of 1 / (m × n) load current I1, flows stably through the MOSFET 7. The current sense resistor 8 may be interposed between the path of the current I3 and the power supply VSS to sense the load current I3 as a reference for the power supply VSS. If the current I3 can be sensed, the load current I1 can be obtained from the above mentioned relationship.
도 3은 본 발명의 제2 실시예에 따른 전류 감지 회로를 도시하는 회로도이다.3 is a circuit diagram showing a current sensing circuit according to a second embodiment of the present invention.
도 3의 부하(10)는 도 2의 부하(1)에 대응하고, 도 3의 MOSFET(9)는 도 2의 MOSFET(2)에, 도 3의 연산 증폭기(11)는 도 2의 연산 증폭기(3)에, 도 3의 MOSFET(13)는 도 2의 MOSFET(4)에, 도 3의 MOSFET(12)는 도 2의 MOSFET(5)에, 도 3의 전류 제어 회로(14)는 도 2의 전류 제어 회로(6)에, 도 3의 MOSFET(16)는 도 2의 MOSFET(7)에, 도 3의 전류 감지 저항(15)은 도 2의 전류 감지 저항(8)에 대응한다.The load 10 of FIG. 3 corresponds to the load 1 of FIG. 2, the MOSFET 9 of FIG. 3 is the MOSFET 2 of FIG. 2, and the operational amplifier 11 of FIG. 3 is the operational amplifier of FIG. 2. 3, the MOSFET 13 of FIG. 3 is connected to the MOSFET 4 of FIG. 2, the MOSFET 12 of FIG. 3 is connected to the MOSFET 5 of FIG. 2, and the current control circuit 14 of FIG. In the current control circuit 6 in FIG. 2, the MOSFET 16 in FIG. 3 corresponds to the MOSFET 7 in FIG. 2, and the current sense resistor 15 in FIG. 3 corresponds to the current sense resistor 8 in FIG. 2.
또한 도 3에 도시된 회로 배열에 따르면, 부하(10)를 통해 흐르는 부하 전류가 전류 감지 저항(15)을 개재함으로써 구해질 수 있다.In addition, according to the circuit arrangement shown in FIG. 3, the load current flowing through the load 10 can be obtained by interposing the current sensing resistor 15.
도 4는 본 발명의 제3 실시예에 따른 전류 감지 회로를 도시하는 회로도이다.4 is a circuit diagram showing a current sensing circuit according to a third embodiment of the present invention.
도 4의 부하(18)는 도 2의 부하(1)에 대응한다. 도 4의 부하(18)는 전원 VDD에 연결된 소오스 전극, 및 위상 스위칭 소자(20)에 연결된 MOSFET(17)의 드레인 전극에 연결된 게이트 전극을 갖는다. 필요하다면, 위상 스위칭 회로(20)는 부하의 한 단자에 전위 VDD를 공급하도록 MOSFET(17)을 턴 온한다.The load 18 of FIG. 4 corresponds to the load 1 of FIG. 2. The load 18 of FIG. 4 has a source electrode connected to the power supply VDD and a gate electrode connected to the drain electrode of the MOSFET 17 connected to the phase switching element 20. If necessary, the phase switching circuit 20 turns on the MOSFET 17 to supply the potential VDD to one terminal of the load.
도 4의 MOSFET(19)는 도 2의 MOSFET(2)에 대응하고, 도 4의 연산 증폭기(21)는 도 2의 연산 증폭기(3)에, 도 4의 MOSFET(22)는 도 2의 MOSFET(4)에, 도 4의 MOSFET(23)는 도 2의 MOSFET(5)에, 도 4의 전류 제어 회로(24)는 도 2의 전류 제어 회로(6)에, 도 4의 MOSFET(25)는 도 2의 MOSFET(7)에, 도 4의 전류 감지 저항(26)은 도 2의 전류 감지 저항(8)에 대응한다.The MOSFET 19 of FIG. 4 corresponds to the MOSFET 2 of FIG. 2, the operational amplifier 21 of FIG. 4 is the operational amplifier 3 of FIG. 2, and the MOSFET 22 of FIG. 4 is the MOSFET of FIG. 2. 4, the MOSFET 23 of FIG. 4 is connected to the MOSFET 5 of FIG. 2, the current control circuit 24 of FIG. 4 is connected to the current control circuit 6 of FIG. 2, and the MOSFET 25 of FIG. 2 corresponds to the MOSFET 7 of FIG. 2, and the current sense resistor 26 of FIG. 4 corresponds to the current sense resistor 8 of FIG. 2.
도 4에 도시된 회로 배열에서도, 부하(10)를 통해 흐르는 부하 전류가 전류 감지 저항(26)을 개재함으로써 구해질 수 있다.Even in the circuit arrangement shown in FIG. 4, the load current flowing through the load 10 can be obtained by interposing the current sense resistor 26.
도 5는 본 발명의 제4 실시예에 따른 전류 감지 회로를 도시하는 회로도이다.5 is a circuit diagram showing a current sensing circuit according to a fourth embodiment of the present invention.
도 5의 부하(28)는 도 2의 부하(1)에 대응한다. 도 5의 부하(28)는 전원 VSS에 연결된 소오스 전극, 및 위상 스위칭 소자(31)에 연결된 MOSFET(29)의 드레인 전극에 연결된 게이트 전극을 갖는다. 필요하다면, 위상 스위칭 회로(31)는 부하의 한 단자에 전위 VSS를 공급하도록 MOSFET(29)을 턴 온한다.The load 28 of FIG. 5 corresponds to the load 1 of FIG. 2. The load 28 of FIG. 5 has a source electrode connected to the power supply VSS, and a gate electrode connected to the drain electrode of the MOSFET 29 connected to the phase switching element 31. If necessary, the phase switching circuit 31 turns on the MOSFET 29 to supply the potential VSS to one terminal of the load.
도 5의 MOSFET(27)는 도 2의 MOSFET(2)에 대응하고, 도 5의 연산 증폭기(30)는 도 2의 연산 증폭기(3)에, 도 5의 MOSFET(33)는 도 2의 MOSFET(4)에, 도 5의 MOSFET(32)는 도 2의 MOSFET(5)에, 도 5의 전류 제어 회로(34)는 도 2의 전류 제어 회로(6)에, 도 5의 MOSFET(36)는 도 2의 MOSFET(7)에, 도 5의 전류 감지 저항(35)은 도 2의 전류 감지 저항(8)에 대응한다.The MOSFET 27 of FIG. 5 corresponds to the MOSFET 2 of FIG. 2, the operational amplifier 30 of FIG. 5 is the operational amplifier 3 of FIG. 2, and the MOSFET 33 of FIG. 5 is the MOSFET of FIG. 2. (4), the MOSFET 32 of FIG. 5 is connected to the MOSFET 5 of FIG. 2, the current control circuit 34 of FIG. 5 is connected to the current control circuit 6 of FIG. 2, and the MOSFET 36 of FIG. 2 corresponds to the MOSFET 7 of FIG. 2, and the current sense resistor 35 of FIG. 5 corresponds to the current sense resistor 8 of FIG. 2.
즉, 도 5에 도시된 회로 배열에 따르면, 부하(10)를 통해 흐르는 부하 전류가 전류 감지 저항(35)을 개재함으로써 구해질 수 있다.That is, according to the circuit arrangement shown in FIG. 5, the load current flowing through the load 10 can be obtained by interposing the current sensing resistor 35.
상기 실시예에서, 부하에 인가된 전압은 미러 회로에 인가된 전압과 동일하다. 그러나, 본 발명은 이것에 제한되지는 않는다.In this embodiment, the voltage applied to the load is the same as the voltage applied to the mirror circuit. However, the present invention is not limited to this.
본 발명은 도 1에 도시된 종래 전류 감지 회로에 사용된 귀환 제어 MOSFET(41)가 생략될 수 있어서 소자의 수를 감소시키는 효과를 갖는다.The present invention has the effect of reducing the number of devices since the feedback control MOSFET 41 used in the conventional current sensing circuit shown in FIG. 1 can be omitted.
그래서, 본 발명은 귀환 제어 MOSFET(41)가 생략될 수 있어서 귀환 제어 MOSFET(41)의 소오스 및 드레인 전극 사이의 동작에 필요한 전압을 제거할 수 있다. 전압의 감소는 최소 동작 전압(전원 VDD 및 VSS 사이의 전위차)을 감소시킬 수 있다. 전원 VDD 및 VSS 사이의 전위차가 작더라도, 회로 동작이 보장된다.Thus, in the present invention, the feedback control MOSFET 41 can be omitted so that the voltage required for operation between the source and drain electrodes of the feedback control MOSFET 41 can be eliminated. Reducing the voltage can reduce the minimum operating voltage (potential difference between power supply VDD and VSS). Even if the potential difference between the power supplies VDD and VSS is small, the circuit operation is guaranteed.
다시 말하면, 종래 회로는 전원 VDD 및 VSS 사이에 3개의 소자를 필요로 하지만, 본 발명은 전원 VDD 및 VSS 사이에 단지 2개의 소자를 필요로 하며, 이는 최소 동작 전압을 감소시킬 수 있다. 전력 소비를 억제하기 위해 전압이 감소되는 디바이스에서도, 본 발명의 전류 감지 회로는 고 정밀도로 전류를 감지할 수 있다.In other words, the conventional circuit requires three elements between the power supplies VDD and VSS, but the present invention requires only two elements between the power supplies VDD and VSS, which can reduce the minimum operating voltage. Even in devices where the voltage is reduced to suppress power consumption, the current sensing circuit of the present invention can sense current with high precision.
Claims (16)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1998-006580 | 1998-01-16 | ||
| JP10006580A JPH11202002A (en) | 1998-01-16 | 1998-01-16 | Current detection circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990067935A true KR19990067935A (en) | 1999-08-25 |
Family
ID=11642277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990001131A KR19990067935A (en) | 1998-01-16 | 1999-01-15 | Current sensing circuit |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH11202002A (en) |
| KR (1) | KR19990067935A (en) |
| CN (1) | CN1141587C (en) |
| TW (1) | TW420751B (en) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100828247B1 (en) * | 2003-12-26 | 2008-05-07 | 로무 가부시키가이샤 | Overcurrent protection circuit, motor drive circuit, and semiconductor device |
| JP5168910B2 (en) * | 2007-01-18 | 2013-03-27 | 株式会社リコー | Light-emitting diode driving device using constant current circuit and constant current circuit |
| TWI385393B (en) * | 2008-11-28 | 2013-02-11 | Tatung Co | Current measuring module and a current measuring method employing the same |
| CN102033155A (en) * | 2010-12-03 | 2011-04-27 | 苏州华芯微电子股份有限公司 | Current detection circuit and method |
| CN102426285B (en) * | 2011-09-14 | 2013-07-17 | 深圳航天科技创新研究院 | Current sensor used for bidirectional current sampling |
| CN103134977B (en) * | 2011-11-28 | 2015-08-19 | 统达能源股份有限公司 | Big current arrangement for detecting and method for detecting thereof |
| JP5664536B2 (en) * | 2011-12-19 | 2015-02-04 | 株式会社デンソー | Current detection circuit and semiconductor integrated circuit device |
| CN103187716A (en) * | 2011-12-30 | 2013-07-03 | 中兴通讯股份有限公司 | Protective circuit of power amplifier tube, method of power amplifier tube and power amplifier tube |
| CN103323653B (en) * | 2013-07-05 | 2016-02-24 | 深圳市航天新源科技有限公司 | A kind of low limit sample circuit |
| CN104518773A (en) * | 2013-09-30 | 2015-04-15 | 晶宏半导体股份有限公司 | Resistor device reducing power consumption |
| CN106199129B (en) * | 2015-04-29 | 2019-12-10 | 台达电子工业股份有限公司 | high-end current monitoring device |
| CN104901359A (en) * | 2015-05-13 | 2015-09-09 | 无锡中星微电子有限公司 | Charging and discharging control device with battery current detection circuit |
| US9973183B2 (en) | 2015-09-28 | 2018-05-15 | Power Integrations, Inc. | Field-effect transistor device with partial finger current sensing FETs |
| WO2017118455A1 (en) * | 2016-01-04 | 2017-07-13 | Silicon Line Gmbh | Circuit and method for controlling and measuring a current in a charge element |
| US9983239B2 (en) * | 2016-05-13 | 2018-05-29 | Power Integrations, Inc. | Integrated linear current sense circuitry for semiconductor transistor devices |
| CN107290582A (en) * | 2017-07-12 | 2017-10-24 | 长沙方星腾电子科技有限公司 | A kind of current sampling circuit |
| WO2019056299A1 (en) * | 2017-09-22 | 2019-03-28 | 深圳传音通讯有限公司 | Circuit for measuring zero-voltage-drop current |
| CN107765068A (en) * | 2017-10-17 | 2018-03-06 | 电子科技大学中山学院 | Current detection circuit and current detection equipment |
| CN108226609B (en) * | 2017-12-27 | 2020-02-07 | 上海贝岭股份有限公司 | Current detection circuit for DC-DC converter |
| US10784829B2 (en) * | 2018-07-04 | 2020-09-22 | Texas Instruments Incorporated | Current sense circuit stabilized over wide range of load current |
| CN110244095B (en) * | 2019-07-19 | 2021-03-19 | 电子科技大学 | High-speed current sampling circuit with ultralow power consumption |
| CN112798882A (en) * | 2020-12-04 | 2021-05-14 | 上海芯导电子科技股份有限公司 | Improved light load detection circuit |
-
1998
- 1998-01-16 JP JP10006580A patent/JPH11202002A/en active Pending
-
1999
- 1999-01-12 TW TW088100424A patent/TW420751B/en not_active IP Right Cessation
- 1999-01-15 CN CNB991001850A patent/CN1141587C/en not_active Expired - Fee Related
- 1999-01-15 KR KR1019990001131A patent/KR19990067935A/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1229922A (en) | 1999-09-29 |
| CN1141587C (en) | 2004-03-10 |
| JPH11202002A (en) | 1999-07-30 |
| TW420751B (en) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990067935A (en) | Current sensing circuit | |
| US7315154B2 (en) | Voltage regulator | |
| US7142044B2 (en) | Voltage regulator | |
| US7282894B2 (en) | Method and apparatus for performing lossless sensing and negative inductor currents in a high side switch | |
| US6922321B2 (en) | Overcurrent limitation circuit | |
| US7002329B2 (en) | Voltage regulator using two operational amplifiers in current consumption | |
| KR100879835B1 (en) | Voltage regulator | |
| US6236194B1 (en) | Constant voltage power supply with normal and standby modes | |
| US6166530A (en) | Current-Limited switch with fast transient response | |
| EP2109801B1 (en) | Voltage regulator and method for voltage regulation | |
| KR19980064252A (en) | Low Dropout Voltage Regulator with PMOS Pass Element | |
| US20060226821A1 (en) | Voltage regulator circuit with two or more output ports | |
| JP5279544B2 (en) | Voltage regulator | |
| US5847556A (en) | Precision current source | |
| EP3933543A1 (en) | Low-dropout regulator for low voltage applications | |
| US7049799B2 (en) | Voltage regulator and electronic device | |
| CN102955058B (en) | Current-sensing circuit | |
| US20050088154A1 (en) | Voltage regulator | |
| JP2003114727A (en) | Electric power source circuit | |
| JP3907640B2 (en) | Overcurrent protection circuit | |
| JP2005147855A (en) | Human body detector | |
| JPH08285682A (en) | Reference voltage generating circuit | |
| WO2012137670A1 (en) | Load current detection circuit | |
| US20050110561A1 (en) | Precision margining circuitry | |
| JPH07222343A (en) | Overcurrent preventing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |