KR19990066546A - 웨이퍼 정렬 방법 - Google Patents

웨이퍼 정렬 방법 Download PDF

Info

Publication number
KR19990066546A
KR19990066546A KR1019980002575A KR19980002575A KR19990066546A KR 19990066546 A KR19990066546 A KR 19990066546A KR 1019980002575 A KR1019980002575 A KR 1019980002575A KR 19980002575 A KR19980002575 A KR 19980002575A KR 19990066546 A KR19990066546 A KR 19990066546A
Authority
KR
South Korea
Prior art keywords
alignment
photoresist film
region
material layer
exposed
Prior art date
Application number
KR1019980002575A
Other languages
English (en)
Inventor
윤희선
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980002575A priority Critical patent/KR19990066546A/ko
Publication of KR19990066546A publication Critical patent/KR19990066546A/ko

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 높은 정확도로 웨이퍼를 정렬시키는 웨이퍼 정렬 방법에 관한 것으로, 서로 다른 단차를 갖는 제 1 영역과 제 2 영역을 포함하는 정렬키가 형성된 반도체 기판 상에 적어도 하나 이상의 물질층을 형성한 후 웨이퍼를 정렬시키는 방법에 있어서, 상기 물질층 상에 포토레지스트막을 형성한다. 상기 제 1 영역의 일부의 포토레지스트막을 노광시킨다. 상기 노광된 포토레지스트막으로부터 상기 제 1 영역과 제 2 영역의 경계까지의 거리를 데이터로 사용하여 정렬 값을 보정한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 전면 노광 전에 국부적으로 정렬 마크에 노광하고 오프셋 값을 산출함으로써, 샘플을 사용하지 않고도 보다 정확한 정렬을 수행할 수 있고, 공정을 단순화시킬 수 있다.

Description

웨이퍼 정렬 방법(AN ALIGNMENT METHOD OF WAFER)
본 발명은 웨이퍼(wafer) 정렬(alignment) 방법에 관한 것으로, 좀 더 구체적으로는 샘플 웨이퍼(sample wafer)를 사용하지 않고도 높은 정확도(high accuracy)의 정렬이 수행되도록 하는 웨이퍼 정렬 방법에 관한 것이다.
반도체 장치가 고집적화 됨에 따라 점차 미세한 패턴(pattern) 형성이 요구되고 있다. 아울러, 엄격한 층간 정렬이 요구되고 있다.
현재까지의 기술은 반도체 기판 상에 이전 단계에서 형성된 정렬 마크(alignment mark)를 광학적인 방법을 사용하여 설계값(기준값) 보다 벗어난 정도를 체크한 후 다음 층을 노광(exposure)하는 방법이 보편화되어 있다.
그러나, 기존 방법은 정렬 마크 상에 형성된 포토레지스트막 또는 산화막 등으로 인해 레이저(laser)로 검출한 신호의 변형 또는 에러(error)가 발생되는 문제점을 갖는다.
이에 따라, 흔히 샘플(sample)이라고 하는 1 매의 웨이퍼를 먼저 노광한 후 현상(developing)하여 이전 단계의 정렬 마크와 현재 단계의 정렬 마크의 정렬도를 체크한다. 상기 샘플의 기판 전면의 데이터를 통계 처리한 후 실질적인 오프셋(offset) 값을 설정하여 메인 랏(main lot)에 대한 노광 공정을 진행하게 된다.
상술한 바와 같은 웨이퍼 정렬 방법은 샘플에 대한 공정 시간 및 측정, 보정 작업이 추가되므로 비효율적인 문제점을 갖는다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 정렬의 정확도를 향상시킬 수 있고, 샘플로 인한 비효율성을 제거할 수 있는 반도체 기판의 정렬 방법을 제공함에 그 목적이 있다.
도 1 및 도 2는 본 발명의 실시예에 따른 웨이퍼 정렬 방법을 설명하기 위한 정렬 마크의 수직 단면도;
도 3 및 도 4는 도 1 및 도 2의 각 평면도.
* 도면의 주요 부분에 대한 부호의 설명
2 : 반도체 기판 4 : 정렬 마크
6 : 물질층 8 : 포토레지스트막
(구성)
상술한 목적을 달성하기 위한 본 발명에 의하면, 웨이퍼의 정렬 방법은, 서로 다른 단차를 갖는 제 1 영역과 제 2 영역을 포함하는 정렬키가 형성된 반도체 기판 상에 적어도 하나 이상의 물질층을 형성한 후 웨이퍼를 정렬시키는 방법에 있어서, 상기 물질층 상에 포토레지스트막을 형성하는 단계와; 상기 제 1 영역의 일부의 포토레지스트막을 노광 시키는 단계와; 상기 노광된 포토레지스트막으로부터 상기 제 1 영역과 제 2 영역의 경계까지의 거리를 데이터로 사용하여 정렬 값을 보정한다.
이 방법의 바람직한 실시예에 있어서, 상기 제 1 영역은 상기 제 2 영역보다 상대적으로 낮은 단차를 갖는다.
이 방법의 바람직한 실시예에 있어서, 상기 정렬값 보정은 노광된 포토레지스트막과 노광 되지 않은 포토레지스트막의 광학적 차이를 이용하여 수행된다.
(작용)
본 발명에 의한 웨이퍼 정렬 방법은 샘플 사용에 따른 비효율성을 제거하고, 정렬의 정확도를 향상시킨다.
(실시예)
도 4를 참조하면, 본 발명의 실시예에 따른 신규한 웨이퍼 정렬 방법은, 서로 다른 단차를 갖는 제 1 영역과 제 2 영역을 포함하는 정렬키가 형성된 반도체 기판 상에 적어도 하나 이상의 물질층을 형성한 후 웨이퍼를 정렬시키는 방법에 있어서, 상기 물질층 상에 포토레지스트막을 형성한다. 상기 제 1 영역의 일부의 포토레지스트막을 노광 시킨다. 상기 노광된 포토레지스트막과 노광 되지 않은 포토레지스트막의 광학적 차이를 이용하여 정렬 값을 보정한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 전면 노광 전에 국부적으로 정렬 마크에 노광하고 오프셋 값을 산출함으로써, 샘플을 사용하지 않고도 보다 정확한 정렬을 수행할 수 있고, 공정을 단순화시킬 수 있다.
이하, 도 1 내지 도 4를 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명에 따른 웨이퍼 정렬 방법을 설명하기 위해 간단한 구조의 마크를 사용하여 설명한다.
도 1 및 도 2는 본 발명의 실시예에 따른 웨이퍼 정렬 방법을 설명하기 위한 정렬 마크의 수직 단면도이고, 도 3 및 도 4는 도 1 및 도 2의 각 평면도이다.
도 1 및 도 3을 참조하면, 반도체 기판(2) 상에 서로 다른 단차를 갖는 제 1 영역(a)과 제 2 영역(b)을 포함하는 정렬 마크(4)가 형성되어 있다. 상기 제 1 영역(a)은 상기 제 2 영역(b) 보다 상대적으로 낮은 단차를 갖는다.
상기 정렬 마크(4)는 포지티브형(positive type)이 아닌 네거티브형(negative type) 등 여러 가지로 형성할 수 있다.
상기 정렬 마크(4)를 포함하여 반도체 기판(2) 상에 적어도 하나 이상의 물질층(6)이 형성된다.
상기 물질층(6) 상에 이 물질층(6)의 패터닝을 위한 포토레지스트막(8)을 형성한다.
도 3에 있어서, 상기 제 1 영역(a)의 포토레지스트막(8)의 일부(참조 부호 'c')를 노광 시킨다. 상기 노광은 기존 방식과 동일하게 이미 형성된 정렬 마크를 스텝퍼(stepper)에서 인식하여 데이터 처리를 한 후 수행된다.
상기 과정을 거치게 되면 노광된 포토레지스트막(8a)과 노광 되지 않은 포토레지스트막(8b)의 화학 조성이 달라지게 된다. 또한, 물리적 차이를 갖는다.
이 현상을 응용하여 레이저(laser) 또는 기타 광학을 이용하여 포토레지스트 상에서 이전 단계의 정렬 마크와 현재 단계의 정렬 마크 사이의 오정렬 정도(오프셋 값)를 산출한다. 즉, 도 4를 참조하면, 노광 영역(c)으로부터 상기 제 1 영역(a)과 제 2 영역(b)의 경계까지의 사방으로의 거리 즉, x1, x2, y1, 그리고 y2를 산출하여 정렬 값을 보정한다.
식별 방법은 예를 들어, 노광된 포토레지스트막(8a)과 노광 되지 않은 포토레지스트막(8b)의 광학적인 차이를 이용하여 이미지 프로세싱(image processing)하는 기술을 사용한다.
후속 공정으로, 상술한 바와 같은 국부적인 정렬 마크 노광 후 얻어진 오프셋 값을 이용하여 웨이퍼 전면 노광 또는 다른 웨이퍼 노광을 수행한다.
본 발명은 종래의 웨이퍼 정렬 방법이 샘플에 대한 공정 시간 및 측정, 보정 작업이 추가되는 비효율적인 문제점을 해결한 것으로서,
포토레지스트막이 노광된 부분과 노광 되지 않은 부분의 화학적 조성이 달라져서 광학적 차이를 갖게 되는 것을 이용함으로써, 샘플을 사용하지 않고도 보다 정확한 정렬을 수행할 수 있고, 공정을 단순화시킬 수 있는 효과가 있다.

Claims (3)

  1. 서로 다른 단차를 갖는 제 1 영역(a)과 제 2 영역(b)을 포함하는 정렬키(4)가 형성된 반도체 기판(2) 상에 적어도 하나 이상의 물질층(6)을 형성한 후 웨이퍼를 정렬시키는 방법에 있어서,
    상기 물질층(6) 상에 포토레지스트막(8)을 형성하는 단계와;
    상기 제 1 영역(a)의 일부의 포토레지스트막(8)을 노광 시키는 단계와;
    상기 노광된 포토레지스트막(8a)으로부터 상기 제 1 영역(a)과 제 2 영역(b)의 경계까지의 거리를 데이터로 사용하여 정렬 값을 보정하는 것을 특징으로 하는 웨이퍼 정렬 방법.
  2. 제 1 항에 있어서,
    상기 제 1 영역(a)은 상기 제 2 영역(b)보다 상대적으로 낮은 단차를 갖는 것을 특징으로 하는 웨이퍼 정렬 방법.
  3. 제 1 항에 있어서,
    상기 정렬값 보정은 상기 노광된 포토레지스트막(8a)과 노광 되지 않은 포토레지스트막(8b)의 광학적 차이를 이용하여 수행되는 것을 특징으로 하는 웨이퍼 정렬 방법.
KR1019980002575A 1998-01-30 1998-01-30 웨이퍼 정렬 방법 KR19990066546A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980002575A KR19990066546A (ko) 1998-01-30 1998-01-30 웨이퍼 정렬 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980002575A KR19990066546A (ko) 1998-01-30 1998-01-30 웨이퍼 정렬 방법

Publications (1)

Publication Number Publication Date
KR19990066546A true KR19990066546A (ko) 1999-08-16

Family

ID=65892917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002575A KR19990066546A (ko) 1998-01-30 1998-01-30 웨이퍼 정렬 방법

Country Status (1)

Country Link
KR (1) KR19990066546A (ko)

Similar Documents

Publication Publication Date Title
US6218200B1 (en) Multi-layer registration control for photolithography processes
US7190824B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US5783341A (en) Alignment for layer formation through determination of target values for translation, rotation and magnification
US6484060B1 (en) Layout for measurement of overlay error
US6342703B1 (en) Exposure apparatus, exposure method, and device manufacturing method employing the exposure method
US7333173B2 (en) Method to simplify twin stage scanner OVL machine matching
US8174673B2 (en) Method for wafer alignment
KR101089839B1 (ko) 노광장치 및 위치맞춤 방법
JP3258178B2 (ja) 位置合わせ方法
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
KR19990066546A (ko) 웨이퍼 정렬 방법
KR20090099871A (ko) 반도체 소자의 정렬키 및 그 형성 방법
JPH06324475A (ja) レチクル
KR100457223B1 (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
US6784070B2 (en) Intra-cell mask alignment for improved overlay
KR960002287B1 (ko) 정렬/노광장치의 스텝핑 정밀도 측정방법
KR20010028305A (ko) 위치정합 보정 방법
JP2002222762A (ja) 半導体露光装置のレチクルのレベル測定方法
KR20050111821A (ko) 오버레이 마크
KR100576425B1 (ko) 감광막 두께를 이용한 오버레이 측정 방법
KR100501665B1 (ko) 래티클 구조
KR100532761B1 (ko) 오버레이 측정 마크의 형성 방법
KR100310540B1 (ko) 반도체 소자의 셀 프로젝션 마스크 제조방법
KR100577556B1 (ko) 반도체 제조용 노광장치의 매칭방법
KR20010028937A (ko) 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination