KR19990065831A - Driving method of 3-electrode surface discharge plasma display panel - Google Patents

Driving method of 3-electrode surface discharge plasma display panel Download PDF

Info

Publication number
KR19990065831A
KR19990065831A KR1019980001295A KR19980001295A KR19990065831A KR 19990065831 A KR19990065831 A KR 19990065831A KR 1019980001295 A KR1019980001295 A KR 1019980001295A KR 19980001295 A KR19980001295 A KR 19980001295A KR 19990065831 A KR19990065831 A KR 19990065831A
Authority
KR
South Korea
Prior art keywords
lines
sustain
subfield
line
brightness
Prior art date
Application number
KR1019980001295A
Other languages
Korean (ko)
Other versions
KR100267545B1 (en
Inventor
임근수
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980001295A priority Critical patent/KR100267545B1/en
Publication of KR19990065831A publication Critical patent/KR19990065831A/en
Application granted granted Critical
Publication of KR100267545B1 publication Critical patent/KR100267545B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)상에 화상의 계조(gray scale)를 표시하는 방법에 관한 것으로서,The present invention relates to a method of displaying gray scale of an image on a three-electrode surface discharge plasma display panel (hereinafter referred to as a three-electrode surface discharge PDP).

1 프레임(frame)을 X개의 서브필드(sub-field)로 분할하고 상기 각각의 서브필드에 인가되는 서스테인펄스(sustain pulse)의 수를 조정함으로써 상기 각각의 서브필드에 의해 표현되는 밝기의 레벨에 서로 다른 가중치를 두며, 전체화면을 수평라인(H-line)을 따라 X개의 부화면으로 나누고 상기 X개의 부화면이 각각 서로 다른 서브필드를 표현하도록 하되, 1 프레임동안에는 전체화면의 모든 셀(cell)들이 각각 상기 X개의 서브필드를 한번씩 표현하도록 하기 위하여, 상기 서스테인펄스의 매주기마다 전체화면중 일부라인들의 서브필드를 변경하는 어드레싱(addressing)과정이 있고, 상기 어드레싱과정은 X개 부화면당 1라인씩 선택된 X라인 단위로 수행되는 서브프레임(sub-frame)방식에 있어서,By dividing one frame into X subfields and adjusting the number of sustain pulses applied to each subfield, the level of brightness represented by each subfield is adjusted. With different weights, divide the entire screen into X subscreens along a horizontal line (H-line) and let each of the X subscreens represent different subfields. There is an addressing process of changing the subfields of some lines of the entire screen every cycle of the sustain pulse so that each of the X subfields is represented once, and the addressing process is 1 per X subscreen. In a sub-frame method performed in units of X lines selected line by line,

상기 X라인에 대한 어드레싱과정이 하나의 서스테인주기내에서 한꺼번에 수행되는 종래의 구동방법은, X개의 소거펄스가 모두 하나의 서스테인주기사이에 삽입되어야 하고 상기 X개의 소거펄스가 기본적으로 차지하는 시간때문에 서스테인펄스의 주파수를 증가시키는데 한계가 있는 문제점을 해결하기 위하여, 본 발명에서는 상기 서브필드를 변경하고자 하는 X라인에 대한 어드레싱(addressing)과정에 필요한 일련의 소거방전을 몇 개의 서스테인주기에 분산시켜서 수행하여 서스테인펄스의 주파수를 증가시킬 수 있도록 한 것을 특징으로 한다.In the conventional driving method in which the addressing process for the X-line is performed all at once in one sustain period, the X erase pulses must be inserted between one sustain period and sustained because of the time occupied by the X erase pulses. In order to solve the problem of increasing the frequency of the pulse, in the present invention, a series of erase discharges required for the addressing process for the X-line to change the subfield is distributed by several sustain periods. It is characterized in that to increase the frequency of the sustain pulse.

상기와 같은 본 발명에 의하면 서스테인펄스의 주파수를 크게 증가시킬 수 있기 때문에 셀의 단위시간당 방전횟수가 마찬가지로 증가되고, 그에 비례하여 휘도를 높일 수 있으므로 플라즈마 디스플레이 패널(PDP)의 단점인 저휘도문제를 해결할 수가 있다.According to the present invention as described above, since the frequency of the sustain pulse can be greatly increased, the number of discharges per unit time of the cell is similarly increased, and the luminance can be increased in proportion to the low luminance problem, which is a disadvantage of the plasma display panel (PDP). I can solve it.

또한 본 발명은 고해상도 다스플레이에도 용이하게 적용될 수 있는 장점이 있다.In addition, the present invention has an advantage that can be easily applied to a high resolution display.

Description

3전극 면방전 플라즈마 디스플레이 패널의 구동방법Driving method of 3-electrode surface discharge plasma display panel

본 발명은 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)의 구동방법에 관한 것으로서, 특히 화상의 계조(gray scale)를 표현하는 방법에 관한 것이다.The present invention relates to a method of driving a three-electrode surface discharge plasma display panel (hereinafter referred to as a three-electrode surface discharge PDP), and more particularly, to a method of expressing gray scale of an image.

지금까지 디스플레이(display) 수단의 주종을 이루어 왔던 CRT(Cathode Ray Tube)는 하나의 전자총으로 전자빔을 형광면전체에 주사하기 때문에 형광면과 전자총사이의 거리를 크게 취하지 않으면 안된다.The CRT (Cathode Ray Tube), which has been the mainstay of the display means, scans the electron beam through the entire fluorescent surface with a single electron gun, so the distance between the fluorescent surface and the electron gun must be large.

상기와 같은 특성상 CRT는 부피가 크고, 무게가 무거우며, 화면을 평면으로 구현하기가 어렵고, 대형화면의 구현이 어려운 점등 여러 가지 문제점을 가지고 있다.Due to the above characteristics, CRT is bulky, heavy, difficult to implement a flat screen, and difficult to realize a large screen.

상기와 같은 CRT의 문제점을 극복하기 위하여 LCD, 플렛비젼 패널, PDP(Plasma Display Pannel)등 두께가 얇고 가벼우며, 대형화면구현을 가능하도록 하는 여러 가지 디스플레이 기술이 활발하게 연구되고 있다.In order to overcome the problems of the CRT as described above, various display technologies such as LCD, flat vision panel, and plasma display pannel (PDP) are thin and light and enable large screen realization.

그중에서, 상기 PDP는 복수개의 투명전극이 형성된 얇은 전면기판과 후면기판사이에 방전가스를 주입하고 상기 투명전극사이에 전압을 가해 방전을 시킬 때 발생하는 자외선에 의해 상기 후면기판의 표면에 도포된 형광체가 발광하도록 하며, 상기 전극과 형광체로 이루어지는 각각의 발광소는 격벽으로 분리된 셀로 형성되어 각각 독립적으로 구동되고, 전체적으로 얇고 넓은 평면을 이루는 매트릭스 구조로 되어 있기 때문에, 무게가 가볍고 화면의 평면화와 대형화면의 구현이 용이할 뿐만 아니라, 색번짐이나 포커스의 열화등을 배제할 수 있는 장점을 가지고 있기 때문에 CRT의 한계를 극복할 수 있는 새로운 디스플레이 수단으로 관심의 촛점이 되고 있다.Among them, the PDP is applied to the surface of the rear substrate by ultraviolet rays generated when a discharge gas is injected between the thin front substrate and the rear substrate on which the plurality of transparent electrodes are formed, and discharged by applying a voltage between the transparent electrodes. The phosphor emits light, and each of the light emitting elements composed of the electrode and the phosphor is formed of cells separated by partition walls, and each of them is driven independently. Not only is it easy to implement a large screen, but also has the advantage of eliminating color bleeding and deterioration of focus, so it has become a focus of attention as a new display means that can overcome the limitation of CRT.

상기와 같은 PDP는 구동전압의 형태에 따라 직류전압에 의해 구동되는 DC PDP와, 정현파 교류전압 또는 펄스전압에 의해 구동되는 AC PDP로 구분되는데 앞으로 본고에서는 AC PDP에 대해서만 논의 하기로 한다.The PDP is classified into a DC PDP driven by a DC voltage and an AC PDP driven by a sine wave AC voltage or a pulse voltage according to the type of driving voltage. In this paper, only the AC PDP will be discussed.

도 1에는 교류 PDP 중 가장 많이 사용되고 있는 640×480 해상도의 컬러 3전극 면방전 PDP와, 상기 3전극 면방전 PDP 상에 동화상(moving image) 또는 정지화상(still image)을 표시하는 일반적인 3전극 면방전 PDP 구동회로의 간략화된 구성이 도시되어 있다.1 shows a color three-electrode surface discharge PDP having a resolution of 640 × 480, which is most commonly used among AC PDPs, and a typical three-electrode surface for displaying a moving image or still image on the three-electrode surface discharge PDP. A simplified configuration of the discharge PDP driving circuit is shown.

도 1에서 참조번호 10은 480개의 제 1 유지전극(Y1∼Y480)과 480개의 제 2 유지전극(Z1∼Z480)이 교대로 하나씩 상호 평행하게 배열되어 있고, 1920개의 어드레스전극(A1∼A1920)이 상기 제 1 및 제 2 유지전극들(Y1∼Y480, Z1∼Z480)과 소정 공간을 사이에 두고 직교하도록 배열되어 있으며, 480개의 제 1 및 제 2 유지전극(Y1∼Y480, Z1∼Z480)과 1920개의 어드레스전극(A1∼A1920)의 각 교차점마다 셀이 형성되어 전체 화면이 매트릭스 형태의 480×1920개 R(Red), G(Green), B(Blue)셀로 구성되어 있는 640×480 해상도의 컬러 3전극 면방전 PDP를 나타낸다.In FIG. 1, reference numeral 10 denotes 480 first sustain electrodes Y 1 to Y 480 and 480 second sustain electrodes Z 1 to Z 480 alternately arranged in parallel with each other, and includes 1920 address electrodes ( A 1 to A 1920 are arranged to be orthogonal to the first and second sustain electrodes Y 1 to Y 480 and Z 1 to Z 480 with a predetermined space therebetween, and 480 first and second sustain electrodes. Cells are formed at each intersection of the electrodes Y 1 to Y 480 and Z 1 to Z 480 and the 1920 address electrodes A 1 to A 1920 so that the entire screen is 480 × 1920 R (Red), G in a matrix form. A color three-electrode surface discharge PDP with a resolution of 640x480 consisting of (Green) and B (Blue) cells is shown.

상기 480개 제 2 유지전극(Z1~Z480)은 제 2 공통유지전극(Z)에 의해 상호 병렬로 연결되어 있다.The 480 second sustain electrodes Z 1 to Z 480 are connected in parallel to each other by the second common sustain electrode Z.

참조번호 20은 3전극 면방전 PDP(10)의 제 1 유지전극들(Y1∼Y480)과 연결되어 상기 제 1 유지전극들(Y1∼Y480)에 구동 펄스를 공급하는 Y 구동부를 나타내고,Reference numeral 20 is connected with a three-electrode surface discharge sustain first of PDP (10) electrodes (Y 1 ~Y 480) a Y driver for supplying a driving pulse to the first one of the sustain electrodes (Y 1 ~Y 480) Indicate,

30은 3전극 면방전 PDP(10)의 제 2 공통 유지전극(Z)과 연결되어 상기 제 2 공통 유지전극(Z)을 통해 제 2 유지전극들(Z1∼Z480)에 구동 펄스를 공급하는 Z 구동부를 나타내고,30 is connected to the second common sustain electrode Z of the 3-electrode surface discharge PDP 10 to supply driving pulses to the second sustain electrodes Z 1 to Z 480 through the second common sustain electrode Z. Z drive unit

40은 3전극 면방전 PDP(10)의 어드레스전극들(A1∼A1920)과 연결되어 각 셀에 해당되는 디지털 화상 신호에 따라 상기 어드레스전극들(A1∼A1920)에 선택적으로 구동 펄스를 공급하는 어드레스구동부를 나타내며,40 is connected to the address electrodes A 1 to A 1920 of the 3-electrode surface discharge PDP 10 to selectively drive pulses to the address electrodes A 1 to A 1920 according to the digital image signal corresponding to each cell. Indicates an address driver for supplying

50은 외부에서 입력되는 아날로그 화상 신호(IMAGE)를 디지털화하여 디지털 화상 신호를 출력하고, 상기 디지털 화상 신호와 각종 외부 입력(클록(CLK), 수평 동기신호(HS), 수직 동기신호(VS))에 따라 각종 제어신호와 구동 펄스를 발생시켜 상기 Y 구동부(20)와 Z 구동부(30)와 어드레스 구동부(40)에 공급하는 시스템 제어부를 나타낸다.50 digitizes the analog image signal IMAGE input from the outside to output a digital image signal, and the digital image signal and various external inputs (clock CLK, horizontal synchronization signal HS, vertical synchronization signal VS) The control unit generates various control signals and drive pulses, and supplies them to the Y driver 20, the Z driver 30, and the address driver 40.

한편, 상기 3전극 면방전 PDP(10)의 i 번째 행과 j 번째 열에 위치한 셀의 단면도(단, 전면 기판은 90°회전됨)가 도시되어 있는 도 2를 참조하여 하나의 셀의 구조를 설명하면 다음과 같다.Meanwhile, a structure of one cell will be described with reference to FIG. 2, in which a cross-sectional view of a cell positioned in an i th row and a j th column of the three-electrode surface discharge PDP 10 is rotated by 90 °. Is as follows.

먼저, 상호 평행한 i 번째 제 1 유지전극(Yi)과 i 번째 제 2 유지전극(Zi)이 화상의 표시면인 전면 기판(11)의 일면에 형성되어 있고, 상기 제 1 유지전극(Yi)과 제 2 유지전극(Zi) 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 유전체층(12)이 형성되어 있고, 상기 유전체층(12) 위에 방전시 일어나는 스퍼터링(sputtering)으로부터 상기 제 1 유지전극(Yi)과 제 2 유지전극(Zi)과 유전체층(12)을 보호하는 산화마그네슘(MgO) 보호막(13)이 형성되어 있다.First, the i-th first sustaining electrode Y i and the i-th second sustaining electrode Z i parallel to each other are formed on one surface of the front substrate 11, which is a display surface of an image, and the first sustain electrode ( A dielectric layer 12 is formed on Y i ) and the second sustain electrode Z i to limit the discharge current during discharge and facilitate the generation of wall charges, and sputtering occurs during discharge on the dielectric layer 12. A magnesium oxide (MgO) protective film 13 is formed to protect the first sustain electrode Y i , the second sustain electrode Z i , and the dielectric layer 12.

또한, 상기 전면 기판(11)과 소정 거리를 사이에 두고 대향되게 위치한 배면 기판(14) 중 상기 전면 기판(11)과의 대향면에 j 번째 어드레스전극(Aj)이 형성되어 있고, 상기 어드레스전극(Aj)의 양측에 셀간 혼색을 방지하고 방전공간을 확보하는 제 1, 2 격벽(15a, 15b)이 상기 어드레스전극(Aj)과 평행하게 각각 형성되어 있고, 상기 어드레스전극(Aj) 위와 제 1, 2 격벽(15a, 15b)의 일부에 형광체(16)가 도포되어 있으며, 방전공간 내부에는 방전가스가 주입되어 있다.In addition, a j-th address electrode A j is formed on a surface opposite to the front substrate 11 among the rear substrates 14 that face the front substrate 11 with a predetermined distance therebetween. electrode (a j) to prevent inter-cell color mixture on both sides of the first and second partition walls, and secured to the discharge space (15a, 15b) is, and is formed in the parallel to the address electrode (a j), respectively, and the address electrode (a j of Phosphor 16 is coated on a portion of the first and second partitions 15a and 15b, and a discharge gas is injected into the discharge space.

상기와 같이 구성된 3전극 면방전 PDP의 각 셀의 기본 구동 원리는 다음과 같다.The basic driving principle of each cell of the three-electrode surface discharge PDP configured as described above is as follows.

먼저, 제 1 유지전극(Yi)과 어드레스전극(Aj) 사이에 소정 전압을 인가하면 제 1 유지전극(Yi)과 어드레스전극(Aj)간에 어드레스 방전이 일어나 제 1 유지전극(Yi) 위의 산화마그네슘 보호막(13) 표면과 어드레스전극(Aj) 위의 형광체(16) 표면에 서로 반대 극성의 벽전하가 각각 생성된다. 이 때, 제 2 유지전극(Zi) 위의 산화마그네슘 보호막(13) 표면에도 어드레스전극(Aj) 위의 형광체(16) 표면에 생성된 벽전하와 동일 극성의 벽전하가 생성된다.First, the first sustain electrode (Y i) and the address electrode (A j) by applying a predetermined voltage between the address discharge between the first sustain electrode (Y i) and the address electrode (A j) up the first sustain electrode (Y i ) Wall charges of opposite polarities are respectively generated on the surface of the magnesium oxide protective film 13 on and the surface of the phosphor 16 on the address electrode A j . At this time, the wall charges having the same polarity as the wall charges generated on the surface of the phosphor 16 on the address electrode A j are also generated on the surface of the magnesium oxide protective film 13 on the second sustain electrode Z i .

그 후, 제 1 유지전극(Yi)과 제 2 유지전극(Zi) 사이에 바로 전의 어드레스 방전에 의해 생성된 벽전하와 동일 극성의 소정 전압을 인가하면 제 1 유지전극(Yi)과 제 2 유지전극(Zi) 간에 서스테인 방전이 일어난다.Then, the first sustain electrodes (Y i) and the second sustain electrode (Z i) applying a predetermined voltage having the same polarity and the wall charges generated by the address discharge before directly between the first sustain electrode (Y i) and Sustain discharge occurs between the second sustain electrodes Z i .

상기에서 서스테인방전이 일어나면 방전공간에 전계가 발생하여 방전가스 중의 미량 전자들이 가속되고, 상기 가속된 전자들이 방전가스의 중성입자들과 충돌하면 상기 중성입자가 전자와 이온으로 전리되며, 상기 전리된 전자들 또한 상기 전계에 의해 가속되어 상기 중성입자와의 충돌에 참여하게 되고, 그에 따라 상기 중성입자가 점차 빠른 속도로 전자와 이온으로 전리되어(Electron Avalanche) 방전가스가 플라즈마 상태로 되는 동시에 진공 자외선이 발생되며, 상기 진공 자외선이 형광체(16)를 여기시켜 가시광을 발생시키면 i 번째 행과 j 번째 열에 위치한 셀이 표시된다.When the sustain discharge occurs, an electric field is generated in the discharge space to accelerate the trace electrons in the discharge gas, and when the accelerated electrons collide with the neutral particles of the discharge gas, the neutral particles are ionized into electrons and ions. Electrons are also accelerated by the electric field to participate in collisions with the neutral particles, whereby the neutral particles are rapidly ionized into electrons and ions (Electron Avalanche) and the discharge gas is brought into a plasma state while vacuum ultraviolet rays When the vacuum ultraviolet rays excite the phosphor 16 to generate visible light, the cells located in the i th row and the j th column are displayed.

그 후, 상기 제 1 유지전극(Yi)과 제 2 유지전극(Zi) 사이에 교번전압을 인가하는 과정을 반복 수행하면 상기 제 1 유지전극(Yi)과 제 2 유지전극(Zi)사이의 전압이 바뀔때마다 방전이 일어나고, 이때 발생하는 자외선에 의해 상기 형광체(16)의 발광이 유지되어 i 번째 행과 j 번째 열에 위치한 셀의 표시가 유지된다.Then, the first sustain electrode (Y i) and the second sustain electrode (Z i) when a repeat performing the step of applying an alternating voltage between the first sustain electrodes (Y i) and the second sustain electrode (Z i Each time the voltage is changed, the discharge occurs, and the ultraviolet rays generated at this time maintain the light emission of the phosphor 16, thereby maintaining the display of the cells located in the i th row and the j th column.

한편, 형광체에 조사하는 전자빔의 세기를 조절하여 화상의 계조(gray scale)를 표현하는 CRT와는 달리, 상기의 3전극 면방전 PDP(10)는 방전 강도조절의 어려움 때문에 시간당 방전횟수를 조절하는 방법을 통해 화상의 계조(gray scale)를 표현한다.On the other hand, unlike the CRT that represents the gray scale of the image by adjusting the intensity of the electron beam irradiated to the phosphor, the three-electrode surface discharge PDP 10 is a method of adjusting the number of discharges per hour due to the difficulty of controlling the intensity of the discharge The gray scale of the image is expressed through.

즉, 하나의 영상을 전체화면에 한번 표시하고 유지하는 시간을 한 프레임(frame)이라고 하면, 한 프레임(frame)을 각각 1~2X-1회의 배수로 방전을 하는 X개의 서브필드(sub-field)으로 나누고, 각각의 셀은 상기 각각의 서브필드중 해당되는 서브필드에서만 방전하고 해당되지 않는 서브필드에서는 방전을 하지 않도록 함으로써, 방전하는 서브필드에서의 방전횟수의 조합에 따라 각각의 셀의 밝기가 결정되어 2X레벨의 계조(gray scale)가 구현된다.That is, when one frame is displayed and maintained on a full screen once, one frame is divided into X sub-fields that discharge one frame in multiples of 1 to 2 X-1 times. Each cell discharges only in a corresponding subfield of each subfield and does not discharge in a subfield that is not applicable to each cell. Thus, the brightness of each cell depends on the combination of the number of discharges in the discharged subfield. It is determined and implemented by the tone (gray scale) of the 2 X level.

상기와 같은 개념을 토대로 한 계조구현방법중 가장 기본적인 것이 ADS서브필드방식(Addressing and Display System sub-field method) 또는 단순히 서브필드(sub-field)방식인데 이를 도 3 및 도 4를 참조하여 설명한다.The most basic gradation implementation method based on the above concept is the ADS subfield method or simply a subfield method, which will be described with reference to FIGS. 3 and 4. .

도 3에 일반적인 서브필드방식에 따른 256계조 구현시 1 프레임을 이루는 8개의 서브필드(SF1~SF8)가 도시되어 있다.In FIG. 3, eight subfields SF1 to SF8 constituting one frame when 256 gray scales are implemented according to a general subfield method are illustrated.

256계조 구현을 위한 서브필드방식에 따르면 우선 1 프레임은 도 3에 도시된 바와 같은 8개의 서브필드(SF1∼SF8)로 분할되고, 각 서브필드(SF1∼SF8)는 다시 리셋기간과 어드레스기간과 서스테인기간으로 분할되어 구동된다.According to the subfield method for implementing 256 gray levels, one frame is first divided into eight subfields SF1 to SF8 as shown in FIG. 3, and each subfield SF1 to SF8 is again divided into a reset period and an address period. The drive is divided into sustain periods.

상기 리셋기간은 전체화면을 동시에 쓰고(writing)나서, 다시 전체화면을 지움(erasing)으로써 화면을 초기화하는 과정이다.The reset period is a process of initializing a screen by writing the entire screen at the same time and then erasing the entire screen again.

즉, 리셋기간에서는 각각의 제 1 유지전극들(Y1∼Y480)과 제 2 유지전극들(Z1∼Z480)사이에 동시에 기입펄스(write pulse)를 인가하여 화면상의 모든 셀을 온(ON)시킨 다음 상기 각각의 제 1 유지전극들(Y1∼Y480)과 제 2 유지전극들(Z1∼Z480)사이에 동시에 소거펄스(erase pulse)를 인가하여 화면상의 모든셀을 오프(OFF)시킴으로써 전체화면을 초기화 한다.That is, in the reset period, a write pulse is simultaneously applied between each of the first sustain electrodes Y 1 to Y 480 and the second sustain electrodes Z 1 to Z 480 to turn on all the cells on the screen. (ON) and then erase pulses simultaneously between the first sustain electrodes Y 1 to Y 480 and the second sustain electrodes Z 1 to Z 480 so that all cells on the screen Reset to full screen by turning OFF.

상기 리셋기간 다음의 어드레스기간은 해당 서브필드에서 온(ON)될 셀들만 골라서 선택적으로 방전시키는 기간으로써, 어드레싱을 수행하고자 하는 라인의 제 1 유지전극에 -Vs 전압을 인가하고, 상기 제 1 유지전극에 연결되어 있는 1920개 셀들 중 온시키고자 하는 셀의 어드레스전극에만 Va 전압을 인가하는데, 상기 Va 전압과 Vs전압의 합은 방전에 필요한 임계전압보다 높기 때문에 Va가 인가된 셀에서는 어드레스방전이 일어나 벽전하가 생성되고, 상기 Vs전압은 방전에 필요한 임계전압보다 낮아서 Va가 인가되지 않은 셀은 어드레스방전이 생기지 않는다.The address period following the reset period is a period in which only cells to be turned on in the corresponding subfield are selectively discharged, and a -Vs voltage is applied to the first sustain electrode of the line to be addressed, and the first sustain period is selected. The Va voltage is applied only to the address electrode of the cell to be turned on among the 1920 cells connected to the electrode. Since the sum of the Va voltage and the Vs voltage is higher than the threshold voltage required for discharge, the address discharge is not applied to the cell where Va is applied. As a result, wall charges are generated, and the Vs voltage is lower than the threshold voltage required for discharge, so that cells without Va are not subjected to address discharge.

상기와 같은 과정을 480개의 제 1 유지전극(Y1∼Y480)에 대해 순차적으로 480회 반복 수행하면 전체 480×1920개 셀이 어드레싱 즉, 온(ON) 또는 오프(OFF)된다.When the above process is repeatedly performed 480 times for the 480 first sustain electrodes Y 1 to Y 480 , the entire 480 × 1920 cells are addressed, that is, ON or OFF.

상기에서 각 서브필드(SF1∼SF8)의 어드레스 기간동안 어드레스전극들(A1∼A1920)에는 각 셀에 해당되는 8 비트의 디지털 화상 신호(최하위 비트 B1∼최상위 비트 B8) 중 1개 비트값이 인가되는데, 구체적으로는 제 1 서브필드(SF1)의 어드레스기간동안 B1이, 제 2 서브필드(SF2)의 어드레스기간동안 B2가, …, 제 8 서브필드(SF8)의 어드레스기간동안 B8이 각각 인가됨으로써, 해당 서브필드에서 각 셀이 온(ON)될 것인지 또는 오프(OFF)될 것인지를 결정한다.In the above-mentioned address electrodes A 1 to A 1920 during the address period of each subfield SF1 to SF8, one of the 8-bit digital image signals (lowest bit B 1 to highest bit B 8 ) corresponding to each cell. A bit value is applied, specifically, B 1 during the address period of the first subfield SF1, B 2 during the address period of the second subfield SF2,. When B 8 is applied during the address period of the eighth subfield SF8, it is determined whether each cell is turned on or off in the corresponding subfield.

한편, 상기 각 서브필드(SF1∼SF8)의 서스테인기간에서는 어드레스전극들(A1∼A1920)에 0V 를 인가한 상태에서 제 1 유지전극들(Y1∼Y480)과 제 2 유지전극들(Z1∼Z480)사이에 Vs 전압의 서스테인펄스(sustain pulse)를 교번하여 인가함으로써, 어드레스기간에서 온(ON)된 셀을 표시하고 유지시킨다.Meanwhile, in the sustain period of each of the subfields SF1 to SF8, the first sustain electrodes Y 1 to Y 480 and the second sustain electrodes are applied with 0 V applied to the address electrodes A 1 to A 1920 . By alternately applying a sustain pulse of the voltage Vs between (Z 1 to Z 480 ), the cell turned on in the address period is displayed and held.

상기 온(ON)된 셀을 표시하고 유지하는 과정은 제 1 유지전극들(Y1∼Y480)과 제 2 유지전극들(Z1∼Z480)사이에 각 서브필드(SF1∼SF8)에 대해 SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128 에 비례하는 개수의 서스테인 펄스를 교번하여 인가함으로써 수행된다.The process of displaying and maintaining the ON cells is performed in each subfield SF1 to SF8 between the first sustain electrodes Y 1 to Y 480 and the second sustain electrodes Z 1 to Z 480 . And SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128 by alternating number of sustain pulses.

결과적으로 상기에서 설명된 각 서브필드(SF1∼SF8)의 화면을 순서대로 구성하면 도 4와 같이 하나의 전체 프레임이 이루어지고, 화면상의 각 셀의 계조(gray scale)는 전체 프레임중 온(ON)된 서브필드에서의 방전횟수에 따라 256레벨중의 하나로 표시된다.As a result, when the screens of each of the subfields SF1 to SF8 described above are configured in order, one entire frame is formed as shown in FIG. 4, and gray scale of each cell on the screen is ON. One of 256 levels is displayed according to the number of discharges in the subfield.

한편, 도 4에 나타난 바와 같이 하나의 프레임을 구성하는 상기 각 서브필드(SF1∼SF8)는 서스테인(sustain)기간은 각각 다르지만 모두 화면전체를 리셋하고 어드레스하는 기간을 가지고 있기 때문에 리셋 및 어드레스(reset and address)기간은 8개의 서브필드가 모두 동일하다.On the other hand, as shown in Fig. 4, each of the subfields SF1 to SF8 constituting one frame has a sustain period different from each other but all have a period for resetting and addressing the entire screen. and address) period is the same for all eight subfields.

상기와 같은 서브필드방식의 효율을 계산하기 위하여 한 프레임 기간을 1/60초인 16.67 ms로 잡고, 한 line당 어드레스하는 데 필요한 시간이 3 us 라고 하면, 한 프레임당 리셋 및 어드레스(reset and address)기간에 소요되는 시간이 약 3 us × 480 line × 8 sub-frame = 11.52 ms 이다.In order to calculate the efficiency of the subfield method described above, if one frame period is set to 16.67 ms, which is 1/60 second, and the time required for addressing one line is 3 us, a reset and address per frame is performed. The time required for the period is about 3 us × 480 line × 8 sub-frames = 11.52 ms.

이경우, 전체 프레임시간 16.67 ms 중 실제 밝기에 기여하는 시간은 단지 5.15 ms 로서 31 % 의 낮은 효율이 된다.In this case, of the total frame time of 16.67 ms, the time contributing to the actual brightness is only 5.15 ms, resulting in a low efficiency of 31%.

상기와 같은 저효율의 문제점을 해결하기 위하여 방안으로써, 리셋기간동안에 전체화면의 셀에 벽전하를 형성하고(또는, 전체화면의 셀을 온(ON)시키고)나서 어드레스기간동안에 불필요한 벽전하를 소거시키는(또는, 불필요한 셀을 오프(OFF)시키는)방법이 있다.In order to solve the problem of low efficiency as described above, the wall charges are formed in the cells of the full screen during the reset period (or the cells of the full screen are turned on) and the unnecessary wall charges are erased during the address period. There is a method (or to turn off unnecessary cells).

상기와 같이 소거(erase)하는 방법에 의해 한 라인을 어드레스하는데 필요한 시간은 1 us 정도의 시간이 필요하므로, 한 프레임동안 서스테인되지 않는 시간은 화면전체에 벽전하를 인가하는 시간을 포함하여 (1 us × 480 line + 141 us) ×8 sub-frame = 4.968 ms 이다.Since the time required for addressing a line by the erase method as described above requires about 1 us, the time that is not sustained for one frame includes the time for applying wall charge to the entire screen (1 us × 480 line + 141 us) × 8 sub-frames = 4.968 ms.

따라서, 상기와 같이 개선된 서브필드방식의 효율은 (16.67-4.968)/16.67 ≒ 0.7 즉, 70 % 의 효율을 갖게된다.Therefore, the efficiency of the subfield method improved as described above has an efficiency of (16.67-4.968) /16.67 ≒ 0.7, that is, 70%.

이상에서 설명한 서브필드(sub-field)방식보다 효율을 더욱 높이기 위한 방식이 서브프레임(sub-frame)방식이다.A method for further increasing the efficiency than the sub-field method described above is a sub-frame method.

상기 서브프레임(sub-frame)방식에서는, 상기 서브필드(sub-field)방식에서 각각의 서브필드의 초기에 모든라인을 순차적으로 한꺼번에 어드레싱(addressing)하기 때문에 밝기에 기여하지 못하는 무효시간이 생기는 단점을 보완하기 위하여, 전체화면의 어드레싱과정을 서스테인펄스의 매주기마다 일부분씩 분산시켜 처리하여 화면전체의 모든셀들의 서스테인과정이 중단되지 않고 연속되도록 하고 있다.In the sub-frame method, an invalid time that does not contribute to the brightness is generated because addressing all the lines at the same time at the beginning of each sub-field sequentially in the sub-field method. In order to compensate for this, the addressing process of the entire screen is partially distributed at every cycle of the sustain pulse so that the sustaining process of all the cells of the entire screen can be continued without interruption.

상기와 같이 서브프레임(sub-frame)방식은, 어드레싱과정이 전체화면에 대해 한꺼번에 수행되지 않고 일부분씩 분산되어 처리되기 때문에, 하나의 화면상에 각각 다른 서브필드상태에 있는 셀의 그룹들이 동시에 존재하게 된다.As described above, in the sub-frame method, since the addressing process is not performed at once on the entire screen but is distributed and processed partly, groups of cells in different subfield states exist simultaneously on one screen. Done.

도 5는 256 계조(gray scale)를 표현하기 위한 서브프레임(sub-frame)방식에 의한 화면분할을 설명하기 위한 도면이다.FIG. 5 is a diagram for describing screen division by a sub-frame method for expressing 256 gray scales.

서브프레임방식에서도 하나의 프레임은 8개의 서브필드(sub-field)로 분할되고, 각각의 서브필드가 표현하는 휘도레벨은 SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128 과 같이 가중치가 부가되는 점은 서브필드방식과 동일하지만, 편의상 수평라인(H-line)의 수는 510 개 라고 가정한다.Even in the subframe method, one frame is divided into eight subfields, and the luminance levels represented by each subfield are SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2 : 4: 8: 16: 32: 64: 128 The weighting point is the same as the subfield method, but for convenience, it is assumed that the number of H-lines is 510.

먼저, 서브프레임방식에서는 도 5에 도시된 바와 같이 수평라인(H-line)방향으로 화면을 8 개로 다음과 같이 분할한다.First, in the subframe method, as shown in FIG. 5, the screen is divided into eight in the horizontal line (H-line) direction as follows.

전체 수평라인(H-line)의 수가 510개 라고 할 때, 128밝기의 8번째 서브필드(sub-field)를 서스테인하고 있는 라인을 256개(1~256라인) 할당하고, 64밝기의 7번째 서브필드를 서스테인하고 있는 라인을 128개(257~384라인), 32밝기의 6번째 서브필드를 서스테인하고 있는 라인을 64개(385~448라인), 16밝기의 5번째 서브필드를 서스테인하고 있는 라인을 32개(449~480라인), 8밝기의 4번째 서브필드를 서스테인하고 있는 라인을 16개(481~496라인), 4밝기의 3번째 서브필드를 서스테인하고 있는 라인을 8개(497~504라인), 2밝기의 2번째 서브필드를 서스테인하고 있는 라인을 4개(505~508라인), 1밝기의 1번째 서브필드를 서스테인하고 있는 라인을 2개(509~510라인)씩 할당한다.When the total number of H-lines is 510, 256 lines (1 to 256 lines) that sustain the eighth sub-field of 128 brightness are allocated, and the seventh of 64 brightness is assigned. 128 lines (257 to 384) sustaining the subfields, 64 lines (385 to 448 lines) sustaining the sixth subfield of 32 brightness, and sustaining the fifth subfield of 16 brightness. 32 lines (449 to 480 lines), 16 lines (481 to 496 lines) sustaining the 4th subfield of 8 brightness, 8 lines (497 lines) to sustain the 3rd subfield of 4 brightness. 504 lines), four lines sustaining the second subfield of two brightnesses (505 to 508 lines), and two lines (509 to 510 lines) sustaining the first subfield of one brightness. do.

상기와 같이 구성된 화면이 한 서스테인기간동안(32 usec) 유지된 후에, 화면의 분할경계가 도 6에 도시된 바와 같이 한 라인씩 아래로 이동한다.After the screen configured as described above is maintained for one sustain period (32 usec), the partition boundary of the screen moves down one line as shown in FIG.

즉, 128밝기의 8번째 서브필드를 서스테인하고 있던 1라인은 1밝기의 1번째 서브필드를 서스테인하도록 바뀌고, 64밝기의 7번째 서브필드를 서스테인하고 있던 257라인은 128밝기의 8번째 서브필드를 서스테인하도록 바뀌고, 32밝기의 6번째 서브필드를 서스테인하고 있던 385라인은 64밝기의 7번째 서브필드를 서스테인하도록 바뀌고, 16밝기의 5번째 서브필드를 서스테인하고 있던 449라인은 32밝기의 6번째 서브필드를 서스테인하도록 바뀌고, 8밝기의 4번째 서브필드를 서스테인하고 있던 481라인은 16밝기의 5번째 서브필드를 서스테인하도록 바뀌고, 4밝기의 3번째 서브필드를 서스테인하고 있던 497라인은 8밝기의 4번째 서브필드를 서스테인하도록 바뀌고, 2밝기의 2번째 서브필드를 서스테인하고 있던 505라인은 4밝기의 3번째 서브필드를 서스테인하도록 바뀌고, 1밝기의 1번째 서브필드를 서스테인하고 있던 509라인은 2밝기의 2번째 서브필드를 서스테인하도록 바뀐다.That is, one line sustaining the eighth subfield of 128 brightness is changed to sustain the first subfield of one brightness, and the 257 lines sustaining the seventh subfield of 64 brightness are the eighth subfield of 128 brightness. Line 385, which sustains the sixth subfield of 32 brightnesses, changes to sustain the seventh subfield of 64 brightnesses, and Line 449 that sustains the fifth subfield of 16 brightnesses, the sixth subfield of 32 brightnesses. Line 481, which is changing to sustain the field, sustaining the fourth subfield of 8 brightness, is changed to sustain the fifth subfield of 16 brightness, and line 497, which is sustaining the third subfield of 4 brightness, is 4 of 8 brightness. The first subfield is changed to sustain, and the line 505 which is sustaining the second subfield of 2 brightness is changed to sustain the third subfield of 4 brightness. And, line 509 were sustained for the first subfield of the first brightness is changed so as to sustain the second subfield of the second brightness.

상기와 같이 이동된 화면의 분할경계 또한 하나의 서스테인기간동안(32 usec) 유지된 후에는 다시 한 라인씩 아래로 이동하는 과정을 반복하여, 510번의 서스테인기간이 지나면 화면은 다시 도 5와 같은 상태로 복귀되고, 이때 화면의 모든 라인은 다음 프레임의 서브필드를 서스테인하고 있게 된다.After the partition boundary of the screen moved as described above is also maintained for one sustain period (32 usec), the process is repeatedly moved down one line again, and after 510 sustain periods, the screen is again shown in FIG. In this case, all lines of the screen sustain the subfield of the next frame.

상술한 바와 같은 과정을 통하여 화면상의 전체라인에 의해 서스테인되는 서브필드가 시간에 따라 변화하는 과정을 도 7에 나타내었다.7 illustrates a process in which a subfield sustained by all lines on the screen changes with time through the above-described process.

도 5및 도 6과, 도 7에 나타낸 바와 같은 서브프레임방식에 의하면 동시에 서브필드를 변경하는 일련의 어드레싱과정이 한번에 8라인씩 이루어지게 된다.5, 6, and 7, according to the subframe method, a series of addressing processes for simultaneously changing subfields is performed by eight lines at a time.

도 8에 상기와 같은 어드레싱과정을 보여주는 종래기술의 구동방식에 따른 구동펄스들의 타이밍도가 도시되어 있다.8 is a timing diagram of driving pulses according to a driving method of the related art showing the addressing process as described above.

Y1, Y2, …, Y257, … 는 제 1 유지전극들에 인가되는 구동펄스들이고, Z1, Z2, …, Z257, … 은 제 2 유지전극들에 인가되는 구동펄스들이다.Y1, Y2,... , Y257,… Are driving pulses applied to the first sustain electrodes, and Z1, Z2,... , Z257,... Are driving pulses applied to the second sustain electrodes.

시간 t0에서 t1까지는 첫 번째 서스테인구간인데, 이 구간동안에 제 1라인과, 257라인, 385라인(미도시), 449라인(미도시), 481라인(미도시), 497라인(미도시), 505라인(미도시), 509라인(미도시)이 서스테인하고 있는 서브필드를 종료하고 다른 서브필드로 변경하고, 상기 8라인 이외의 다른 라인들은 현재 서스테인하고 있는 서브필드를 계속 유지한다.Time t 0 to t 1 is the first sustain interval during which the first line, 257 lines, 385 lines (not shown), 449 lines (not shown), 481 lines (not shown), and 497 lines (not shown) ), The 505 lines (not shown) and the 509 lines (not shown) end the sustained subfield and change to another subfield, and other lines other than the above 8 lines continue to maintain the currently sustained subfield.

또한, 시간 t1에서 시작되는 두 번째 서스테인구간동안에는 제 2라인과, 258라인(미도시), 386라인(미도시), 450라인(미도시), 482라인(미도시), 498라인(미도시), 506라인(미도시), 510라인(미도시)의 8라인이 그때까지 서스테인하고 있던 서브필드를 종료하고 다른 서브필드로 변경한다.Also, during the second sustain period starting at time t 1 , the second line, 258 lines (not shown), 386 lines (not shown), 450 lines (not shown), 482 lines (not shown), and 498 lines (not shown) 8 lines of 506 lines (not shown) and 510 lines (not shown) end the subfields sustained until then, and change to another subfield.

도면의 A구간은 해당 서스테인구간에서 서브필드를 변경할 라인에 해당되는 셀들을 모두 온(ON)시키기(또는, 방전시키기) 위해 해당 라인들에 동시에 기입펄스(writing pulse)를 인가하는 기입(writing)기간으로 약 3 ~ 5 usec 정도이다.Section A of the drawing is a writing in which writing pulses are simultaneously applied to the lines in order to turn on (or discharge) all cells corresponding to the line whose subfield is to be changed in the sustain section. The period is about 3 to 5 usec or so.

또한, B구간은 서스테인펄스구간으로 약 2 ~ 4 usec 이고,In addition, section B is a sustain pulse section which is about 2 to 4 usec,

C구간은 어드레싱(addressing)구간으로써, 상기 A구간에서 기입펄스가 인가된 라인의 셀들중에서 오프(OFF)시켜야 할 셀들에 선택적으로 소거펄스(1~8)를 인가하는 구간이다.Section C is an addressing section, and is a section in which erase pulses 1 to 8 are selectively applied to cells to be turned off among cells of a line to which a write pulse is applied in section A.

그런데, 상기의 어드레싱구간(C구간)동안에는 8개의 해당라인에 각각 순차적으로 소거펄스(erasing pulse)를 인가할 수 있어야 하므로, 각각의 서스테인펄스간에는 하나의 유지시간이 1.4 ~ 2 usec인 소거펄스(erase pulse) 8개를 삽입할 수 있는 시간적 여유를 두어야 한다.However, since the erasing pulses must be sequentially applied to the eight corresponding lines during the addressing section (section C), one erase time between each sustain pulse is 1.4 to 2 usec. There must be a time allowance for 8 erase pulses.

따라서, 상기와 같은 서브필드를 변경할 8개 라인을 하나의 서스테인주기에서 모두 어드레싱하는 종래의 방법에 의하면, 하나의 서스테인주기내에 시간적으로 분리된 8개의 소거(erase)펄스가 삽입되어야 하기 때문에 서스테인펄스의 주파수를 증가시키는데 한계가 있다.Therefore, according to the conventional method of addressing all eight lines for changing the subfields in one sustain period, since eight erase pulses separated in time must be inserted in one sustain period, the sustain pulses must be inserted. There is a limit to increasing the frequency of.

그런데 화면의 밝기 즉, 휘도는 화면상 각 셀의 단위시간당 방전횟수에 따라 결정되고, 상기 단위시간당 방전횟수는 서스테인펄스의 주파수에 직접적으로 비례하기 때문에 서스테인주파수의 한계는 PDP로 표현할 수 있는 휘도의 한계가 된다.However, the brightness of the screen, that is, the brightness, is determined according to the number of discharges per unit time of each cell on the screen, and since the number of discharges per unit time is directly proportional to the frequency of the sustain pulse, the limit of the sustain frequency is expressed by the PDP. It becomes the limit.

따라서, 상기한 바와 같은 종래의 기술에 의하면 화면이 표현할 수 있는 밝기가 충분하지 못한 저휘도의 문제가 있다.Therefore, according to the conventional technology as described above, there is a problem of low luminance in which the brightness that the screen can express is not sufficient.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서,The present invention has been made to solve the above problems of the prior art,

화면을 X개의 부화면으로 분할하여 한번에 X라인씩 어드레싱과정이 수행되는 서브프레임방식에서, 상기 X라인에 대한 어드레싱과정이 하나의 서스테인주기내에서 수행되는 종래의 방식은 서스테인펄스의 매주기마다 X개의 소거펄스가 삽입되어야 하기 때문에 서스테인펄스의 주파수를 증가시키는데 한계가 있는 단점을 보완하기 위하여, 본 발명에서는 상기 X라인에 대한 어드레싱과정에 필요한 일련의 소거방전을 여러개의 서스테인주기로 분산시킴으로써, 서스테인펄스사이에 삽입되는 소거방전시간을 줄여 서스테인 펄스의 주파수를 증가시킬 수 있도록 하는 3전극 면방전 PDP의 구동방법을 제공하는데 그 목적이 있다.In a subframe method in which a screen is divided into X sub-screens and an X-line addressing process is performed at a time, the conventional method in which the addressing process for the X-line is performed in one sustain period is performed every X of the sustain pulse. In order to compensate for the disadvantage of increasing the frequency of the sustain pulse since two erase pulses must be inserted, in the present invention, a series of erase discharges required for the addressing process for the X-line is distributed by several sustain periods. It is an object of the present invention to provide a method for driving a three-electrode surface discharge PDP which can reduce the erase discharge time inserted between the two to increase the frequency of the sustain pulse.

도 1은 일반적인 640×480 해상도의 컬러 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)과 구동회로의 간략화된 구성을 나타내는 블록도,1 is a block diagram showing a simplified configuration of a color three-electrode surface discharge plasma display panel (hereinafter referred to as a three-electrode surface discharge PDP) and a driving circuit having a general 640 × 480 resolution;

도 2는 도 1에 도시된 3전극 면방전 PDP 중 1개 셀의 단면도,2 is a cross-sectional view of one cell of the three-electrode surface discharge PDP shown in FIG.

도 3은 256 계조 구현시 1 프레임을 구성하는 8개 서브필드(sub-field)의 세부 구성도,3 is a detailed configuration diagram of eight sub-fields constituting one frame when 256 gray scales are implemented;

도 4는 도 3에 도시된 상기 8개의 서브필드가 연속되어 이루어지는 1프레임을 나타내는 도면,4 is a diagram illustrating one frame in which the eight subfields illustrated in FIG. 3 are contiguous;

도 5는 256계조(gray scale)구현을 위한 서브프레임방식에서의 화면분할을 설명하기 위한 도면,FIG. 5 is a diagram for explaining screen division in a subframe method for implementing gray scale; FIG.

도 6은 256계조구현을 위한 서브프레임방식에서의 어드레싱과정을 설명하기 위한 도면,6 is a diagram illustrating an addressing process in a subframe method for implementing 256 gray scales;

도 7은 서브프레임방식에서 전체화면의 서브필드가 시간에 따라 변화하는 과정을 설명하는 도면,7 is a view illustrating a process of changing a subfield of a full screen with time in a subframe method;

도 8은 종래기술의 서브프레임방식의 어드레싱과정을 수행하는 구동펄스들의 타이밍을 나타내는 도면,8 is a diagram illustrating timing of driving pulses for performing a subframe addressing process according to the related art;

도 9는 본 발명의 제 1 실시예에 따른 어드레싱과정을 수행하는 구동펄스들의 타이밍을 나타내는 도면,9 is a diagram illustrating timing of driving pulses for performing an addressing process according to a first embodiment of the present invention;

도 10은 본 발명의 제 2 실시예를 나타내는 도면.10 shows a second embodiment of the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

Y1, Y2, …, Y257, … : 제 1 유지전극에 인가되는 구동펄스들,Y1, Y2,... , Y257,… : Driving pulses applied to the first sustain electrode,

Z1, Z2, …, Z257, … : 제 2 유지전극에 인가되는 구동펄스들.Z1, Z2,... , Z257,... : Drive pulses applied to the second sustain electrode.

상기한 목적을 해결하기 위한 본 발명에 따른 3전극 면방전 플라즈마 다스플레이 패널(이하, 3전극 면방전 PDP라 함)의 구동방법은,The driving method of the three-electrode surface discharge plasma display panel (hereinafter referred to as three-electrode surface discharge PDP) according to the present invention for solving the above object,

3전극 면방전 PDP상에 계조(gray scale)를 표현하기 위하여, 1 프레임을 X개의 서브필드로 분할하고 상기 각각의 서브필드에서 인가되는 서스테인펄스(sustain pulse)의 수를 조정함으로써 상기 각각의 서브필드에 의해 표현되는 밝기의 레벨에 서로 다른 가중치를 두며, 전체화면을 수평라인(H-line)을 따라 X개의 부화면으로 나누고 상기 X개의 부화면이 각각 서로 다른 서브필드를 표현하도록 하되, 1 프레임동안에는 전체화면의 모든 셀(cell)들이 각각 상기 X개의 서브필드를 한번씩 표현하도록 하기 위하여, 상기 서스테인펄스의 매주기마다 전체화면중 일부라인들의 서브필드를 변경하는 어드레싱(addressing)과정이 있고, 상기 어드레싱과정은 상기 X개 부화면당 1라인씩 선택된 X라인 단위로 수행되는 서브프레임(sub-frame)방식으로 계조(gray scale)를 표현하는 3전극 면방전 PDP의 구동방법에 있어서,In order to express gray scale on the three-electrode surface discharge PDP, each sub-sub is divided by dividing one frame into X sub-fields and adjusting the number of sustain pulses applied in the respective sub-fields. Different weights are assigned to the level of brightness represented by the field, and the entire screen is divided into X subscreens along a horizontal line (H-line), and the X subscreens represent different subfields, respectively. During the frame, there is an addressing process of changing the subfields of some lines of the full screen every cycle of the sustain pulse so that all cells of the full screen each represent the X subfields once. The addressing process is a three-electrode that represents a gray scale in a sub-frame method performed in units of selected X lines by one line per X sub-screens. In the driving method of the surface discharge PDP,

서스테인펄스의 주파수를 증가시킬수 있도록 하기 위하여, 상기 서브필드를 변경하고자 하는 X개의 라인에 대한 어드레싱(addressing)과정에 필요한 일련의 소거방전을 몇 개의 서스테인주기에 분산시켜서 수행하는 것을 특징으로 한다.In order to increase the frequency of the sustain pulse, a series of erase discharges required for the addressing process of the X lines to change the subfield is distributed to several sustain periods.

한편, 상기와 같은 본 발명에 따라서 256계조(gray scale)를 구현하려 하는 경우에 상기 서브필드는 SF1부터 SF8까지 8개의 서브필드로 나누는 것이 적절하고, 상기 각각의 서브필드가 서로 다른 가중치를 갖는 밝기레벨을 갖도록 하기 위하여 각 서브필드당 SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128 에 비례하는 개수의 서스테인 펄스를 인가 할 수 있다.Meanwhile, in the case of implementing 256 gray scales according to the present invention, it is appropriate to divide the subfield into eight subfields from SF1 to SF8, and each subfield has a different weight. In order to have a brightness level, a number of sustain pulses proportional to SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128 are applied. can do.

또한, 상기 각각의 부화면을 나누는 방법은 전체화면을 수평라인(H-line)을 따라 8개의 부화면으로 나누되, 128밝기의 8번째 서브필드를 서스테인하는 라인을 256개, 64밝기의 7번째 서브필드를 서스테인하는 라인을 128개, 32밝기의 6번째 서브필드를 서스테인하는 라인을 64개, 16밝기의 5번째 서브필드를 서스테인하는 라인을 32개, 8밝기의 4번째 서브필드를 서스테인하는 라인을 16개, 4밝기의 3번째 서브필드를 서스테인하는 라인을 8개, 2밝기의 2번째 서브필드를 서스테인하는 라인을 4개, 1밝기의 1번째 서브필드를 서스테인하는 라인을 2개씩 할당하여 도 5 또는 도 6과 같이 전체화면을 510개의 수평라인(H-line)으로 구성하는 것이 바람직하다.In addition, each sub-screen is divided into eight sub-screens along a horizontal line (H-line), with 256 lines for sustaining the eighth subfield of 128 brightness and 7 of 64 brightness. 128 lines to sustain the 1st subfield, 64 lines to sustain the 6th subfield of 32 brightness, 32 lines to sustain the 5th subfield of 16 brightness, and 4th subfield to 8 brightness 16 lines, 8 lines to sustain the 3rd subfield of 4 brightness, 4 lines to sustain the 2nd subfield of 2 brightness, and 2 lines to sustain the 1st subfield of 1 brightness. It is preferable to configure the entire screen with 510 horizontal lines (H-lines) as shown in FIG. 5 or FIG.

이와같은 경우, 상기 8개의 부화면당 각 1라인씩 8라인을 선택하여 서브필드를 변경하는 어드레싱과정을 반복하여 수행하여야 하는데, 상기 어드레싱과정은 선택된 8라인에 해당되는 모든셀들을 동시에 온(ON)시키는 기입(write)과정과, 1라인씩 순차적으로 소거펄스(erasing pulse)를 인가하여 해당되지 않는 셀들을 오프(OFF)시키는 소거과정으로 이루어진다.In this case, an addressing process of changing subfields by selecting 8 lines of 1 line for each of the 8 sub-screens must be repeated, and the addressing process simultaneously turns on all cells corresponding to the selected 8 lines. A write process is performed, and an erase process is performed in which erase cells are turned off by sequentially applying erasing pulses on a line-by-line basis.

상기 소거펄스를 인가하는 방법으로써, 종래에는 8라인의 어드레싱에 필요한 8개의 소거펄스를 하나의 서스테인펄스사이의 구간에 모두 삽입함으로써 서스테인펄스의 주파수를 증가시키는데 한계가 있었으나,As a method of applying the erase pulse, conventionally, there are limitations in increasing the frequency of the sustain pulse by inserting all eight erase pulses necessary for eight lines of addressing in the interval between one sustain pulse.

본 발명에서는 서스테인펄스의 주파수를 2배로 증가시키고 2개의 서스테인펄스사이의 구간에 각각 4개씩 8개의 소거펄스를 인가하는 방법, 또는 서스테인펄스의 주파수를 4배로 증가시키고 4개의 서스테인펄스사이의 구간에 각각 2개씩 8개의 소거펄스를 인가하는 방법등을 사용하여, 서스테인펄스의 주파수를 크게 증가시켰기 때문에 플라즈마 디스플레이 패널(PDP)의 단점인 저휘도 문제를 해결할 수 있도록 하였다.In the present invention, the frequency of the sustain pulse is doubled and the eight erase pulses are applied to each of the four sustain pulses four times, or the frequency of the sustain pulse is increased four times and the interval between the four sustain pulses. Since the frequency of the sustain pulse is greatly increased by using a method of applying eight erase pulses of two each, it is possible to solve the low luminance problem, which is a disadvantage of the plasma display panel (PDP).

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

지금부터 설명하는 본 발명의 실시예는 제 1 유지전극(미도시)과 제 2 유지전극(미도시)으로 이루어지는 수평라인(H-line)이 510개이고, 어드레스전극(미도시)으로 이루어지는 수직라인이 1920개인 3전극 면방전 PDP(미도시)를 가정한다.According to the exemplary embodiment of the present invention, a vertical line including 510 horizontal lines (H-lines) including a first sustain electrode (not shown) and a second sustain electrode (not shown) and an address electrode (not shown) is provided. Assume these 1920 three-electrode surface discharge PDPs (not shown).

도 9에 본 발명에 의한 3전극 면방전 PDP구동방법의 제 1 실시예를 도시하였다.9 shows a first embodiment of a three-electrode surface discharge PDP driving method according to the present invention.

도면에서 Y1, Y2, …, Y257, … 는 제 1 유지전극들에 인가되는 구동펄스들이고, Z1, Z2, …, Z257, … 은 제 2 유지전극들에 인가되는 구동펄스들이다.In the drawings, Y1, Y2,... , Y257,… Are driving pulses applied to the first sustain electrodes, and Z1, Z2,... , Z257,... Are driving pulses applied to the second sustain electrodes.

A구간은 해당 서스테인구간에서 서브필드상태를 변경해야 하는 라인에 해당되는 셀들을 모두 온(ON)시키기(또는, 방전시키기) 위해 해당 라인들에 동시에 기입펄스(writing pulse)를 인가하는 기입(writing)기간으로 약 3 ~ 5 usec 정도이고, B구간은 방전상태를 유지하기 위한 서스테인 펄스가 인가된 구간으로 약 2 ~ 4 usec 이며, C구간은 어드레싱(addressing)구간으로써 상기 A구간에서 기입펄스가 인가된 라인의 셀들중에서 오프(OFF)시켜야 할 셀들에 선택적으로 소거펄스(1~8)를 인가하는 구간이다.Section A writes a write pulse applied to the lines simultaneously to turn on (or discharge) all cells corresponding to the line whose subfield state should be changed in the sustain section. Period is about 3 to 5 usec, and section B is about 2 to 4 usec in which sustain pulse is applied to maintain the discharge state, and section C is an addressing section and write pulse in section A is The erase pulses 1 to 8 are selectively applied to cells to be turned off among the cells of the applied line.

시간 t0에서 t1까지는 첫 번째 서스테인구간인데, 이 구간동안에 제 1라인과, 257라인, 385라인(미도시), 449라인(미도시)이 현재 서스테인하고 있는 서브필드를 종료하고 다른 서브필드로 변경하며, 상기 4라인 이외의 다른 라인들은 현재 서스테인하고 있는 서브필드를 계속 유지한다.Time t 0 to t 1 is the first sustain interval, during which the first subfield, 257 lines, 385 lines (not shown), and 449 lines (not shown) terminate the subfields currently being sustained and the other subfields. And other lines other than the above 4 lines keep the subfield currently being sustained.

또한, 시간 t1에서 t2까지는 두 번째 서스테인구간으로 이 구간동안에는 제 481라인(미도시)과, 497라인(미도시), 505라인(미도시), 509라인(미도시)이 서스테인하고 있는 서브필드를 종료하고 다른 서브필드로 변경한다.In addition, time t 1 to t 2 is the second sustain period, where 481 lines (not shown), 497 lines (not shown), 505 lines (not shown), and 509 lines (not shown) are sustained during this period. End the subfield and change to another subfield.

상기한 바와 같이, 본 발명의 제 1 실시예에 따르면 2개의 서스테인주기에 거쳐서 8개 라인에 대한 어드레싱(addressing)이 완료되므로, 하나의 서스테인주기 동안에는 4개의 소거펄스가 삽입되어, 8개의 소거펄스가 하나의 서스테인주기 동안에 삽입되는 도 8의 종래기술 보다 서스테인펄스의 주파수를 증가시킬 수 있음을 알 수 있다.As described above, according to the first embodiment of the present invention, since addressing for eight lines is completed through two sustain periods, four erase pulses are inserted during one sustain period, and eight erase pulses are inserted. It can be seen that can increase the frequency of the sustain pulse than the prior art of Figure 8 is inserted during one sustain period.

상기와 같은 본 발명의 사상을 다른 방법으로 구현한 본 발명의 제 2 실시예가 도 10에 도시되어 있다.A second embodiment of the present invention, which implements the idea of the present invention as described above, is illustrated in FIG. 10.

도 10에서 Y1', …, Y257', … 는 제 1 유지전극들에 인가되는 구동펄스들이고, Z1', …, Z257', … 은 제 2 유지전극들에 인가되는 구동펄스들이다.10, Y1 ',... , Y257 ',… Are driving pulses applied to the first sustain electrodes, and Z1 ',... , Z257 ',… Are driving pulses applied to the second sustain electrodes.

기입(writing)기간인 A'구간과, 서스테인펄스구간인 B'구간에서의 동작은 제 1 실시예에서와 같다.The operation in section A 'which is a writing period and section B' which is a sustain pulse section is the same as in the first embodiment.

첫 번째 서스테인구간(t0'~t1')의 어드레스구간인 C'구간에서는 제 1라인과, 257라인이, 두 번째 서스테인구간(t1'~t2')에서는 385라인(미도시)과 449라인(미도시)이, 세 번째 서스테인구간(t2'~t3')에서는 481라인(미도시)과 497라인(미도시)이, 네 번째 서스테인구간(t3'~t4')에서는 505라인(미도시)과 509라인(미도시)이 각각 서스테인하고 있는 서브필드를 종료하고 다른 서브필드로 변경하고, 그 이외의 다른 라인들은 현재 서스테인하고 있는 서브필드를 계속 유지한다.The first line, 257 lines in the C 'address range of the first sustain section (t 0 ' ~ t 1 '), and the 385 lines in the second sustain section (t 1 ' ~ t 2 ') (not shown) And 449 lines (not shown), 481 lines (not shown) and 497 lines (not shown) in the third sustain section (t 2 '~ t 3 '), and 4 sustain lines (t 3 '~ t 4 ') ) Ends the subfields sustained by lines 505 (not shown) and 509 (not shown), respectively, and changes to another subfield, and other lines continue to maintain the current subfield.

상기한 본 발명의 제 2실시예에 따르면, 4개의 서스테인주기에 거쳐서 8개 라인에 대한 어드레싱(addressing)이 완료되므로, 하나의 서스테인주기 동안에는 2개의 소거펄스가 삽입되므로 도 9에 도시된 본 발명의 제 1 실시예보다 서스테인펄스의 주파수를 더 증가시킬 수 있음을 알 수 있다.According to the second embodiment of the present invention, since addressing for eight lines is completed through four sustain periods, two erase pulses are inserted during one sustain period, and thus the present invention shown in FIG. It can be seen that the frequency of the sustain pulse can be increased more than in the first embodiment of.

한편, 지금까지 설명한 본 발명은 고해상도 디스플레이를 구현하고자 할 때도 유용하게 응용될수 있는데, 이것을 간단한 예를 들어 설명한다.On the other hand, the present invention described so far can be usefully applied to implement a high resolution display, this will be described with a simple example.

예를 들어서, 512계조(gray scale)를 구현하고자 한다면, 1프레임을 서로 다른 가중치의 밝기를 표현하는 9개 서브필드로 분할하고, 상기 서로 다른 가중치를 가지는 9개의 서브필드들의 조합으로 512계조를 표현하도록 하며, 전체화면을 9개로 분할하여 구동하여 9라인씩 서브필드를 변경하는 어드레싱방식을 생각할 수 있는데, 이경우 9개의 소거펄스를 3개의 서스테인주기에 분산시켜 수행함으로써 본 발명이 적용될 수 있는 것을 알 수 있다.For example, to implement 512 gray scales, one frame is divided into nine subfields representing brightnesses of different weights, and 512 gradations are formed by a combination of nine subfields having different weights. An addressing method may be conceived by dividing the entire screen into nine parts and changing the subfields by nine lines. In this case, the present invention may be applied by distributing nine erase pulses in three sustain periods. Able to know.

전체화면을 X개의 부화면으로 분할하여 한번에 X라인씩 어드레싱과정을 수행하는 서브프레임방식에서, 종래의 방식에 의하면 상기 X라인에 대한 어드레싱(addressing)과정이 하나의 서스테인주기내에서 모두 수행되기 때문에 서스테인펄스의 주파수를 증가시키는데 한계가 있는 문제점이 있었는데,In a subframe method in which an entire screen is divided into X sub-screens and an X-line addressing process is performed at a time, since the addressing process for the X-line is performed in one sustain period according to the conventional method. There was a problem that there is a limit to increasing the frequency of the sustain pulse,

본 발명에서는 상기 X라인에 대한 어드레싱과정을 여러개의 서스테인주기로 분산시켜 수행함으로써, 서스테인펄스사이에 삽입되는 소거방전시간을 줄여 서스테인 펄스의 주파수를 2배 또는 4배등으로 크게 증가시킬 수 있고, 셀의 단위시간당 방전횟수가 그에 비례하여 증가하므로 플라즈마 디스플레이 패널(PDP)의 단점인 저휘도문제를 해결할 수 있는 효과가 있다.In the present invention, by dispersing the addressing process for the X-line in several sustain periods, the frequency of the sustain pulse can be greatly increased by 2 or 4 times by reducing the erase discharge time inserted between the sustain pulses. Since the number of discharges per unit time increases in proportion thereto, there is an effect that can solve the low brightness problem, which is a disadvantage of the plasma display panel (PDP).

또한, 본 발명에 의한 3전극 면방전 PDP의 구동방법은 고해상도 디스플레이(display)를 구현할 때에도 쉽게 적용될 수 있다.In addition, the driving method of the three-electrode surface discharge PDP according to the present invention can be easily applied when implementing a high resolution display.

Claims (5)

1 프레임을 X개의 서브필드로 분할하고 상기 각각의 서브필드에 인가되는 서스테인펄스(sustain pulse)의 수를 조정함으로써 상기 각각의 서브필드에 의해 표현되는 밝기의 레벨에 서로 다른 가중치를 두며, 전체화면을 수평라인(H-line)을 따라 X개의 부화면으로 나누고 상기 X개의 부화면이 각각 서로 다른 서브필드를 표현하도록 하되, 1 프레임동안에는 전체화면의 모든 셀(cell)들이 각각 상기 X개의 서브필드를 한번씩 표현하도록 하기 위하여, 상기 서스테인펄스의 매주기마다 전체화면중 일부라인들의 서브필드를 변경하는 어드레싱(addressing)과정이 있고, 상기 어드레싱과정이 X개의 부화면당 1라인씩 선택하여 구성되는 X라인 단위로 수행되는 서브프레임(sub-frame)방식으로 계조(gray scale)를 표현하는 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)의 구동방법에 있어서,By dividing one frame into X subfields and adjusting the number of sustain pulses applied to each subfield, different weights are assigned to the level of brightness represented by each subfield, Is divided into X sub-screens along a horizontal line (H-line) and the X sub-screens represent different subfields, and each cell of the full screen is the X sub-fields each during one frame. There is an addressing process for changing the subfields of some lines of the entire screen every cycle of the sustain pulse, so that the X-line is configured by selecting one line per X sub-screens. 3-electrode surface discharge plasma display panel expressing gray scale in a sub-frame method performed in units (hereinafter, 3-electrode surface) In the driving method of the discharge PDP), 상기 서스테인펄스의 주파수를 증가시킬수 있도록 하기 위하여, 상기 서브필드를 변경하고자 하는 X라인에 대한 어드레싱(addressing)과정에 필요한 일련의 소거방전을 몇 개의 서스테인주기에 분산시켜서 하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.In order to be able to increase the frequency of the sustain pulse, the three-electrode surface characterized in that a series of erase discharges required for the addressing process for the X line to change the subfield is dispersed in several sustain periods Driving method of discharge PDP. 제 1 항에 있어서,The method of claim 1, 256계조(gray scale)를 구현하기 위하여, 상기 1 프레임을 각 서브필드당 SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128 에 대응되는 밝기레벨을 갖는 8개의 서브필드로 나누는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.In order to implement 256 gray scales, the 1 frame is divided into SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128 for each subfield. A method of driving a three-electrode surface discharge PDP, characterized by dividing into eight subfields having a brightness level corresponding to. 제 1 항에 있어서,The method of claim 1, 상기 전체화면을 510개의 수평라인(H-line)으로 구성하되, 128밝기의 8번째 서브필드를 서스테인하는 라인을 256개, 64밝기의 7번째 서브필드를 서스테인하는 라인을 128개, 32밝기의 6번째 서브필드를 서스테인하는 라인을 64개, 16밝기의 5번째 서브필드를 서스테인하는 라인을 32개, 8밝기의 4번째 서브필드를 서스테인하는 라인을 16개, 4밝기의 3번째 서브필드를 서스테인하는 라인을 8개, 2밝기의 2번째 서브필드를 서스테인하는 라인을 4개, 1밝기의 1번째 서브필드를 서스테인하는 라인을 2개씩 할당하여 전체화면을 8개의 부화면으로 나누는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.The entire screen is composed of 510 horizontal lines (H-line), with 256 lines sustaining the eighth subfield of 128 brightness, 128 lines sustaining the seventh subfield of 64 brightness, and 32 brightness lines. 64 lines sustaining the 6th subfield, 32 lines sustaining the 5th subfield of 16 brightness, 16 lines sustaining the 4th subfield of 8 brightness, and 3rd subfield of 4 brightness. It divides the entire screen into eight subscreens by assigning eight sustain lines, four lines sustaining the second subfield of two brightnesses, and two lines sustaining the first subfield of one brightness. A method of driving a three-electrode surface discharge PDP. 제 1 항 또는 제 2 항 또는 제 3 항에 있어서,The method according to claim 1 or 2 or 3, 상기 8개의 부화면당 각 1라인씩 선택하여 8라인 단위로 어드레싱과정을 수행하되, 상기 8라인을 어드레싱하는데 필요한 8회의 소거방전을 2개의 서스테인주기에 분산시켜서 하나의 서스테인주기당 4회의 소거방전을 하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.Select one line for each of the eight sub-screens to perform the addressing process in units of eight lines, and eight erase discharges required to address the eight lines are distributed to two sustain periods, thereby performing four erase discharges per sustain period. A method of driving a three-electrode surface discharge PDP. 제 1 항 또는 제 2 항 또는 제 3 항에 있어서,The method according to claim 1 or 2 or 3, 상기 8개의 부화면당 각 1라인씩 선택하여 8라인 단위로 어드레싱과정을 수행하되, 상기 8라인을 어드레싱하는데 필요한 8회의 소거방전을 4개의 서스테인주기에 분산시켜서 하나의 서스테인주기당 2회의 소거방전을 하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.Selecting one line for each of the eight sub-screens to perform the addressing process in units of eight lines, and eight erase discharges required for addressing the eight lines are distributed to four sustain periods, thereby performing two erase discharges per sustain period. A method of driving a 3-electrode surface discharge PDP.
KR1019980001295A 1998-01-17 1998-01-17 Method of driving three-electrode surface-discharge plasma display panel KR100267545B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980001295A KR100267545B1 (en) 1998-01-17 1998-01-17 Method of driving three-electrode surface-discharge plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980001295A KR100267545B1 (en) 1998-01-17 1998-01-17 Method of driving three-electrode surface-discharge plasma display panel

Publications (2)

Publication Number Publication Date
KR19990065831A true KR19990065831A (en) 1999-08-05
KR100267545B1 KR100267545B1 (en) 2000-10-16

Family

ID=19531680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001295A KR100267545B1 (en) 1998-01-17 1998-01-17 Method of driving three-electrode surface-discharge plasma display panel

Country Status (1)

Country Link
KR (1) KR100267545B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986605B1 (en) 2003-11-29 2010-10-13 인천대학교 산학협력단 Method for driving plasma display panel using selective erase

Also Published As

Publication number Publication date
KR100267545B1 (en) 2000-10-16

Similar Documents

Publication Publication Date Title
KR100264462B1 (en) Method and apparatus for driving three-electrodes surface-discharge plasma display panel
US7907103B2 (en) Plasma display apparatus and driving method thereof
KR20070059020A (en) Plasma display apparatus
KR20000022613A (en) Driving method of pdp
JPH1165517A (en) Drive method for plasma display panel
JP3231569B2 (en) Driving method and driving apparatus for plasma display panel
KR100324271B1 (en) Method of Driving Plasma Display Panel
EP0923066A1 (en) Driving a plasma display panel
KR100484113B1 (en) Method of driving a plasma display panel
KR100267545B1 (en) Method of driving three-electrode surface-discharge plasma display panel
KR100262827B1 (en) Method for driving three-electrodes surface-discharge plasma display panel
KR100260943B1 (en) Quad-electrode plasma display device and its driving method
KR100287730B1 (en) Method for driving three-electrodes surface discharge plasma display panel
KR19990031733A (en) Driving method and driving apparatus of 3-electrode surface discharge plasma display panel
KR100260254B1 (en) Plasma display panel driving method
KR100429648B1 (en) Ac plasma display panel and driving circuit thereof
KR100793292B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100658395B1 (en) Plasma display apparatus and driving method thereof
KR100297433B1 (en) Method of driving PDP
KR20060109546A (en) Plasma display apparatus and driving method thereof
KR100260944B1 (en) Method and circuit for driving three-electrodes surface discharge plasma display panel
KR19990031734A (en) Driving method and driving circuit of 3-electrode surface discharge plasma display panel
KR100441105B1 (en) Method for driving three electrodes surface discharge plasma display panel, in which discharge sustain period is allocated to each sub field
KR100515339B1 (en) A plasma display panel and a driving method thereof
KR100264450B1 (en) Driving system and driving method of plasma display panel for stable addressing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee