KR19990063351A - 데이터 스트림 삽입 회로 및 방법 - Google Patents

데이터 스트림 삽입 회로 및 방법 Download PDF

Info

Publication number
KR19990063351A
KR19990063351A KR1019980057464A KR19980057464A KR19990063351A KR 19990063351 A KR19990063351 A KR 19990063351A KR 1019980057464 A KR1019980057464 A KR 1019980057464A KR 19980057464 A KR19980057464 A KR 19980057464A KR 19990063351 A KR19990063351 A KR 19990063351A
Authority
KR
South Korea
Prior art keywords
data
circuit
data stream
memory
output
Prior art date
Application number
KR1019980057464A
Other languages
English (en)
Other versions
KR100647446B1 (ko
Inventor
윌리엄 이 살저
메리 이 갈라그허
패트릭 제이 오말리
Original Assignee
비센트 비.인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아
Publication of KR19990063351A publication Critical patent/KR19990063351A/ko
Application granted granted Critical
Publication of KR100647446B1 publication Critical patent/KR100647446B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/439—Processing of audio elementary streams
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00992—Circuits for stereophonic or quadraphonic recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/2368—Multiplexing of audio and video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
    • H04N21/43072—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4341—Demultiplexing of audio and video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4344—Remultiplexing of multiplex streams, e.g. by modifying time stamps or remapping the packet identifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/607—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for more than one sound signal, e.g. stereo, multilanguages

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)
  • Stereophonic System (AREA)

Abstract

삽입될 데이터가 데이터 스트림의 분리 부분에 포함되는 데이터 스트림(DATA)을 삽입하는 회로 및 방법을 제공한다. 버퍼 저장 회로는 데이터 스트림을 수신하여 저장한다. 데이터 스트림의 제 1 부분(T1-T2)은 제 1 메모리 회로(62)로 전송되고 데이터 스트림의 제 2 부분(T3-T5)은 제 2 메모리 회로(64)로 전송된다. 멀티플렉서 회로(68)는 제 1 및 제 2 메모리 회로로부터 데이터를 수신하고 삽입 출력 신호를 생성하도록 선택 신호에 응답하여 데이터 스트림의 제 1 및 제 2 부분 사이에서 선택을 행한다.

Description

데이터 스트림 삽입 회로 및 방법
본 발명은 일반적으로 집적 회로에 관한 것으로, 보다 구체적으로는 멀티미디어 데이터 스트림의 서로 다른 부분들에 포함된 데이터를 삽입하는 집적 회로에 관한 것이다.
DVD(Digital Versatile Disk) 및 기타 다른 장치들을 자주 사용하여 모니터에 표시하거나 스피커를 구동시키는, 영상 및 음성 데이터, 즉 멀티미디어 데이터를 저장하고 있다. 멀티미디어 음성 및 영상은 통상적으로 동시에 생성되도록 되어 있지만, 이들을 생성하는데 이용되는 데이터는 순차적으로 제공될 수도 있다.
그러므로, 순차 데이터 스트림의 서로 다른 부분에 포함된 데이터를 삽입해야할 때가 있는데, 그 서로 다른 부분들을 함께 처리하는 것이 가능하다. 예를 들면, MPEG-1(Motion Picture Expert's Group 1) 표준으로서 공지되어 있는 멀티미디어 포맷 표준에 있어서, 음성부는 인입 데이터 스트림의 각 프레임 내에 삽입되어 용이하게 함께 처리될 수 있는 스테레오 등의 두 음성 채널용 데이터를 포함한다. MPEG-2 표준으로 칭하여지는 MPEG-1의 신장은 8채널의 음성 데이터까지 제공할 수 있는 서라운드 음향의 부가적 채널들을 포함하는 상기와 같은 개념을 확장시킨다. 초기의 MPEG-1 표준과의 뒤떨어진 호환성을 확립하기 위하여, MPEG-2는 데이터 스트림의 한 부분 내에는 스테레오 데이터 그리고 나중에 수신되는 상이한 부분 내에는 서라운드 음향 데이터를 제공한다.
종래의 음성 처리 회로는, 스테레오 부분으로부터 서라운드 음향 데이터까지 및 서라운드 음향 데이터를 포함한 음성 데이터를 저장하데 26,000개까지의 메모리셀을 갖는 대용량 메모리 회로를 사용한다. 종래의 메모리 회로는, 사용하지 않는 데이터로 인한 출력 신호의 인터럽트를 방지하기 위하여, 기록 판독이 동시에 이루어질 수 있는 듀얼 포트 메모리로서 구성된다. 그러나, 이러한 듀얼 포트 메모리는 집적 회로 상에서 차지하는 다이의 면적이 넓게 되므로 처리 회로의 제조 비용을 증가시킨다.
그러므로, 순차 데이터 스트림에서 나중에 수신되는 또다른 부분으로부터의 데이터와 함께 데이터가 처리될 수 있도록 멀티미디어 신호의 한 부분으로부터 데이터를 유지하는 개선된 회로 및 방법이 요구되고 있다.
도 1은 MPEG-2 음성 데이터의 프레임을 도시한 도면.
도 2는 멀티미디어 데이터 처리 회로를 도시한 블록도.
도 3은 음성 처리기를 도시한 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
26 : 데이터 흐름 회로 34 : 영상 처리기
36 : 음성 처리기 38 : 버스
62, 64 : 메모리 회로 66 : 메모리 제어 회로
68 : 멀티플렉서 70 : 압축 해제 회로
72 : 음성 회로
스테레오 채널(T1 및 T2)에 대한 스테레오 데이터와 함께 헤더(1)에 제어 정보를 포함하는 스테레오 부분을 포함하여, MPEG-2 데이터 스트림의 통상적인 음성부의 단순화된 프레임이 도 1에 도시되어 있다. 채널(T3, T4, T5)에 대한 서라운드 음향 데이터와 함께 헤더(2)에 제어 정보를 포함하는 서라운드 음향 부분이 스테레오 부분에 뒤이어진다. 스테레오 및 서라운드 음향 출력 신호는 동시에 청취도록 되어 있기 때문에 서라운드 음향 데이터가 스테레오 데이터보다 늦게 수신된다 하여도 함께 처리되어야 한다. 또한, 스피커나 다른 출력 장치를 구동시키기 위해 양질의 음성 출력 신호를 제공하도록 하는 처리가 연속적으로 파즈(pause)없이 이루어져야 한다.
도 2는 모니터(22) 또는 다른 표시 장치를 구동시키는 영상 신호, 및 스피커(24) 또는 다른 음성 장치를 구동시키는 음성 신호로, 멀티미디어 데이터 스트림(DATA)을 변환시키는 멀티미디어 데이터 처리 회로(10)의 블록도이다. 설명의 편의를 위해, 데이터 처리 회로(10)는 통상적으로 데이터 처리 회로(10)에 의해 생성된 음성 데이타의 채널마다 하나의 스피커가 있지만 하나의 스피커를 가진 것으로 도시되어 있다. 데이터(DATA)는 도 1에 도시된 대로 MPEG-2 표준에 따라서 압축되어 포맷된다.
멀티미디어 데이터 처리 회로(10)는 DVD 또는 다른 입력 장치로부터 32비트 입력 버스(30)를 통해 순차 형식으로 데이터(DATA)를 수신하는 데이터 흐름 회로(26)를 포함한다. 데이터(DATA)는 복수의 데이터 프레임을 저장하는 대용량 DRAM을 포함하는 버퍼 저장 회로(28)의 분리 영역에 순차 형식으로 저장되는 영상부 및 음성부내에 저장된다. 데이터 흐름 회로(26)는 제어 버스(40)를 통해 전송된 영상 처리기(34) 및 음성 처리기(36)로부터의 메모리 요청에 응답하여 32비트 데이터 버스(38)를 통한 데이터(DATA)의 전송을 제어 및 모니터하도록 포인터를 이용하여 영상 및 음성 영역의 위치를 추적한다.
영상 처리기(34)는 압축 해제 및 기타 다른 영상 처리, 이를테면 색보정, 화소 보간 등을 위해 32비트 버스(38)를 통해 버퍼 저장 회로(28)로부터 데이터(DATA)의 영상부를 수신한다. 모니터를 아날로그 영상 신호를 수신하도록 구성하는 경우에, 영상 처리기(34)는 디지털 영상 데이터를 아날로그 영상 신호로 변환하여 아날로그 영상 신호를 증폭시키는 회로를 포함한다.
영상 데이터가 처리되고 영상이 모니터(22)에 표시될 때 새로운 데이터에 대한 요청이 버스(40)를 통해 데이터 흐름 회로(26)에 전송된다. 그러나, 데이터 흐름 회로(26), 버퍼 저장 회로(28), 버스(38)는 영상 처리기(34)에 영상 데이터를 연속적이면서 인터럽트 없이 공급하도록 상기와 같은 요청에 대해 즉각적으로 응답하는데 항상 이용 가능하게 되지는 않는다. 예를 들면, 데이터 흐름 회로(26) 및/또는 버스(38)는, 새로운 데이터(DATA)를 수신하거나, 음성 데이터를 음성 처리기(36)에 전송하거나, 버스(38)에 연결된 다른 시스템 장치(도시하지 않음)와 통신하는 등의 다른 시스템 태스크(task)를 행하느라 혼잡하다. 모니터(22)를 구동하는 영상 출력 신호에서의 인터럽트를 방지하기 위하여, 영상 처리기(34)는 소정의 시간 동안 영상 처리가 계속될 수 있게 하는데 데이터가 직접적으로 유효하지 않은 경우에 그러한 기간을 흡수하도록 로컬 메모리를 포함한다.
이와 유사하게, 음성 처리기(36)는 버스(38)를 통해 데이터 흐름 회로(26)로부터 수신된 데이터(DATA)의 음성부를 압축해제 한다. 음성 데이터는 서라운드 음향 음성 채널을 포함하도록 포맷되며, 따라서 음성 처리기(36)는 서라운드 음향 채널(T3-T5)을 스테레오 채널(T1-T2)에 삽입하여 스피커(24)를 구동시킨다. 음성 처리기(36)는 음성 데이터에 대해 디지털 대 아날로그 변환을 행하고 경우에 따라서는 변환된 아날로그 음성 신호를 증폭 및 필터링하는 회로를 포함한다.
음성 데이터가 처리될 때, 음성 처리기(36)는 제어 버스(40)를 통해 새로운 데이터에 대한 요청을 데이터 흐름 회로(26)에 출력한다. 영상 데이터를 갖는 경우일 때, 데이터 흐름 회로(26) 및/또는 버스(38)가 다른 시스템 태스크에 의해 점유되는 경우, 새로운 음성 데이터는 명령에 따라 즉각 전송된다. 비인터럽트된 음성 신호로 스피커(24)가 확실히 구동되도록, 음성 처리기(36)는, 데이터 흐름 회로(26) 및 버스(38)가 새로운 음성 데이터를 전송하는데 유효하지 못한 경우 기간에 대해 연속 처리를 확실히 할 수 있도록 음성 데이터를 충분히 저장하는 로컬 메모리를 포함한다.
하나의 회로에 대한 데이터가 전송되는 중이므로 데이터 흐름 회로(26)나 버퍼 저장 회로(28)나 버스(38)는 분주한 반면 다른 회로들은 전송이 완료될 때까지 대기해야 한다. 그러므로, 영상 처리기(34) 및 음성 처리기(36)의 로컬 메모리의 크기는 다른 회로에 전송된 데이터의 양에 의해 결정된다. 대기 상태를 감소시키기 위하여, 로컬 메모리는 통상적으로 듀얼 포트 랜덤 액세스 메모리로서 구성된다. 그러나, 듀얼 포트 랜덤 액세스 메모리는 집적 회로 다이에서의 차지 면적이 크며 따라서 시스템 비용을 증가시키므로, 대기 상태를 흡수하는데 필요한 로컬 메모리의 양을 감소시키거나 데이터 전송의 크기를 줄이는 것이 바람직하다.
도 3은 스피커(24)를 구동시키도록 연속 음성 신호를 생성하도록 버스(38)를 통해 수신된 음성 데이터를 디코딩하고 처리하는 음성 처리기(34)를 보다 상세히 도시한 개략도이다. 음성 처리기(34)는, 메모리 회로(62, 64)와, 메모리 제어 회로(66)와, 멀티플렉서(68)와, 압축 해제 회로(70)와, 음성 회로(72)를 포함한다.
메모리 회로(62, 64)는 버스(38)로부터 새로운 데이터를 수신하여 기록하는 동안 그들의 각각의 출력에 대해 저장된 데이터를 제공할 수 있는 듀얼 포트 메모리로서 구성된다. 메모리 회로(62, 64)는, 최악의 경우의 대기 상태를 흡수하도록, 즉 수신될 새로운 음성 데이터를 대기하는 동안 연속적인 음성 처리를 확실히 행하는데 충분한 데이터를 유지하도록 알맞은 저장 용량을 갖는다. 버퍼 저장 회로(28)로부터 스테레오 데이터(T1-T2)가 메모리 회로(62)를 거쳐 루트가 정해지고 서라운드 음향 데이터(T3-T5)는 메모리 회로(64)를 통해 루트가 정해진다. 이 데이터가 버퍼 저장 회로(28)에서 유효하기 때문에 복잡한 프레임으로서 보다는 오히려 상기 데이터가 처리될 때 작은 패킷으로 전송될 수 있다. 두 메모리 회로(62, 64)를 이용함으로써 그리고 음성 데이터의 전체 프레임을 저장할 필요를 방지함으로써 본 발명은 종래 기술보다 더 작은 메모리 회로를 이용할 수 있다.
예를 들면, 기술된 실시예에 있어서, 메모리 회로(62, 64)는 약 1,000비트의 저장 용량을 포함한다. 이는 종래 기술이 필요로 하는 26,000비트에서 현저히 감소된 것이다. 보다 작은 메모리 크기는 다이 면적 및 회로 제조 비용을 현저히 감소시켜준다.
메모리 제어 회로(66)는 판독/기록 라인(80, 82)을 통해 메모리 회로(62, 64)로의 데이터 전송 및 메모리 회로(62, 64)로부터의 데이터 전송을 제어한다. 메모리 제어 회로(66)는 메모리 회로(62)에 현재 저장된 스테레오 데이터의 양을 모니터하는 포인터를 포함하며, 상기 포인터는 새로운 스테레오 데이터가 수신되는 경우에 증분되고 데이터가 메모리 회로(62)의 출력에서 제공되어 멀티플렉서(68)를 통해 선택되는 경우 감소된다. 유사한 서라운드 음향 포인터는 메모리 회로(64)에 현재 저장되는 서라운드 음향 데이터의 양을 추적한다. 서라운드 음향 포인터는 서라운드 음향 데이터가 메모리 회로(64)로 또는 메모리 회로(64)로부터 각각 전송되는 경우에 증분 및 감소한다. 메모리 회로(62 또는 64)에 저장된 데이터의 양이 소정의 레벨 아래로 떨어지면, 메모리 제어 회로(66)는 새로운 스테레오 또는 서라운드 음향 데이터를 위해 데이터 흐름 회로(26)로 버스(40)를 통해 요청을 전송한다.
멀티플렉서(68)는 출력에서 삽입 신호를 생성하도록 압축 해제 회로(70)로부터의 선택 신호에 응답하여 메모리 회로(62) 및 메모리 회로(64) 사이에서 선택을 행한다. 예로서, 압축 해제 회로(70)가 음성 데이터 스트림을 압축 해제하도록 T3-T5 데이터의 패킷에 의해 뒤이어지게 되어지는 T1-T2 데이터의 패킷을 필요로 한다고 가정한다. 압축 해제 회로(70)는 메모리(62)에 저장된 T1-T2 패킷의 루트를 멀티플렉서(68)의 출력으로 정하도록 멀티플렉서(68)의 제어 입력에서 제 1 선택 신호를 생성한다. 그리고 압축 해제 회로(70)는 메모리(62)에 저장된 T3-T5 패킷의 루트를 시퀀스 T1-T2, T3-T5 등으로 멀티플렉서(68)의 출력으로 정하도록 제 2 선택 신호를 생성한다. 그러므로, T1-T2 패킷에는 T3-T5 패킷이 삽입된다.
스테레오 및 서라운드 음향 데이터는 통상적으로, 개개의 변경 비트로서라기 보다는 오히려 압축 해제 회로(70)에 이용된 알고리즘에 따라 패킷에서 선택되어 압축 해제된다. 그러므로, 메모리 회로(62)에 저장된 데이터는 메모리 회로(64)에 저장된 데이터로부터 상이한 속도로 처리된다. 스테레오 또는 서라운드 음향 데이터가 멀티플렉서(68)를 통해 선택될 때, 압축 해제 회로(70)는 제어 신호를 메모리 제어 회로(66)에 전송하여 메모리 회로(62, 64)에 현재 저장된 데이터의 양을 갱신하도록 적합한 포인터를 감소시킨다.
이런 형태로, 압축 해제 회로(70)는 음성 데이터를 압축 해제하여 출력(84)에서 압축 해제된 음성 데이터 스트림을 제공한다. 압축 해제된 음성 데이터 스트림은, 두 개의 스테레오 및 세 개의 서라운드 음향 채널로의 디코딩, 아날로그 오디오 신호로의 변환, 증폭, 필터링 등을 추가로 처리하는 음성 회로(72)에 인가된다. 음성 회로(72)의 5개의 도체 출력에 의해 스피커(24) 및/또는 다른 음성 장치(도시하지 않음)에 의해 구동된다.
이제까지 본 발명은 삽입될 데이터가 데이터 스트림의 분리 부분에 포함되는 데이터 스트림을 삽입하는 회로 및 방법을 제공한다. 버퍼 저장 회로는 데이터 스트림을 수신하여 저장한다. 데이터 스트림의 제 1 부분은 제 1 메모리 회로로 전송되고 데이터 스트림의 제 2 부분은 제 2 메모리 회로로 전송된다. 제 1 및 제 2 메모리 회로의 출력에 각각 연결된 제 1 및 제 2 입력을 가진 멀티플렉서 회로는 삽입 출력 신호를 생성하도록 선택 신호에 응답하여 데이터 스트림의 제 1 및 제 2 부분 사이에서 선택한다.

Claims (3)

  1. 데이터 스트림 삽입 회로에 있어서,
    연결된 입력을 구비하고 데이터 스트림을 수신하여 저장하는 버퍼 저장 회로(28)와,
    상기 버퍼 저장 회로의 출력에 연결된 입력(38)을 구비하여 상기 데이터 스트림의 제 1 부분을 수신하는 제 1 메모리 회로(62)와,
    상기 버퍼 저장 회로의 출력에 연결된 입력(38)을 구비하여 상기 데이터 스트림의 제 2 부분을 수신하는 제 2 메모리 회로(64)와,
    상기 제 1 및 제 2 메모리 회로의 출력에 각각 연결된 제 1 및 제 2 입력을 구비하여 출력에서 삽입 출력 신호를 제공하도록 선택 신호에 응답하여 상기 제 1 및 제 2 부분 사이에서 선택을 행하는 멀티플렉서 회로(68)를 포함하는 데이터 스트림 삽입 회로.
  2. 데이터 스트림 삽입 방법에 있어서,
    데이터 스트림을 저장하는 단계와,
    상기 데이터 스트림의 제 1 부분을 제 1 메모리 위치에 복사하는 단계와,
    상기 데이터 스트림의 제 2 부분을 제 2 메모리 위치에 복사하는 단계와,
    상기 제 1 및 제 2 메모리 위치 사이에서 선택을 행하여 삽입 출력 신호를 생성하는 단계를 포함하는 데이터 스트림 삽입 방법.
  3. 집적 회로에 있어서,
    연결된 입력을 구비하고 멀티미디어 데이터 스트림을 수신하여 저장하는 버퍼 저장 회로(28)와,
    상기 버퍼 저장 회로의 출력에 연결된 입력을 구비하여 상기 멀티미디어 데이터 스트림의 제 1 부분을 수신하는 제 1 메모리 회로(62)와,
    상기 버퍼 저장 회로의 출력에 연결된 입력(38)을 구비하여 상기 멀티미디어 데이터 스트림의 제 2 부분을 수신하는 제 2 메모리 회로(64)와,
    상기 제 1 및 제 2 메모리 회로의 출력에 각각 연결된 제 1 및 제 2 입력을 구비하여 출력에서 삽입 출력 신호를 제공하도록 선택 신호에 응답하여 상기 제 1 및 제 2 부분 사이에서 선택을 행하는 멀티플렉서 회로(68)를 포함하는 집적 회로.
KR1019980057464A 1997-12-23 1998-12-23 데이터 스트림 인터리빙 회로 및 방법 KR100647446B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/997,622 1997-12-23
US08/997,622 US6895596B1 (en) 1997-12-23 1997-12-23 Circuit and method for interleaving a data stream
US8/997,622 1997-12-23

Publications (2)

Publication Number Publication Date
KR19990063351A true KR19990063351A (ko) 1999-07-26
KR100647446B1 KR100647446B1 (ko) 2007-04-26

Family

ID=25544217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057464A KR100647446B1 (ko) 1997-12-23 1998-12-23 데이터 스트림 인터리빙 회로 및 방법

Country Status (3)

Country Link
US (1) US6895596B1 (ko)
JP (1) JP4263290B2 (ko)
KR (1) KR100647446B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400954B1 (ko) * 2007-09-10 2014-05-30 삼성전자주식회사 디지털 방송 시스템에서 타임 디인터리빙 방법 및 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694426A (en) * 1985-12-20 1987-09-15 Ncr Corporation Asynchronous FIFO status circuit
US4852090A (en) * 1987-02-02 1989-07-25 Motorola, Inc. TDMA communications system with adaptive equalization
US5781480A (en) * 1997-07-29 1998-07-14 Motorola, Inc. Pipelined dual port integrated circuit memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400954B1 (ko) * 2007-09-10 2014-05-30 삼성전자주식회사 디지털 방송 시스템에서 타임 디인터리빙 방법 및 장치

Also Published As

Publication number Publication date
KR100647446B1 (ko) 2007-04-26
US6895596B1 (en) 2005-05-17
JPH11317721A (ja) 1999-11-16
JP4263290B2 (ja) 2009-05-13

Similar Documents

Publication Publication Date Title
JPH0918829A (ja) データ再生装置
JP2916162B2 (ja) 記録再生装置
KR100653569B1 (ko) 이중 버퍼링을 사용하는 데이터 전송 장치, 데이터 전송시스템, 및 데이터 전송 방법
JP2006511145A (ja) ビデオ視聴システム及び方法
JPH0630022A (ja) セル転送方法およびセル受信装置
KR100647446B1 (ko) 데이터 스트림 인터리빙 회로 및 방법
US6078972A (en) Control system of FIFO memories
US6498893B1 (en) Recording/reproducing apparatus
JP2000083064A (ja) トランスポ―トストリ―ム処理装置
JP2001290500A (ja) 話速変換装置、スピーカ装置、テレビジョン受像機
JP3050149B2 (ja) 映像記録再生装置
JPS6028389A (ja) 静止画像再生装置
JPH08146933A (ja) 表示制御装置
US20030058560A1 (en) Apparatus and method for processing content information capable of time-divisionally carrying out recording and reproducing operations
KR100239627B1 (ko) 외부기기용의 입출력인터페이스를 내장한 기록재생장치
JP3087842B2 (ja) デジタルビデオデッキ
JPH0828047B2 (ja) デイジタルデイスク及びその再生装置
JPH04120989A (ja) 静止画像復号装置
JPH0575974A (ja) 情報処理方法及びその装置
KR20090082997A (ko) Ｍｏｓｔ 프로토콜 기반의 멀티 채널 오디오 출력 기능을가지는 ｄｖｄ 체인저
JPH11161295A (ja) 録音再生システム
JP2000242296A (ja) 音声データ復号装置
JPH05122390A (ja) 電話機
JPH02183614A (ja) 適応型波形等化器
JP2001168978A (ja) 電話装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151027

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee