KR19990049866A - Wafer burn-in test method of semiconductor memory device - Google Patents
Wafer burn-in test method of semiconductor memory device Download PDFInfo
- Publication number
- KR19990049866A KR19990049866A KR1019970068870A KR19970068870A KR19990049866A KR 19990049866 A KR19990049866 A KR 19990049866A KR 1019970068870 A KR1019970068870 A KR 1019970068870A KR 19970068870 A KR19970068870 A KR 19970068870A KR 19990049866 A KR19990049866 A KR 19990049866A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor memory
- memory device
- test
- burn
- good
- Prior art date
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
반도체 메모리 장치의 테스트 방법이 개시된다. 상기 과제를 수행하기 위해 본 발명에 의한 반도체 메모리 장치의 웨이퍼 번인 테스트 방법은, 다수개의 반도체 메모리 장치들이 형성된 웨이퍼에서 반도체 메모리 장치의 테스트 방법에 있어서, 반도체 메모리 장치의 1차 기능 테스트 결과가 양호한가를 판단하는 (a)단계, 1차 기능 테스트 결과가 양호하면 번인 테스트를 진행하는 (b)단계, 번인 테스트 후에, 반도체 메모리 장치의 2차 기능 테스트 결과가 양호한가를 판단하는 (c)단계 및 1차 기능 테스트 및 제2 기능 테스트 후에, 반도체 메모리 장치가 양호/불량함을 결정하는 (d)단계로 이루어지는 것을 특징으로 하고, 웨이퍼 상태에서의 번인 테스트 전에, 전류 특성이 불량인 반도체 메모리 장치를 선별하므로 웨이퍼 상태에서의 번인 테스트를 효과적으로 진행할 수 있고, 번인에 의한 열화성 불량 발생 빈도 체크 및 번인 스트레스 가속 지수를 효과적으로 선정할 수 있으며, 1차 및 2차 기능 테스트에서 불량인 반도체 메모리 장치를 우선적으로 리젝 처리하므로 후에 진행되는 EDS 테스트 효율을 높일 수 있는 효과가 있다.A test method of a semiconductor memory device is disclosed. In order to accomplish the above object, the wafer burn-in test method of the semiconductor memory device according to the present invention is a test method of a semiconductor memory device on a wafer on which a plurality of semiconductor memory devices are formed. Step (a) of determining, if the primary function test result is good, step (b) of performing burn-in test, and step (c) of determining whether or not the secondary function test result of the semiconductor memory device is good after the burn-in test; (D) determining whether the semiconductor memory device is good or bad after the functional test and the second functional test, and before the burn-in test in the wafer state, the semiconductor memory device having the poor current characteristics is selected. Burn-in test can be conducted effectively in wafer state, and deterioration due to burn-in is poor. Raw frequency check and can effectively burn-selected stress acceleration index, it is possible to improve the efficiency of the EDS test proceeds so after primary and secondary functional testing rijek preferentially process a defective semiconductor memory device.
Description
본 발명은 반도체 메모리 장치의 테스트에 관한 것으로, 특히, 반도체 메모리 장치의 웨이퍼 번인 테스트 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to testing of semiconductor memory devices, and more particularly, to a wafer burn-in test method for semiconductor memory devices.
종래에는 단위 공정이 완료된 웨이퍼(wafer)상태에서 번인(burn-in) 테스트를 할 때, 공정상의 오류에 의해 불량이 발생된 반도체 메모리 장치의 사전 분류 단계가 없었다. 즉, 공정상의 불량으로 인해 전류 특성이 불량인 반도체 메모리 장치가 있는 경우, 이러한 불량 반도체 장치의 사전 선별없이 웨이퍼 상태에서 번인 테스트를 진행하게 되면, 전류 특성에 불량이 발생한 반도체 메모리 장치에 의해 인접한 반도체 메모리 장치 또는 동일한 웨이퍼에 형성된 모든 반도체 메모리 장치의 번인 테스트가 정상적으로 진행되지 못하게 된다. 이러한 문제점은 웨이퍼 상태에서의 번인 테스트의 특성상 기판을 공통으로 하는 다수개의 반도체 메모리 장치들이 동시에 테스트됨으로 인해 기인되는 문제점이다.Conventionally, when performing a burn-in test in a wafer state in which a unit process is completed, there is no pre-classification step of a semiconductor memory device in which a defect occurs due to a process error. That is, when there is a semiconductor memory device having a poor current characteristic due to a process defect, if a burn-in test is performed in a wafer state without prior selection of such a defective semiconductor device, the semiconductor memory device adjacent to the semiconductor memory device having a defective current characteristic occurs. Burn-in tests of the memory device or all the semiconductor memory devices formed on the same wafer do not proceed normally. This problem is caused by the fact that a plurality of semiconductor memory devices having a common substrate are simultaneously tested due to the characteristics of the burn-in test in the wafer state.
따라서, 반도체 메모리 장치의 웨이퍼 번인 테스트를 진행할 때, 전류 특성에 불량이 발생하는 반도체 메모리 장치의 선별은 매우 중요한 단계이며, 종래와 같이, 전류 특성에 불량이 발생한 반도체 메모리 장치를 미리 선별하지 않으면 번인 테스트를 정상적으로 진행하지 못하는 문제점이 발생한다.Therefore, when the wafer burn-in test of the semiconductor memory device is performed, the selection of the semiconductor memory device in which the defect occurs in the current characteristic is a very important step. There is a problem that the test does not proceed normally.
본 발명이 이루고자 하는 기술적 과제는 전류 특성에 불량이 발생한 반도체 메모리 장치를 사전에 선별하므로, 웨이퍼 상태에서의 번인 테스트를 효과적으로 진행할 수 있는 반도체 메모리 장치의 웨이퍼 번인 테스트 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a wafer burn-in test method for a semiconductor memory device capable of effectively conducting a burn-in test in a wafer state since the semiconductor memory device having a defect in current characteristics is previously selected.
도 1은 본 발명에 의한 반도체 메모리 장치의 웨이퍼 번인 테스트 방법을 설명하기 위한 플로우 차트이다.1 is a flowchart illustrating a wafer burn-in test method of a semiconductor memory device according to the present invention.
상기 과제를 이루기 위해 본 발명에 의한 반도체 메모리 장치의 웨이퍼 번인 테스트 방법은, 다수개의 반도체 메모리 장치들이 형성된 웨이퍼에서 반도체 메모리 장치의 테스트 방법에 있어서, 반도체 메모리 장치의 1차 기능 테스트 결과가 양호한가를 판단하는 (a)단계, 1차 기능 테스트 결과가 양호하면 번인 테스트를 진행하는 (b)단계, 번인 테스트 후에, 반도체 메모리 장치의 2차 기능 테스트 결과가 양호한가를 판단하는 (c)단계 및 1차 기능 테스트 및 제2 기능 테스트 후에, 반도체 메모리 장치가 양호/불량함을 결정하는 (d)단계로 이루어지는 것이 바람직하다.In order to achieve the above object, the wafer burn-in test method of a semiconductor memory device according to the present invention is a test method of a semiconductor memory device in a wafer on which a plurality of semiconductor memory devices are formed, and determines whether the first functional test result of the semiconductor memory device is good. (B) performing the burn-in test if the primary functional test result is good; and (c) determining whether the secondary functional test result of the semiconductor memory device is good after the burn-in test. After the test and the second functional test, step (d) of determining whether the semiconductor memory device is good or bad is preferable.
이하, 본 발명에 의한 반도체 메모리 장치의 웨이퍼 번인 테스트 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a wafer burn-in test method of a semiconductor memory device according to the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명에 의한 반도체 메모리 장치의 웨이퍼 번인 테스트 방법을 설명하기 위한 플로우 차트로서, 반도체 메모리 장치의 1차 기능 테스트 결과가 양호한가를 판단하는 (a)단계(제100 ~ 130 단계), 1차 기능 테스트 결과가 양호하면 번인 테스트를 진행하는 (b)단계(제140 단계), 번인 테스트 후에, 반도체 메모리 장치의 2차 기능 테스트 결과가 양호한가를 판단하는 (c)단계(제150 ~ 170 단계) 및 상기 1차 기능 테스트 및 제2 기능 테스트 후에, 반도체 메모리 장치가 양호/불량함을 결정하는 (d)단계(제180 ~ 190 단계)로 이루어진다.1 is a flowchart illustrating a wafer burn-in test method of a semiconductor memory device according to the present invention. Step (a) (steps 100 to 130) of determining whether a first functional test result of a semiconductor memory device is satisfactory, 1 Step (b) (step 140) of performing a burn-in test if the difference function test result is good, and step (c) (steps 150 to 170) of determining whether the secondary function test result of the semiconductor memory device is good after the burn-in test. And after the first functional test and the second functional test, step (d) (steps 180 to 190) of determining whether the semiconductor memory device is good or defective.
도 1을 참조하면, 웨이퍼에 형성된 다수개의 반도체 메모리 장치들 각각의 1차 기능 테스트를 진행하고, 테스트 결과가 양호한가를 판단한다(제100 단계). 이때, 1차 기능 테스트에는 전류 특성 테스트를 포함한다. 제100 단계 후에, 반도체 메모리 장치의 1차 기능 테스트 결과가 불량하면, 불량이 발생한 반도체 메모리 장치의 1차 리페어(repair)를 진행한다(제120 단계). 제120 단계 후에, 1차 리페어된 반도체 메모리 장치를 다시 1차 기능 테스트를 진행하고, 테스트 결과가 양호한가를 판단한다(제130 단계). 제130 단계 후에, 1차 리페어된 반도체 메모리 장치의 1차 기능 테스트 결과가 불량하면, 1차 리페어된 반도체 메모리 장치를 불량품으로 결정한다(제190 단계). 이때, 불량품으로 결정된 반도체 메모리 장치는 번인 테스트가 진행되지 않도록 리젝처리를 하며, 이때 리젝처리된 반도체 메모리 장치는 후에 진행되는 전기적 다이 소팅 테스트(Electrical Die Sorting:EDS, 이하, EDS로 약함) 단계도 진행하지 않는다.Referring to FIG. 1, a first functional test of each of a plurality of semiconductor memory devices formed on a wafer is performed, and it is determined whether the test result is good (step 100). In this case, the primary functional test includes a current characteristic test. After the operation 100, if the primary functional test result of the semiconductor memory device is poor, the primary repair of the semiconductor memory device in which the failure occurs is performed (operation 120). After operation 120, the primary repaired semiconductor memory device is subjected to a first functional test again, and it is determined whether the test result is good (operation 130). After the operation 130, if the primary functional test result of the primary repaired semiconductor memory device is poor, the primary repaired semiconductor memory device is determined as defective (step 190). At this time, the semiconductor memory device determined as defective is rejected so that the burn-in test is not performed, and the rejected semiconductor memory device is subjected to an electrical die sorting test (EDS, hereinafter, EDS) step. Do not proceed.
제100 단계 및 제130 단계 후에, 1차 기능 테스트 결과가 양호한 반도체 메모리 장치는 번인 테스트를 진행한다(제140 단계). 이처럼, 번인 테스트를 진행하기 전에 1차 기능 테스트를 진행하므로, 전류 특성이 불량인 반도체 메모리 장치 및 제조 공정상의 원인으로 인한 동작 불량인 반도체 메모리 장치를 우선 선별할 수 있다. 특히, 전류 특성이 불량인 반도체 메모리 장치를 리페어하거나 리젝(reject)하지 않으면, 웨이퍼의 기판을 공통으로 연결하여 스트레스를 인가하는 번인 테스트 진행시, 전류 특성이 불량인 반도체 메모리 장치에 의해 인접하는 반도체 메모리 장치 또는 동일한 웨이퍼에 형성된 반도체 메모리 장치 전체에 영향을 주어 번인 테스트가 정상적으로 진행되지 못하게된다. 따라서, 웨이퍼 상태에서 효과적으로 번인 테스트를 진행하기 위해 전류 특성상에 불량이 발생한 반도체 메모리 장치를 반드시 선별하여 리페어하거나 리젝할 필요가 있다. 또한, 전술한 바와 같이, 불량 제품을 정상 제품으로 복구한 후에 번인 테스트를 수행하므로, 번인 테스트시 번인에 의한 열화성 불량 발생 빈도를 체크 가능하며, 번인 전후의 결과를 비교하여 그 결과를 번인 스트레스 가속 지수(Acceleration Factor) 선정에 효과적으로 이용할 수 있다.After steps 100 and 130, the semiconductor memory device having a good first functional test result performs burn-in test (step 140). As described above, since the first functional test is performed before the burn-in test, the semiconductor memory device having the poor current characteristics and the semiconductor memory device having the malfunction due to the manufacturing process can be selected first. In particular, when a semiconductor memory device having poor current characteristics is not repaired or rejected, a semiconductor device adjacent to a semiconductor memory device having a poor current characteristic during a burn-in test in which stress is applied by connecting the wafer substrates in common. This affects the memory device or the entire semiconductor memory device formed on the same wafer and prevents the burn-in test from proceeding normally. Therefore, it is necessary to select and repair or reject a semiconductor memory device having a defect in current characteristics in order to conduct an effective burn-in test in a wafer state. In addition, as described above, since the burn-in test is performed after the defective product is restored to the normal product, it is possible to check the frequency of occurrence of deterioration defects due to burn-in during the burn-in test, and compare the results before and after burn-in to compare the results with burn-in stress. It can be effectively used for selecting Acceleration Factor.
제140 단계 후에, 반도체 메모리 장치의 2차 기능 테스트를 진행하고, 테스트 결과가 양호한가를 판단한다(제150 단계). 제150 단계를 통해, 번인 테스트에 의한 신뢰성 불량이 발생된 반도체 메모리 장치를 선별할 수 있다. 제150 단계 후에, 2차 기능 테스트 결과가 불량한 반도체 메모리 장치는 2차 리페어를 진행한다(제160 단계). 제160 단계 후에, 2차 리페어된 반도체 메모리 장치를 다시 2차 기능 테스트를 진행하고, 테스트 결과가 양호한가를 판단한다(제170 단계). 제170 단계 후에, 2차 기능 테스트 결과가 불량하면, 2차 리페어된 반도체 메모리 장치는 불량품으로 결정한다(제190 단계). 이때, 불량품으로 결정된 반도체 메모리 장치는 리젝처리를 하며, 후에 진행되는 EDS 단계를 진행하지 않는다. 제150 단계 및 제170 단계 후에, 2차 기능 테스트 결과가 양호한 반도체 메모리 장치는 양품으로 결정한다(제180 단계). 이때, 양품으로 결정된 반도체 메모리 장치는 계속적으로 EDS 단계를 진행하게 된다.After operation 140, the second functional test of the semiconductor memory device is performed, and it is determined whether the test result is good (operation 150). In operation 150, the semiconductor memory device in which the reliability failure is generated by the burn-in test may be selected. After operation 150, the semiconductor memory device having a poor second functional test result performs secondary repair (operation 160). After operation 160, the secondary repaired semiconductor memory device is again subjected to the secondary functional test, and it is determined whether the test result is good (step 170). After operation 170, if the secondary functional test result is poor, the secondary repaired semiconductor memory device determines that the defective product is defective (operation 190). At this time, the semiconductor memory device determined as defective is rejected and does not proceed to the later EDS step. After steps 150 and 170, the semiconductor memory device having a good second functional test result is determined to be good (step 180). At this time, the semiconductor memory device, which is determined to be good, continues to the EDS step.
일반적으로, 반도체 메모리 장치의 신뢰성 확보를 위해 전기적으로 스트레스를 인가하는 신뢰성 테스트에는 웨이퍼 상태에서 진행하는 테스트와 팩키지된 상태에서 진행되는 테스트로 나누어 진다. 이때, 웨이퍼 상태에서 진행되는 테스트는 팩키지된 상태에서 발생할 수 있는 불량을 웨이퍼 상태에서 미리 제거할 수 있으므로, 테스트 효과 및 원가 절감면에서 많이 사용되는 테스트이다. 특히, 웨이퍼 상태에서 번인 테스트를 진행할 경우, 신뢰성과 관련된 불량을 웨이퍼 상태에서 조기 검출할 수 있다. 또한, 웨이퍼에 형성된 다수개의 반도체 메모리 장치들은 기판을 공통으로 사용하므로, 다수개의 반도체 메모리 장치들을 동시에 스트레스 인가할 수 있으며, 이로 인해, 팩키지된 상태에서 개별적으로 번인 테스트를 진행하는 것보다 번인 테스트를 효과적으로 진행할 수 있다. 한편, 기판을 공통으로 사용하므로 인해, 동일한 웨이퍼 내에서 전류 특성에 불량이 발생한 반도체 메모리 장치가 발생하면, 웨이퍼 상태에서의 번인 테스트가 정상적으로 이루어지지 않는다. 그러나, 본 발명에서와 같이, 웨이퍼 번인 테스트를 진행하기 전에, 1차 기능 테스트를 통해 전류 특성이 불량인 반도체 메모리 장치를 리페어 또는 리젝하므로 웨이퍼 상태에서의 번인 테스트를 효과적으로 진행할 수 있다. 또한, 1차 및 2차 기능 테스트에서 불량인 반도체 메모리 장치를 우선적으로 리젝 처리하므로, 후에 진행되는 EDS는 번인 테스트 후, 정상적인 반도체 메모리 장치만을 진행하면 된다. 이로 인해, EDS 테스트 효율을 높일 수 있다.In general, a reliability test that applies electrical stress to ensure the reliability of a semiconductor memory device is divided into a test performed in a wafer state and a test performed in a packaged state. In this case, the test performed in the wafer state is a test that is frequently used in terms of test effect and cost reduction since defects that may occur in the packaged state can be removed in advance in the wafer state. In particular, when the burn-in test is performed in the wafer state, defects related to reliability can be detected early in the wafer state. In addition, since a plurality of semiconductor memory devices formed on a wafer have a common substrate, a plurality of semiconductor memory devices may be stressed at the same time, thereby performing burn-in tests rather than individually performing burn-in tests in a packaged state. You can proceed effectively. On the other hand, because a substrate is commonly used, if a semiconductor memory device in which current characteristics are defective in the same wafer is generated, burn-in test in the wafer state is not normally performed. However, as in the present invention, before the wafer burn-in test is performed, the burn-in test in the wafer state can be effectively performed by repairing or rejecting the semiconductor memory device having a poor current characteristic through the primary functional test. In addition, since the defective semiconductor memory device is preferentially rejected in the primary and secondary functional tests, the EDS that is performed later only needs to proceed with the normal semiconductor memory device after the burn-in test. This can increase the EDS test efficiency.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적인 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.
상술한 바와 같이, 본 발명에 의한 반도체 메모리 장치의 웨이퍼 번인 테스트 방법은 웨이퍼 상태에서의 번인 테스트 전에, 전류 특성이 불량인 반도체 메모리 장치를 선별하므로 웨이퍼 상태에서의 번인 테스트를 효과적으로 진행할 수 있고, 번인에 의한 열화성 불량 발생 빈도 체크 및 번인 스트레스 가속 지수를 효과적으로 선정할 수 있으며, 1차 및 2차 기능 테스트에서 불량인 반도체 메모리 장치를 우선적으로 리젝 처리하므로 후에 진행되는 EDS 테스트 효율을 높일 수 있는 효과가 있다.As described above, the wafer burn-in test method of the semiconductor memory device according to the present invention selects the semiconductor memory device having poor current characteristics before the burn-in test in the wafer state, so that the burn-in test in the wafer state can be effectively carried out, and the burn-in test can be carried out effectively. It is possible to effectively select the frequency of deterioration defects and to burn-in stress acceleration index, and to increase the efficiency of the EDS test that is performed later by first rejecting the defective semiconductor memory device in the first and second functional tests. There is.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970068870A KR19990049866A (en) | 1997-12-15 | 1997-12-15 | Wafer burn-in test method of semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970068870A KR19990049866A (en) | 1997-12-15 | 1997-12-15 | Wafer burn-in test method of semiconductor memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990049866A true KR19990049866A (en) | 1999-07-05 |
Family
ID=66088215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970068870A KR19990049866A (en) | 1997-12-15 | 1997-12-15 | Wafer burn-in test method of semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990049866A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100398840B1 (en) * | 2000-01-26 | 2003-09-19 | 미쓰비시덴키 가부시키가이샤 | Testing method and test apparatus in semiconductor |
-
1997
- 1997-12-15 KR KR1019970068870A patent/KR19990049866A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100398840B1 (en) * | 2000-01-26 | 2003-09-19 | 미쓰비시덴키 가부시키가이샤 | Testing method and test apparatus in semiconductor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7519882B2 (en) | Intelligent binning for electrically repairable semiconductor chips | |
US6067262A (en) | Redundancy analysis for embedded memories with built-in self test and built-in self repair | |
US6367042B1 (en) | Testing methodology for embedded memories using built-in self repair and identification circuitry | |
US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
US20080208492A1 (en) | System and Method for Early Qualification of Semiconductor Devices | |
CN111293048B (en) | Wafer testing system and method thereof | |
KR19990049866A (en) | Wafer burn-in test method of semiconductor memory device | |
US20080077827A1 (en) | Test method for semiconductor device | |
US6114181A (en) | Pre burn-in thermal bump card attach simulation to enhance reliability | |
KR102375702B1 (en) | Test Apparatus and Method of Testing Wafer Using The Same | |
US6976198B1 (en) | Self-repairing integrated circuit and method of operating the same | |
JP2865035B2 (en) | Test method for semiconductor memory device | |
US6717870B2 (en) | Method for assessing the quality of a memory unit | |
JP3730106B2 (en) | Semiconductor sorting method | |
JPH06310581A (en) | Inspection method and equipment for semiconductor memory device | |
KR100525103B1 (en) | Wafer business SBL method | |
US20030080335A1 (en) | Semiconductor device, and verification method for semiconductor testing apparatus and method using the semiconductor device | |
JPH01244380A (en) | Ic tester | |
JP2003309050A (en) | Manufacturing method of semiconductor device | |
US6122600A (en) | Method device qualification | |
CN115877172A (en) | Chip testing method, device and system | |
KR20010084673A (en) | Memory device capable of high speed testing with low frequency tester and the method thereof | |
JP2004171659A (en) | Relief analysis device for semiconductor memory | |
KR19990060855A (en) | Probe test method of memory device | |
JPH1038965A (en) | Method for evaluating reliability of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |