KR19990049359A - Semiconductor Package Manufacturing Method - Google Patents
Semiconductor Package Manufacturing Method Download PDFInfo
- Publication number
- KR19990049359A KR19990049359A KR1019970068296A KR19970068296A KR19990049359A KR 19990049359 A KR19990049359 A KR 19990049359A KR 1019970068296 A KR1019970068296 A KR 1019970068296A KR 19970068296 A KR19970068296 A KR 19970068296A KR 19990049359 A KR19990049359 A KR 19990049359A
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- adhesive
- semiconductor
- semiconductor chip
- semiconductor package
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
반도체 패키지의 제조방법에 관해 개시된다. 개시된 반도체 패키지의 제조방법은 리드프레임용 몰드게이드에 더미리드를 형성하는 1단계와, 상기 더미리드에서부터 접착제 도포를 시작하여 반도체칩이 안착되는 리드들에 접착제를 도포하는 제2단계와, 상기 접착제 상면에 반도체 칩을 접착하는 제3단계를 포함함으로써 리드들의 상면에 도포된 접착제의 도포 두께를 고르게 할 수 있는 이점이 있다.A method for manufacturing a semiconductor package is disclosed. The disclosed method of manufacturing a semiconductor package includes a first step of forming a dummy lead in a mold guide for a lead frame, a second step of applying an adhesive to the leads on which the semiconductor chip is seated by applying an adhesive from the dummy lead, and the adhesive Including the third step of adhering the semiconductor chip to the upper surface has the advantage of uniform coating thickness of the adhesive applied to the upper surface of the leads.
Description
본 발명은 반도체 패키지의 제조방법에 관한 것으로서, 특히, 리드프레임에 반도체칩이 효과적으로 접착되도록 그 구조가 개선된 LOC(lead on chip) 반도체 패키지 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor package, and more particularly, to a method for manufacturing a lead on chip (LOC) semiconductor package having an improved structure so that a semiconductor chip is effectively bonded to a lead frame.
반도체 리드프레임(lead frame)은 반도체 칩(chip)과 함께 반도체 패키지를 이루는 핵심요소로서, 반도체 패키지의 내부와 외부를 연결해주는 도선 역할과, 반도체 칩을 지지해주는 지지체 역할을 한다. 이러한 반도체 리드프레임은 반도체 칩의 고밀도화, 고집적화 및 부품 실장의 방법등에 따라 다양한 형상을 가질 수 있다.A semiconductor lead frame is a core element of a semiconductor package together with a semiconductor chip, and serves as a conductor for connecting the inside and the outside of the semiconductor package and a support for supporting the semiconductor chip. Such a semiconductor lead frame may have various shapes according to a method of densification, high integration, and component mounting of a semiconductor chip.
통상적으로 반도체 리드프레임은 기억소자나및 중앙처리장치등과 같은 반도체칩이 탑재되어 정적인 상태로 유지되는 패드(pad)와, 와이어본딩에 의해 칩의 접속단자와 전기적으로 연결되는 내부 리드(internal lead) 및 외부 회로와 연결되는 외부 리드(lead)를 포함하는 구조로 이루어진다.In general, a semiconductor lead frame includes a pad in which a semiconductor chip such as a memory device or a central processing unit is mounted and kept in a static state, and an internal lead electrically connected to a chip connecting terminal by wire bonding. lead and an external lead connected to an external circuit.
이와 같은 구조를 가지는 반도체 리드프레임은 통상 스템핑(stamping)공정 또는 에칭(etching) 공정에 의해 만들어진다.A semiconductor lead frame having such a structure is usually made by a stamping process or an etching process.
스탬핑 공정은 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발함으로써 반도체 리드프레임을 제조하는 방법으로써 대량 생산에 적합한 반면에, 에칭공정은 화학약품을 이용하여 국소 부위를 부식 시킴으로써 제품을 형성하는 화학적 식각방법으로써 소량 생산에 주로 적용하고 있는 방법이다.The stamping process is a method for manufacturing a semiconductor lead frame by punching a thin material into a predetermined shape by using a press mold device which is sequentially transferred, while suitable for mass production, while the etching process uses a chemical to corrode a local part. As a chemical etching method for forming products, it is mainly applied to small quantity production.
이러한 방식으로 제조된 반도체 리드프레임에 테이프를 붙이는 테이핑 공정은 내부 리드가 변형 되거나 좌우로 밀리는 현상을 억제하기 위하여 비교적 수가 많고 폭이 좁은 DIP(dual inline package) 등의 반도체 리드프레임에 적용되어 왔다. 이때, 테이프 형태는 내부 리드 선단의 주변에 사각테의 형태로 절단하여 붙이거나 비교적 가늘고 긴 내부 리드의 중간쯤에 막대 형태의 테이프를 가로지르게 붙여 4 내지 10개의 리드를 상호 접착 고정시키는 것이다.The taping process of attaching a tape to a semiconductor lead frame manufactured in this manner has been applied to a relatively large and narrow semiconductor lead frame such as a dual inline package (DIP) in order to suppress the internal lead from being deformed or pushed from side to side. At this time, the tape form is to cut and paste in the form of a rectangular frame around the inner lead tip or to stick the tape of the bar shape across the middle of the relatively thin and long inner lead to adhesively fix the 4 to 10 leads.
한편, 반도체 패키지의 소형화, 박형화 추세에 따라 반도체 리드프레임의 설계도 나날이 변경, 개선되고 있다. 최근에는 반도체 리드프레임의 패드를 제거하고 패키지의 몰딩 내부로 연장된 내부 리드가 직접 칩을 지지하도록 한 구조의 리드프레임이 실용화되고 있다.On the other hand, with the trend of miniaturization and thinning of semiconductor packages, the design of semiconductor leadframes has also changed day by day. Recently, a lead frame having a structure in which a pad of a semiconductor lead frame is removed and an internal lead extending into the molding of the package directly supports the chip is put to practical use.
이러한 구조로는 내부 리드의 상면에 양면 접착 테이프를 부착하고 그 위에 칩의 저면이 접착되도록 고안안 COL(chip on lead) 형태와, 내부 리드의 아랫면에 양면 접착테이프를 부착하고 테이프의 반대면에 칩의 상면이 부착되도록 한 LOC(lead on chip)형태가 있다.In this structure, a double-sided adhesive tape is attached to the upper surface of the inner lead, and a chip on lead (COL) shape is designed to adhere the bottom of the chip thereon, and a double-sided adhesive tape is attached to the lower surface of the inner lead and There is a form of a lead on chip (LOC) to which the upper surface of the chip is attached.
도 1은 종래의 LOC형 반도체 패키지의 일부를 도시한 단면도이다.1 is a cross-sectional view showing a part of a conventional LOC type semiconductor package.
반도체 리드프레임의 리드부(11) 표면에 묻어있는 윤활유 또는 유기물질을 제거하고 와이어본딩부를 도금한다. 즉, 와이어 본딩시 리드부(11)와 반도체 칩(18)간의 도전성을 높이기 위하여 상기 리드부(11)에 단자를 형성하고 그 단차진 소정 영역에 은 도금층(12)을 형성하거나, 상기 리드부(11)의 전면에 선도금하는 방법으로 팔라듐 도금층(13)을 형성한다.Lubricating oil or organic matter on the surface of the lead portion 11 of the semiconductor lead frame is removed and the wire bonding portion is plated. That is, in order to increase the conductivity between the lead portion 11 and the semiconductor chip 18 during wire bonding, a terminal is formed in the lead portion 11 and the silver plating layer 12 is formed in a predetermined region of the stepped portion, or the lead portion The palladium plating layer 13 is formed by the leading method on the whole surface of (11).
상기 리드부(11)와 반도체 칩(18)사이에는 양면 접착성의 테이프 부재(17)를 부착한다. 상기 테이프 부재(17)는 통상적으로 폴리아미드와 같은 수지 필름을 절단한 테이프층(15)과, 아크릴계 또는 에폭시(epoxy)계 등의 열경화성 수지로 이루어진 두 개의 접착층(14)(16)으로 구성된다.A double-sided adhesive tape member 17 is attached between the lead portion 11 and the semiconductor chip 18. The tape member 17 is generally composed of two adhesive layers 14 and 16 made of a tape layer 15 obtained by cutting a resin film such as polyamide, and a thermosetting resin such as acrylic or epoxy. .
그리고, 상기 반도체 칩(18)의 아랫면에는 상기 칩(18)으로부터 발생하는 열을 방출시키기 위한 방열층을 형성한다.A heat dissipation layer for dissipating heat generated from the chip 18 is formed on the bottom surface of the semiconductor chip 18.
한편, 상기 도금층(12)과 반도체 칩(18)은 전기적으로 연결되도록 골드와이어(200) 등을 사용하여 와이어 본딩하게 되고, 이와 같이 상호 접속된 리드부(11)와 반도체 칩(18)은 몰딩재(210)를 이용하여 몰딩하게 된다.Meanwhile, the plating layer 12 and the semiconductor chip 18 are wire-bonded using the gold wire 200 to be electrically connected to each other, and the lead portions 11 and the semiconductor chip 18 interconnected as described above are molded. It is molded using the ash (210).
상기 리드부(11)와 반도체 칩(18)을 결합시키는 두 개의 접착층(14)(16)은 절연접착제로 만들어진다. 이 절연접착제는 디스펜서(dispenser)에 의해 내부리드 특정부위에 도포된다. 도 2를 참조하면, 몰드 게이드(30)와 소정 간격 이격된 리드들의 상면에 위치된 디스펜서(20)는 첫 번째 리드(111)부터 절연접착제(14)를 도포하기 시작한다.The two adhesive layers 14 and 16 which bond the lead portion 11 and the semiconductor chip 18 are made of an insulating adhesive. This insulating adhesive is applied to a specific portion of the inner lead by a dispenser. Referring to FIG. 2, the dispenser 20 positioned on the upper surface of the leads spaced apart from the mold gate 30 by a predetermined distance starts to apply the insulating adhesive 14 from the first lead 11 1 .
그러나, 도포된 절연접착제는 정지마찰력으로 발생되는 개시압력으로 인하여 다른 리드부에 비해 첫 번째 리드부(111)에 더 많이 도포되는 문제점이 발생하였다. 이렇게 도포두께 차이가 발생되면, 반도체 칩을 부착할 때에 리드간의 높이차에 의해 상기 반도체 칩에 큰 손상을 발생시킬 우려가 있다.However, the applied insulating adhesive has a problem that the first lead portion 11 1 is applied more than the other lead portion due to the starting pressure generated by the static friction. If the coating thickness difference is generated in this manner, there is a fear that large damage is caused to the semiconductor chip due to the height difference between the leads when attaching the semiconductor chip.
본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로서, 절연접착제를 리드마다 같은 두께로 도포할 수 있도록 그 방법이 개선된 반도체 패키지의 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a method of manufacturing a semiconductor package, the method of which is improved so that the insulating adhesive can be applied to the same thickness per lead.
도 1은 일반적인 LOC 반도체 패키지의 일 예를 도시한 단면도이다.1 is a cross-sectional view illustrating an example of a general LOC semiconductor package.
도 2는 도 1의 리드 상면에 접착제가 도포되는 것을 도시한 도면이다.FIG. 2 is a diagram illustrating an adhesive applied to an upper surface of the lid of FIG. 1.
도 3은 본 발명에 따른 반도체 패키지의 제조공정에서 리드 상면에 접착제가 도포되는 것을 도시한 도면이다.3 is a view showing that the adhesive is applied to the upper surface of the lead in the manufacturing process of the semiconductor package according to the present invention.
< 도면의 주요 부분에 대한 부호 설명 ><Explanation of Signs of Major Parts of Drawings>
111'...더미리드 111...리드111 '... Dummy Leads 111 ... Lead
114...절연성 접착제 120...디스펜서114 Insulating Adhesive 120 Dispenser
130...몰드게이드130.Mold Gage
상기 목적을 달성하기 위하여 본 발명은 리드프레임용 몰드게이드에 더미리드를 형성시키는 1단계와, 상기 더미리드에서부터 접착제 도포를 시작하여 반도체칩이 안착되는 리드들에 접착제를 도포하는 제2단계와, 상기 접착제 상면에 반도체 칩을 접착하는 제3단계를 포함하여 된 반도체 패키지의 제조방법을 제공한다.In order to achieve the above object, the present invention provides a first step of forming a dummy lead in a mold guide for a lead frame, and a second step of applying an adhesive to the leads on which the semiconductor chip is seated by applying an adhesive from the dummy lead; It provides a method for manufacturing a semiconductor package comprising a third step of adhering a semiconductor chip on the adhesive upper surface.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지의 제조방법을 상세히 설명한다. 도 3은 본 발명에 따른 반도체 패키지의 제조공정에서 리드 상면에 접착제가 도포되는 것을 도시한다.Hereinafter, a method of manufacturing a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings. Figure 3 shows that the adhesive is applied to the upper surface of the lead in the manufacturing process of the semiconductor package according to the present invention.
전술한 스탬핑 공정 또는 에칭 공정에 따라 반도체 리드프레임을 제조한 다음에는 표면에 도포되어 있는 윤활유 또는 유기물질을 제거하고 리드부 전면을 도금한다. 즉, 와이어 본딩시 리드부와 반도체 칩간의 도전성을 높이기 위하여 상기 리드부 전면에 선도금 방법으로 팔라듐 도금층을 60 내지 80㎛ 정도 균일하게 형성시킨다. 이때, 리드프레임용 몰드게이드(120)에 더미리드(111')를 형성시킨다. 상기 더미리드(111')는 리드(1111)(1112)들과 같은 높이를 유지하는 것이 바람직하다. 그리고, 상기 리드부와 반도체 칩 사이에는 양면 접착성의 테이프 부재를 부착한다. 상기 테이프부재는 통상적으로 폴리아미드와 같은 수지필름을 절단한 테이프층과, 아크릴계 또는 에폭시계 등의 열경화성 수지로 이루어진 두 개의 접착층으로 구성된다. 절연성 접착제인 두 개의 접착층을 디스펜서(120)가 더미리드(111')에서부터 리드들에 도포하기 시작한다. 절연성 접착제를 처음 도포하는 더미리드(111')에서 가장 두껍게 도포하고, 두 번째 도포되는 첫 리드(1111)에서는 상기 더미리드(111')의 도포 두께 보다 소정 두께(h)만큼 얇게 도포하며, 이후의 도포할 리드에서는 계속하여 이 두께를 유지하여 도포시킨다. 더미리드 이후의 첫 리드(1111)에서부터 같은 두께를 유지하며 리드들을 도포한 후, 상기 접착제 상면에 반도체 칩을 접착한다. 상기 반도체 칩의 아랫면에는 상기 칩으로부터 발생되는 열을 방출시키기 위한 방열층을 형성하다. 상기 리드부와 반도체 칩의 각각의 상면은 전기적으로 접속이 가능하도록 골드와이어를 와이어본딩하게 된다. 상기 접속된 리드부와 반도체 칩 등의 모든 요소들을 몰딩재로 몰딩한다.After the semiconductor lead frame is manufactured according to the above-described stamping process or etching process, the lubricant or organic substance applied to the surface is removed and the entire surface of the lead portion is plated. That is, in order to increase the conductivity between the lead portion and the semiconductor chip during wire bonding, a palladium plating layer is uniformly formed on the front of the lead portion by about 60 to 80 μm. At this time, the dummy lead 111 ′ is formed in the mold guide 120 for the lead frame. The dummy lead 111 ′ preferably maintains the same height as the leads 111 1 and 111 2 . A double-sided adhesive tape member is attached between the lead portion and the semiconductor chip. The tape member is generally composed of two adhesive layers made of a tape layer obtained by cutting a resin film such as polyamide and a thermosetting resin such as acrylic or epoxy. The dispenser 120 begins to apply the two adhesive layers of insulating adhesive to the leads from the dummy lead 111 '. The thickest coating is applied on the dummy lead 111 'to apply the insulating adhesive for the first time, and the first lead 111 1 to be applied is applied thinner than the coating thickness of the dummy lead 111' by the predetermined thickness h. In the subsequent lead to be applied, this thickness is continuously maintained and applied. After applying the leads while maintaining the same thickness from the first lead 111 1 after the dummy lead, the semiconductor chip is adhered to the upper surface of the adhesive. A heat dissipation layer for dissipating heat generated from the chip is formed on the bottom surface of the semiconductor chip. The upper surface of each of the lead portion and the semiconductor chip is wire bonded to the gold wire to be electrically connected. All elements such as the connected lead portion and the semiconductor chip are molded with a molding material.
상기한 본 발명의 반도체 패키지 제조방법에 의하면, 다음과 같은 효과가 수반된다.According to the semiconductor package manufacturing method of the present invention described above, the following effects are accompanied.
첫째, 절연접착제가 동일한 두께로 도포된다.First, an insulating adhesive is applied to the same thickness.
몰드게이드(130)에 더미리드(111')를 형성시키고, 디스펜서(120)로부터 첫 번째에 도포하는 절연접착제(114)를 더미리드(111')의 상면에 도포한다. 따라서, 첫 번째 리드(1111)부터 다음번의 리드와 똑같은 두께의 절연접착제를 도포할 수 있다.A dummy lead 111 ′ is formed on the mold guide 130, and an insulating adhesive 114 applied first from the dispenser 120 is applied to the upper surface of the dummy lead 111 ′. Therefore, the insulating adhesive of the same thickness as the next lead from the first lead 111 1 can be applied.
둘째, 종래에 비해 반도체 패키지의 수명이 길어진다.Second, the life of the semiconductor package is longer than in the prior art.
상기한 이유로 리드의 상면에 도포되는 절연접착제(114)를 동일한 두께로 유지할 수 있기 때문에 그 상면에 부착되는 반도체 칩을 리드의 평면에 대해 평행하게 놓을 수 있다. 따라서, 상기한 제조방법으로 만들어진 반도체 패키지는 안정적인 상태를 유지하며 그로인해 수명이 길어지는 이점이 있다.For this reason, since the insulating adhesive 114 applied to the upper surface of the lead can be kept at the same thickness, the semiconductor chip attached to the upper surface can be placed parallel to the plane of the lead. Therefore, there is an advantage that the semiconductor package made by the above-described manufacturing method maintains a stable state and thus a long service life.
상기한 본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명의 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예들이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위에 한해서 정해져야 할 것이다.The present invention described above has been described with reference to one embodiment shown in the drawings, but this is merely exemplary, and those skilled in the art of the present invention that various modifications and equivalent embodiments thereof are possible. Will understand. Therefore, the true technical protection scope of the present invention should be defined only by the appended claims.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970068296A KR19990049359A (en) | 1997-12-12 | 1997-12-12 | Semiconductor Package Manufacturing Method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970068296A KR19990049359A (en) | 1997-12-12 | 1997-12-12 | Semiconductor Package Manufacturing Method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990049359A true KR19990049359A (en) | 1999-07-05 |
Family
ID=66088174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970068296A KR19990049359A (en) | 1997-12-12 | 1997-12-12 | Semiconductor Package Manufacturing Method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990049359A (en) |
-
1997
- 1997-12-12 KR KR1019970068296A patent/KR19990049359A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910002035B1 (en) | Semiconductor device and manufacture thereof | |
| US6201186B1 (en) | Electronic component assembly and method of making the same | |
| US6781243B1 (en) | Leadless leadframe package substitute and stack package | |
| US7419855B1 (en) | Apparatus and method for miniature semiconductor packages | |
| US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
| KR930002812B1 (en) | Package of semiconductor device and process for preparing the same | |
| US6407333B1 (en) | Wafer level packaging | |
| US6784534B1 (en) | Thin integrated circuit package having an optically transparent window | |
| JP2000243887A (en) | Semiconductor device and its manufacture | |
| US7101733B2 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
| US6847102B2 (en) | Low profile semiconductor device having improved heat dissipation | |
| KR19990049359A (en) | Semiconductor Package Manufacturing Method | |
| KR100229223B1 (en) | Lead on chip type semiconductor package | |
| KR100325180B1 (en) | Lead on chip type semiconductor package and fabrication method of it | |
| KR100254278B1 (en) | Loc package and its manufacturing method | |
| US11742265B2 (en) | Exposed heat-generating devices | |
| KR0183653B1 (en) | Loc package | |
| KR20020050556A (en) | Semiconductor lead frame and semiconductor package applying the same | |
| JPH1168016A (en) | Resin-sealed semiconductor device | |
| KR0155441B1 (en) | Semiconductor package | |
| KR100537893B1 (en) | Leadframe and multichip package using the same | |
| KR100216990B1 (en) | Lead on chip structure having polyimide tape with holes | |
| JPH11219969A (en) | Semiconductor device | |
| KR950008240B1 (en) | Semiconductor package | |
| KR19980068771A (en) | LOS Type Semiconductor Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |