KR19990043858A - Polysilicon tip formation method of field emission device - Google Patents

Abstract

본 발명은 전계방출소자의 폴리실리콘 팁 형성방법에 관한 것으로, 레이저 열처리 공정을 통해 저온 Poly-Si 팁을 유리기판상에서 형성할 수 있게 하며, 형성된 Poly-Si 팁의 전면에 DLC 물질을 코팅함에 의해 형성된 폴리실리콘 팁의 수명을 증대시킴과 아울러 열적 이온충격으로부터 팁을 보호하여 에미션 특성을 크게 향상시킬 수 있는 기술이다.The present invention relates to a method for forming a polysilicon tip of a field emission device, and to form a low-temperature Poly-Si tip on a glass substrate through a laser heat treatment process, by coating a DLC material on the front surface of the formed Poly-Si tip In addition to increasing the lifespan of the formed polysilicon tip, it is a technology that can greatly improve the emission characteristics by protecting the tip from thermal ion shock.

Description

전계방출소자의 폴리실리콘 팁 형성방법Polysilicon tip formation method of field emission device

본 발명은 전계방출소자의 폴리실리콘 팁(Poly-Si Tip) 형성방법에 관한 것으로, 특히 레이저 어닐링 공정을 통해 저온 Poly-Si 팁을 유리기판상에서 형성할 수 있으며, 형성된 Poly-Si 팁의 전면에 DLC 물질을 코팅함에 의해 또한 팁의 수명을 증대시키고, 열적 이온충격으로부터 보호하여 에미션 특성을 향상시킬 수 있는 전계방출소자의 폴리실리콘 팁 형성방법에 관한 것이다.The present invention relates to a polysilicon tip (Poly-Si Tip) forming method of the field emission device, in particular a low-temperature Poly-Si tip can be formed on a glass substrate through a laser annealing process, the front of the formed poly-Si tip Coating a DLC material also relates to a method for forming a polysilicon tip of a field emission device that can increase the life of the tip and protect it from thermal ionic shock to improve the emission properties.

현재까지 Poly-Si을 형성하는 기술은 Si-웨이퍼상에서만 가능하였기 때문에 유리(glass) 기판을 사용하는 것은 어려운 실정이다. 이는 비정질실리콘(α-Si)을 Poly-Si으로 전환하는데 고열의 공정이 수반되기 때문이다.Until now, since the technology of forming Poly-Si has been possible only on Si-wafer, it is difficult to use a glass substrate. This is because the conversion of amorphous silicon (α-Si) to Poly-Si involves a high temperature process.

그 일예로 Poly-Si은 화학기상증착(Chemical Vapor Deposition: 이하 CVD 라 칭함) 법을 이용하여 645℃에서 만들고 있으며, 불순물을 60KeV의 보론을 주입시킨후 950℃에서 어닐링 처리를 하여야 한다.For example, Poly-Si is made at 645 ° C using Chemical Vapor Deposition (CVD). Impurities should be annealed at 950 ° C after injecting 60KeV of boron.

상기의 기술은 전형적인 전기로를 사용한 어닐링 처리법이며, 이 기술은 유리기판의 기판사용에 제약을 주게 된다.The above technique is an annealing treatment method using a typical electric furnace, which limits the use of the substrate of the glass substrate.

또한 두 번째의 예로는, Si 기판위에 580℃에서 α-Si을 기판위에 LPCVD(Low Pressure CVD)법으로 형성한 후, 팁을 만들기 위해서 산화막 마스크를 이용하여 패터닝하고, 건식식각법으로 α-Si 팁을 형성한다. 그 후 )HF : HNO₃: CH₃COOH) 혼합용액내에서 산화막 마스크를 제거하고 BHF 용액으로 α-Si 팁을 뽀족하게 한다.In the second example, α-Si is formed on a Si substrate at 580 ° C. by LPCVD (Low Pressure CVD), and then patterned using an oxide mask to form a tip, and α-Si is formed by dry etching. Form the tip. After that, remove the oxide mask in the HF: HNO ₃ : CH ₃ COOH) mixed solution and sharpen the α-Si tip with BHF solution.

그 후 60KeV의 인(phsophours)을 이온주입시켜 불순물을 주입하고, 전기로내에 600℃로 어닐링 처리를 하여 도펀트로 인이 작용하도록 한다.Thereafter, 60KeV of phosphorus (phsophours) are implanted with impurities to inject impurities, and the annealing treatment is performed at 600 ° C. in an electric furnace so that phosphorus acts as a dopant.

이상 상기와 같은 종래의 기술에 있어서, 상기 두가지 실시예의 경우 모두 고열처리 과정을 거치는 단점을 내포하고 있다.In the prior art as described above, both of the embodiments have a disadvantage that the high heat treatment process.

또한 Si 팁보다 Poly-Si 이 무른편이기에 Si 팁이 손상되는 만큼 Poly-Si 팁의 내구성이나 저항에 의한 열손실율도 크다.In addition, since Poly-Si is softer than Si tip, the heat loss rate due to durability or resistance of Poly-Si tip is high as the Si tip is damaged.

따라서 본 발명은 상기한 문제점을 감안하여 DLC 코팅법과 로의 사용을 배제하고 레이저를 이용한 순간 어닐링 처리함에 의해 Poly-Si 팁을 형성하는 하는 방법을 제공하고자 한다.Accordingly, the present invention is to provide a method for forming a Poly-Si tip by removing the DLC coating method and the use of a furnace in the present invention by instantaneous annealing using a laser.

한편, 유리기판 상부에서 Poly-Si을 성장시키면 기존의 반도체 공정기술을 Si 팁의 제조과정에 이용할 수 있다. 또한 실리콘의 직접회로 공정기술은 이미 오랫동안 보증되어지고 신뢰성이 공증된 프로세스이므로, 유리기판상에서 저온 Poly-Si을 성장시켜 레이저 어닐릴을 통해 Poly-Si으로 만드는 법을 본 발명의 FEA 제작공정에 적용시키고자 하는 것이다.On the other hand, if Poly-Si is grown on the glass substrate, the existing semiconductor process technology can be used for the manufacturing process of the Si tip. In addition, since silicon's integrated circuit process technology is a long-lasting and reliable process, the method of growing low-temperature Poly-Si on glass substrates to poly-Si through laser annealing is applied to the FEA manufacturing process of the present invention. I want to.

아울러, 본 발명의 방법에서는 Poly-Si 상태에서 팁 샤프닝(Tip sharpening)하여 팁을 제조하는 것이아니라, α-Si 상태에서 팁 샤프닝한 후 Poly-Si 팁으로 전환시키는 방법이다.(유리기판상에서)In addition, the method of the present invention is not a tip sharpening in the Poly-Si state (tip sharpening), but rather a tip sharpening in the α-Si state and then converted to a Poly-Si tip (on a glass substrate).

또한 본 발명의 방법은 Poly-Si 팁이 방출시 나타나는 방출 안정성(emission stability) 문제와 열 쇼크(thermal shock) 내지 외부 가스들에 의한 팁 데미지(Tip damage) 감소를 위해 팁의 상부에 DLC 를 코팅하는 방법을 사용한다.In addition, the method of the present invention is to coat the DLC on top of the tip to reduce the emission stability problems when the Poly-Si tip is released and the thermal damage to tip damage due to external gases Use the method.

도 1a 내지 도 1h 는 본 발명의 방법에 따른 전계방출소자의 폴리실리콘 팁 형성을 위한 제조 공정도1a to 1h is a manufacturing process diagram for forming a polysilicon tip of the field emission device according to the method of the present invention

<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>

1 : 유리기판 3 : 금속층1: glass substrate 3: metal layer

5 : 비정질실리콘층 7 : 산화막 디스크5: amorphous silicon layer 7: oxide film disk

8 : DLC 9 : 폴리이미드8: DLC 9: polyimide

11 : 절연막 13 : 금속층11 insulating film 13 metal layer

15 : 감광막15 photosensitive film

이하 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1h 는 본 발명의 방법에 따른 전계방출소자의 폴리실리콘 팁 제조 공정도이다.1A to 1H are polysilicon tip manufacturing process diagrams of the field emission device according to the method of the present invention.

도 1a 를 참조하면, 유리로 된 하부기판(1) 상부에 금속층(3)을 스퍼터링(sputtering)법으로 형성한 후, PECVD(Plasma Enhanced Chemical Vapor Deposition)법에 의해 소정 두께의 비정질 실리콘층(α-Si)(5)을 형성한다.Referring to FIG. 1A, after the metal layer 3 is formed on the lower substrate 1 made of glass by sputtering, an amorphous silicon layer having a predetermined thickness may be formed by a plasma enhanced chemical vapor deposition (PECVD) method. -Si) (5) is formed.

그 후 상기 비정질 실리콘층(5) 상부에 소정의 직경을 가진 예컨데, 직경이 1.0∼1.5㎛ 되는 크기의 산화막 디스크(7)를 형성한다.Thereafter, an oxide film disk 7 having a predetermined diameter, for example, a diameter of 1.0 to 1.5 mu m is formed on the amorphous silicon layer 5 above.

한편, 상기 비정질실리콘층(5) 형성시 200∼250℃의 온도에서 비정질 실리콘을 PECVD 법으로 (He+SiH₄+PH₃)의 혼합가스 상태에서 형성한다.Meanwhile, at the time of forming the amorphous silicon layer 5, amorphous silicon is formed in a mixed gas state of (He + SiH ₄ + PH ₃ ) by PECVD at a temperature of 200 to 250 ° C.

그리고 상기 비정질실리콘층(5) 상부에 PECVD 법으로 실리콘 산화막(SiOx)층을 형성하고, 상기 산화막층을 패터닝함에 의해 상기 산화막 디스크(7)를 완성한다.Then, a silicon oxide film (SiOx) layer is formed on the amorphous silicon layer 5 by PECVD, and the oxide film 7 is completed by patterning the oxide film.

도 1b를 참조하면, 상기 산화막 디스크(7)를 식각 마스크로 하여 하부의 비정질실리콘층(5)을 식각한다.Referring to FIG. 1B, the amorphous silicon layer 5 below is etched using the oxide film 7 as an etching mask.

이때 상기 비정질실리콘층(5) 식각시 반응이온식각(RIE) 장비를 이용하여 등방성 건식식각(isotropic dry etching)으로 하고, SF₆또는 (SF₆,+ O₂)가스를 사용한다.At this time, the etching of the amorphous silicon layer 5 is performed using isotropic dry etching (RIE) equipment, and SF ₆ or (SF ₆ , + O ₂ ) gas is used.

도 1c를 참조하면, 상기 디스크 산화막(7)을 습식식각하여 제거한 후, BHF 용액을 이용하여 이물질을 제거하여 뾰족한 형상의 α-Si 팁(5)을 형성한다.Referring to FIG. 1C, after the disk oxide layer 7 is wet-etched and removed, foreign matter is removed using a BHF solution to form a pointed α-Si tip 5.

도 1d 를 참조하면, 레이저를 이용하여 열처리함에 의해 α-Si을 Poly-Si으로 전환시킨다.Referring to FIG. 1D, α-Si is converted to Poly-Si by heat treatment using a laser.

도 1e 를 참조하면, 그후 전면에 DLC(Diamond Like Carbon)(8)를 코팅한다. 상기 DLC 의 증착두께는 500∼2000Å 로 한다.Referring to FIG. 1E, a DLC (Diamond Like Carbon) 8 is then coated on the front surface. The deposition thickness of the DLC is set to 500 to 2000 GPa.

도 1f 를 참조하면, SOG(Spin On Glass)법으로 전체구조 상부에 폴리이미드(9)를 형성하고, 상기 폴리이미드(9) 상부에 PECVD법으로 절연막(SiOx)(11)를 형성한 다음, 그 상부에 다시 금속층(,13)을 올린다.Referring to FIG. 1F, a polyimide 9 is formed on the entire structure by a spin on glass (SOG) method, and an insulating film (SiOx) 11 is formed on the polyimide 9 by PECVD. The metal layer (13) is again placed on the top.

도 1g 를 참조하면, 상기 전체 구조의 상층부에 감광막(15)을 도포한 후, 상부로 돌출된 부위의 금속층(13)을 식각한다.Referring to FIG. 1G, after the photosensitive film 15 is applied to the upper layer of the entire structure, the metal layer 13 of the portion protruding upward is etched.

도 1h 를 참조하면, 노출된 하부 절연막(11)도 일부 식각하여 실리콘 팁(5)의 형상이 드러나도록 한 후, 감광막(15)을 제거한다.Referring to FIG. 1H, the exposed lower insulating film 11 is also partially etched to expose the shape of the silicon tip 5, and then the photosensitive film 15 is removed.

이상 상술한 바와 같은 본 발명의 전계방출소자의 폴리실리콘 팁 형성방법은 레이저 어닐링 공정을 통해 저온 Poly-Si 팁을 유리기판상에서 형성할 수 있으며, 또한 형성된 Poly-Si 팁의 전면에 DLC 물질을 코팅함에 의해 또한 팁의 수명을 증대시키고, 열적 이온충격으로부터 보호하여 에미션 특성을 크게 향상시킬 수 있다.As described above, the polysilicon tip forming method of the field emission device of the present invention may form a low-temperature Poly-Si tip on a glass substrate through a laser annealing process, and coats the DLC material on the entire surface of the formed Poly-Si tip. This can also increase the life of the tip and protect it from thermal ionic shock, thus greatly improving the emission properties.

Claims (6)

유리기판 상부에 금속층을 형성하는 단계와,Forming a metal layer on the glass substrate; 상기 금속층 상부에 소정 두께의 비정질실리콘층을 형성하는 단계와,Forming an amorphous silicon layer having a predetermined thickness on the metal layer; 상기 비정질실리콘층 상부에 소정 직경을 가진 산화막 디스크를 형성하는 단계와,Forming an oxide disk having a predetermined diameter on the amorphous silicon layer; 상기 산화막 디스크를 식각 마스크로 하여 하부의 비정질 실리콘층을 식각하는 단계와,Etching the lower portion of the amorphous silicon layer using the oxide film as an etching mask; 레이저를 어닐링 공정으로 상기 비정질 실리콘을 폴리실리콘으로 전화시키는 단계와,Converting the amorphous silicon into polysilicon by annealing a laser, 전체구조의 상부 전면에 DLC 를 코팅하는 단계와,Coating the DLC on the entire upper surface of the overall structure; 전체구조 상부에 폴리이미드를 형성하는 단계와,Forming a polyimide on the entire structure, 상기 폴리이미드 상부에 절연막 및 금속층을 차례로 형성하는 단계와,Sequentially forming an insulating film and a metal layer on the polyimide; 전체 구조의 상층부에 감광막을 도포한 후, 상부로 돌출된 부위의 금속층을 식각하는 단계와,Applying a photoresist to the upper layer of the entire structure, and then etching the metal layer of the protruding portion upward; 노출된 하부 절연막을 식각하여 실리콘 팁을 노출시키는 단계로 구성되는 것을 특징으로 하는 전계방출소자의 폴리실리콘 팁 형성방법Etching the exposed lower insulating film to expose the silicon tip, wherein the method of forming the polysilicon tip of the field emission device 제 1 항에 있어서,The method of claim 1, 상기 비정질실리콘층은 200∼250℃의 온도에서 비정질실리콘을 (He+SiH₄+PH₃)의 혼합가스와 혼합하여 PECVD 법으로 형성되는 것을 특징으로 하는 전계방출소자의 폴리실리콘 팁 형성방법The amorphous silicon layer is a polysilicon tip forming method of the field emission device, characterized in that the amorphous silicon is mixed with a mixed gas of (He + SiH ₄ + PH ₃ ) at a temperature of 200 ~ 250 ℃ 제 1 항에 있어서,The method of claim 1, 상기 산화막 디스크는 직경이 1.0∼1.5㎛ 되는 크기인 것을 특징으로 하는 전계방출소자의 폴리실리콘 팁 형성방법The oxide disk is a polysilicon tip forming method of the field emission device, characterized in that the diameter is 1.0 to 1.5㎛ size 제 1 항에 있어서,The method of claim 1, 상기 비정질실리콘층 식각시, RIE 장비를 이용하여 등방성 건식식각으로 형성하는 것을 특징으로 하는 전계방출소자의 폴리실리콘 팁 형성방법When the amorphous silicon layer is etched, the polysilicon tip forming method of the field emission device, characterized in that formed by isotropic dry etching using RIE equipment 제 1 항 또는 제 4 항에 있어서,The method according to claim 1 or 4, 상기 비정질실리콘 식각시, 사용되는 가스는 SF₆또는 (SF₆+ O₂)가스인 것을 특징으로 하는 전계방출소자의 폴리실리콘 팁 형성방법.In the amorphous silicon etching, the gas used is SF ₆ or (SF ₆ + O ₂ ) gas, characterized in that the polysilicon tip forming method of the field emission device. 제 1 항에 있어서,The method of claim 1, 상기 DLC 증착두께는 500∼2000Å 인 것을 특징으로 하는 전계방출소자의 폴리실리콘 팁 형성방법.The DLC deposition thickness is a polysilicon tip forming method of the field emission device, characterized in that 500 ~ 2000Å.