KR19990035509A - 반도체장치의 폴리막 식각방법 - Google Patents
반도체장치의 폴리막 식각방법 Download PDFInfo
- Publication number
- KR19990035509A KR19990035509A KR1019970057325A KR19970057325A KR19990035509A KR 19990035509 A KR19990035509 A KR 19990035509A KR 1019970057325 A KR1019970057325 A KR 1019970057325A KR 19970057325 A KR19970057325 A KR 19970057325A KR 19990035509 A KR19990035509 A KR 19990035509A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- film
- semiconductor device
- poly
- poly film
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 고집적화되어가는 최근의 반도체소자의 스펙을 만족시킬 수 있는 폴리막의 식각공정을 수행하기 위한 반도체장치의 폴리막 식각방법에 관한 것이다.
본 발명은, 유도결합형의 나선형공명기로 형성시킨 플라즈마를 이용하여 폴리막을 식각시킴을 특징으로 한다.
따라서, 최근의 반도체소자의 스펙을 만족시킬 수 있는 폴리막의 식각공정의 수행으로 반도체소자의 신뢰도가 향상되는 효과가 있다.
Description
본 발명은 반도체장치의 폴리막 식각방법에 관한 것으로서, 보다 상세하게는 나선형공명기(Helical Resonator)를 이용하여 형성시킨 플라즈마(Plasma)를 이용하는 반도체장치의 폴리막 식각방법에 관한 것이다.
일반적으로 반도체장치의 제조에서는 반도체기판 상에 소자의 특성에 따른 패턴을 형성시키는 식각공정을 수행한다.
이러한 식각공정은 반도체소자의 고집적화에 따라 케미컬(Chemical)을 이용한 식각공정에서 플라즈마를 이용한 식각공정으로 그리고 상기 플라즈마의 효율을 더욱 향상시킨 식각공정인 반응성이온식각공정(Reactive Ion Etching Process) 등으로 발달되는 추세이다.
그러나 상기 반도체소자의 집적도가 더욱 더 미세화되어가는 최근의 반도체장치의 제조에서는 급격히 감소하는 패턴의 선폭(CD : Critical Dimension) 또는 토포라지(Topology)의 영향에 따른 평가항목 등이 세분화되어감에 따라 상기 식각공정의 수행으로는 상기 고집적화되어가는 반도체소자에 따른 패턴을 형성시키기에는 한계가 있었다.
즉, 상기와 같은 평가항목 등에 따른 마이크로로딩(Microloading), 프로파일(Profile)의 관리 또는 하부막에 대한 식각선택비(Etching Selectivity) 등의 스펙(Spec)을 만족시키지 못하였다.
특히, 미세한 콘택홀(Contact Hole) 등의 패턴형성을 위한 최근의 폴리막(Poly Film) 등의 식각공정에서는 상기 스펙들이 더욱 철저하게 요구되고 있으나, 상기 식각공정들의 수행으로 상기 스펙을 만족시키기에는 그 한계가 있었다.
따라서 종래의 폴리막 식각공정의 수행으로는 고집적화되어가는 최근의 반도체소자의 스펙을 만족시키지 못함으로 인해 반도체소자의 신뢰도가 저하되는 문제점이 있었다.
본 발명의 목적은, 고집적화되어가는 최근의 반도체소자의 스펙을 만족시킬 수 있는 폴리막의 식각공정을 수행하기 위한 반도체장치의 폴리막 식각방법을 제공하는 데 있다.
도1은 본 발명의 반도체장치의 폴리막 식각방법의 일 실시예에 따라 제조된 반도체장치를 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체기판 12 : 산화막
14 : 폴리막 16 : 포토레지스트
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 폴리막 식각방법은, 유도결합형의 나선형공명기로 형성시킨 플라즈마를 이용하여 폴리막을 식각시킴을 특징으로 한다.
상기 폴리막은 폴리실리콘막 또는 텅스텐실리콘막인 것이 바람직하다.
상기 폴리막은 폴리실리콘막 또는 텅스텐실리콘막을 포함하는 다층폴리막인 것이 바람직하다.
상기 식각공정은 육불화황가스 및 염소가스를 포함하는 혼합가스를 주식각가스로 이용하는 것이 바람직하다.
상기 육불화황가스는 분당 100cc 이하로, 상기 염소가스는 10cc 내지 200cc 정도로 공급하는 것이 바람직하다.
상기 식각공정은 질소가스 및 산소가스를 포함하는 혼합가스를 첨가가스로 이용하는 것이 바람직하다.
상기 질소가스는 분당 5cc 내지 15cc 정도로, 상기 산소가스는 분당 20cc 이하로 공급하는 것이 바람직하다.
상기 식각공정은 2mTorr 내지 30mTorr 정도의 압력에서 공정을 수행하는 것이 바람직하다.
상기 식각공정시 챔버의 상부전극에 인가되는 파워는 600W 내지 2,500W 정도인 것이 바람직하다.
상기 식각공정시 챔버의 하부전극에 인가되는 파워는 200W 이하인 것이 바람직하다.
상기 식각공정은 -10℃ 내지 60℃ 정도의 온도로 공정을 수행하는 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1은 본 발명의 반도체장치의 폴리막 식각방법의 일 실시예에 따라 제조된 반도체장치를 나타내는 단면도이다.
먼저, 유도결합형(Inductive Coupled Type)의 나선형공명기로 구성되는 챔버(Chamber)를 살펴보면 상기 챔버의 내부에 웨이퍼(Wafer) 즉, 반도체기판이 안착되는 척(Chuck)이 구비되고, 상기 챔버는 원형의 내벽 및 외벽으로 형성되어 있으며, 그 상부에는 가스가 공급되는 홀(Hole)들이 일정간격으로 형성된 커버(Cover)가 구비된다.
여기서 상기 내벽은 석영(Quartz) 또는 세라믹(Ceramic) 등의 비도전성재질 즉, 절연재질로 형성시킬 수 있고, 상기 외벽은 도전성재질로 형성시킬 수 있다.
그리고 상기 내벽과 외벽 사이에 확보되는 공간에는 나선형으로 형성된 코일(Coil)이 구비되고, 상기 공간의 내벽측으로는 정전기차폐막(Electrostatic Shield)이 구비되며, 상기 공간의 저면에는 상기 내벽을 냉각시키는 냉각기가 구비된다.
이러한 구성으로 이루어지는 상기 유도결합형의 나선형공명기를 이용한 플라즈마의 형성은 먼저, 상기 커버의 홀들을 통하여 가스를 공급한다.
그리고 상기 코일에 13.56MHz의 고주파(Radio Friquency)를 인가시키면 상기 코일에 의해 전기장 및 자기장이 형성되고, 상기 전기장 및 자기장에 의해 플라즈마가 형성된다.
이에 따라 상기 코일이 형성된 방향과 동일한 방향으로는 전기장이 형성되고, 상기 전기장의 수직방향으로는 자기장이 형성됨으로써, 상기 챔버내의 전자는 상기 자기장에 의해 로렌츠힘(Lorentz Force)을 받아 원운동을 하면서 상기 가스분자와 충돌하여 전리된 이온 및 레디컬(Radical) 등을 이용하여 본 발명의 폴리막 식각공정을 수행한다.
이러한 유도결합형의 나선형공명기를 이용하여 형성시킨 플라즈마를 이용하는 본 발명의 폴리막 식각공정은 도1에 도시된 바와 같이 반도체기판(10) 상의 산화막(12) 상에 형성된 폴리막(14)을 소정의 패턴으로 형성시키기 위하여 포토레지스트(Photo Resist)(16)를 식각마스크(Etching Mask)로 형성시켜 식각공정을 수행한다.
여기서 본 발명의 상기 폴리막(14)은 폴리실리콘막(Poly Si Film) 또는 텅스텐실리콘막(WSi Film)을 형성할 수 있고, 또한 폴리실리콘막 또는 텅스텐실리콘막을 포함하는 다층폴리막을 형성시킬 수 있으며, 실시예에서는 상기 폴리막(14)을 폴리실리콘막으로 형성시킨다.
상기와 같은 폴리막(14)을 식각시키는 본 발명에 따른 폴리막(14)의 식각공정은 주식각가스로 육불화황가스(SF6Gas) 및 염소가스(Cl2Gas)가 혼합되는 혼합가스를 이용할 수 있다.
그리고 본 발명은 상기 육불화황가스를 분당 100cc 이하로, 상기 염소가스를 10cc 내지 200cc 정도로 공급할 수 있고, 실시예에서는 상기 육불화황가스 및 염소가스가 분당 80cc로 각각 공급되는 혼합가스를 이용한다.
또한 본 발명은 상기 주식각가스외에도 질소가스(N2Gas) 및 산소가스(O2Gas)를 첨가가스로 이용할 수 있다.
여기서 본 발명의 상기 첨가가스인 질소가스는 분당 5cc 내지 15cc 정도로, 산소가스는 분당 20cc이하로 공급할 수 있고, 실시예에서는 상기 질소가스 및 산소가스를 분당 10cc로 각각 공급한다.
그리고 본 발명은 2mTorr 내지 30mTorr 정도의 압력으로 상기 식각공정을 수행할 수 있고, 실시예에서는 상기 압력을 5mTorr로 하여 상기 식각공정을 수행한다.
또한 본 발명은 -10℃ 내지 60℃ 정도의 온도로 상기 식각공정을 수행할 수 있고, 실시예에서는 상기 온도를 40℃로 하여 상기 식각공정을 수행한다.
그리고 본 발명의 상기 식각공정의 수행시 상기 챔버의 상부전극에 인가되는 파워 즉, 소스파워(Source Power)는 600W 내지 2,500W 정도로 인가할 수 있고, 상기 챔버의 하부전극 즉, 반도체기판(10)이 안착되는 영역에 인가되는 파워인 보텀파워(Bottum Power)는 200W 이하로 인가할 수 있으며, 실시예에서는 상기 소스파워를 800W로, 상기 보텀파워를 120W로 인가하여 상기 폴리막(14)의 식각공정을 수행한다.
이러한 구성으로 이루어지는 본 발명의 폴리막(14)의 식각공정은 상기 폴리막(14)의 식각공정의 수행시 상기 유도결합형의 나선형공명기를 이용하여 형성시킨 플라즈마를 이용하여 상기 주식각가스인 육불화황가스 및 염소가스의 혼합가스를 전리시켜 상기 전리된 이온들과 폴리막(14)의 반응으로 식각시킨다.
여기서 상기 주식각가스 및 첨가가스 등의 식각가스가 공급되는 홀들을 커버에 형성시킨 챔버를 이용함으로써 상기 가스들을 균일하게 혼합시키면서 공급시킬 수 있다.
또한 상기 유도결합형의 나선형공명기를 이용한 폴리막(14)의 식각공정에서는 플라즈마의 형성시 자기장이 형성되어도 반도체기판(10)이 손상되지 않는 것은 상기 코일과 내벽 사이의 일정공간에 형성된 정전기차폐막이 상기 자기장을 효율적으로 유도하기 때문이다.
즉, 상기 정전기차폐막이 상기 자기장의 Z축 백터성분(Vector Factor)만을 통과시키기 때문에 이온과 상기 내벽과의 충돌을 방지함으로써 상기 자기장에 의한 상기 반도체기판(10)의 손상을 최소화시킬 수 있다.
따라서 본 발명은 상기 폴리막(14)의 식각공정시 최적의 프로파일을 얻을 수 있고, 또한 폴리막(14)과 식각마스크인 포토레지스트(16) 또는 상기 폴리막(14)과 하부막인 산화막(12)의 원하는 식각선택비를 얻을 수 있으며, 마이크로로딩 등을 현격하게 줄일 수 있음으로 인해 이방성모드(Anisotropic Mode)로 형성시킬 수 있다.
본 발명을 이용한 폴리막 식각공정은 디자인룰(Design Rule)이 미세화되어가는 최근의 반도체장치의 제조 즉, 반도체소자가 요구하는 미세 패턴의 스펙을 만족시킬 수 있다.
전술한 구성으로 이루어지는 본 발명의 구체적인 실시예에 대한 작용 및 효과에 대하여 설명한다.
먼저, 반도체기판(10) 상에 산화막(12) 및 폴리막(14)을 순차적으로 형성시킨다.
그리고 소정의 패턴을 형성시키기 위하여 상기 폴리막(14) 상에 식각마스크인 포토레지스트(40)를 형성시킨 후, 사진식각공정을 수행한다.
여기서 상기 폴리막(14)을 패턴으로 형성시키기 위하여 수행되는 본 발명의 폴리막 식각공정은 먼저, 유도결합형의 나선형공명기를 이용하여 플라즈마를 형성시킨다.
그리고 상기 폴리막(14)이 형성된 반도체기판(10) 즉, 웨이퍼가 안착된 챔버 내로 주식각가스인 육불화황가스 및 염소가스를 각각 분당 80cc로 공급하고, 첨가가스인 질소가스 및 산소가스를 분당 각각 10cc로 공급한다.
또한 상기 폴리막(14)의 식각공정의 수행시 5mTorr의 압력 및 40℃의 온도를 형성시킨다.
여기서 상기 40℃의 온도를 유지시키기 위하여 상기 챔버의 냉각기를 이용한다.
그리고 상기 챔버의 상부전극의 소스파워는 800W로 하부전극의 보텀파워는 120W로 인가시킨다.
또한 본 발명은 상기 폴리막(14)의 식각공정시 상기 반도체기판(10)과 전극간의 온도조절을 위하여 5Torr 내지 12Torr의 압력으로 백사이드헬륨(Backside He)을 공급한다.
이에 따라 본 발명은 상기 유도결합형의 나선형공명기를 이용하여 형성된 플라즈마에 의해 염소가스가 전리되어 염소이온 및 염소레디컬이 생성되고, 상기 염소레디컬이 상기 폴리막(14)과 반응하여 상기 폴리막(14)을 식각시킨다.
또한 상기 육불화황가스도 상기 플라즈마에 의해 전리되어 상기 폴리막(14)과 반응하여 식각시킨다.
그리고 상기 질소가스는 상기 폴리막(14)의 식각공정시 식각속도 등을 조절하여 상기 식각공정의 수행으로 형성되는 패턴의 프로파일등을 향상시킨다.
또한 상기 산소가스는 상기 폴리막(14)의 식각공정시 하부막인 산화막(12)과의 식각선택비를 향상시킨다.
그리고 상기의 실시예에서의 식각공정의 조건 즉, 5mTorr의 압력 및 40℃의 온도에서, 챔버의 상부전극의 파워는 800W로 하부전극의 파워는 120W로 인가시키고, 육불화황가스 및 염소가스가 분당 각각 80cc로 공급되어 혼합되는 혼합가스 즉 주식각가스와 각각 분당 10cc로 공급되는 질소가스 및 산소가스를 이용하여 공정을 수행하는 공정조건은 상기 폴리막(14) 중에서도 폴리실리콘막을 식각시키는 최적의 공정조건이다.
또한 전술한 본 발명의 공정조건의 범위내에서 상기 식각공정을 수행하면 상기 폴리막(14)으로 표현되는 텅스텐실리콘막 등의 식각공정의 공정조건을 모두 만족시킬 수 있다.
이에 따라 본 발명은 미세한 패턴을 요구하는 최근의 반도체장치의 제조에 효율적으로 이용할 수 있고, 디자인 룰이 미세화되어가는 최근의 반도체소자가 요구하는 스펙들을 만족시킬 수 있다.
즉, 본 발명은 상기 폴리막(14)의 식각시 원하는 식각선택비를 얻을 수 있고, 또한 버티컬(Vertical)한 이방성모드의 프로파일을 형성시킬 수 있다.
따라서, 본 발명에 의하면 최근의 반도체소자의 스펙을 만족시킬 수 있는 폴리막의 식각공정의 수행으로 반도체소자의 신뢰도가 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (12)
- 유도결합형(Inductive Coupled Type)의 나선형공명기(Helical Resornator)로 형성시킨 플라즈마(Plasma)를 이용하여 폴리막(Poly Film)을 식각시킴을 특징으로 하는 반도체장치의 폴리막 식각방법.
- 제 1 항에 있어서,상기 폴리막은 폴리실리콘막(Poly Si Film)임을 특징으로 하는 상기 반도체장치의 폴리막 식각방법.
- 제 1 항에 있어서,상기 폴리막은 텅스텐실리콘막(WSi Film)임을 특징으로 하는 상기 반도체장치의 폴리막 식각방법.
- 제 1 항에 있어서,상기 폴리막은 폴리실리콘막 또는 텅스텐실리콘막을 포함하는 다층폴리막임을 특징으로 하는 상기 반도체장치의 폴리막 식각방법.
- 제 1 항에 있어서,상기 식각공정은 육불화황가스(SF6Gas) 및 염소가스(Cl2Gas)를 포함하는 혼합가스를 주식각가스로 이용함을 특징으로 하는 상기 반도체장치의 폴리막 식각방법.
- 제 5 항에 있어서,상기 육불화황가스는 분당 100cc 이하로, 상기 염소가스는 10cc 내지 200cc 정도로 공급함을 특징으로 하는 상기 반도체장치의 폴리막 식각방법.
- 제 1 항에 있어서,상기 식각공정은 질소가스(N2Gas) 및 산소가스(O2Gas)를 포함하는 혼합가스를 첨가가스로 이용함을 특징으로 하는 상기 반도체장치의 폴리막 식각방법.
- 제 7 항에 있어서,상기 질소가스는 분당 5cc 내지 15cc 정도로, 상기 산소가스는 분당 20cc 이하로 공급함을 특징으로 하는 상기 반도체장치의 폴리막 식각방법.
- 제 1 항에 있어서,상기 식각공정은 2mTorr 내지 30mTorr 정도의 압력에서 공정을 수행함을 특징으로 하는 상기 반도체장치의 폴리막 식각방법.
- 제 1 항에 있어서,상기 식각공정시 챔버의 상부전극에 인가되는 파워는 600W 내지 2,500W 정도임을 특징으로 하는 상기 반도체장치의 폴리막 식각방법.
- 제 1 항에 있어서,상기 식각공정시 챔버의 하부전극에 인가되는 파워는 200W 이하임을 특징으로 하는 상기 반도체장치의 폴리막 식각방법.
- 제 1 항에 있어서,상기 식각공정은 -10℃ 내지 60℃ 정도의 온도로 공정을 수행함을 특징으로 하는 상기 반도체장치의 폴리막 식각방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970057325A KR19990035509A (ko) | 1997-10-31 | 1997-10-31 | 반도체장치의 폴리막 식각방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970057325A KR19990035509A (ko) | 1997-10-31 | 1997-10-31 | 반도체장치의 폴리막 식각방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990035509A true KR19990035509A (ko) | 1999-05-15 |
Family
ID=66087138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970057325A KR19990035509A (ko) | 1997-10-31 | 1997-10-31 | 반도체장치의 폴리막 식각방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990035509A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100777956B1 (ko) * | 2001-01-22 | 2007-11-21 | 가부시키가이샤 아이에이치아이 | 플라스마 cvd법 및 장치 |
-
1997
- 1997-10-31 KR KR1019970057325A patent/KR19990035509A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100777956B1 (ko) * | 2001-01-22 | 2007-11-21 | 가부시키가이샤 아이에이치아이 | 플라스마 cvd법 및 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100358107C (zh) | 等离子体刻蚀有机抗反射涂层的方法 | |
KR101811910B1 (ko) | 질화규소막에 피처를 에칭하는 방법 | |
KR102023784B1 (ko) | 질화규소막 에칭 방법 | |
US7098141B1 (en) | Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures | |
US7273566B2 (en) | Gas compositions | |
JP2013030778A (ja) | 二層レジストプラズマエッチングの方法 | |
JP2005508078A (ja) | 高アスペクト比形態のエッチング方法 | |
KR20010082216A (ko) | 유전체 재료 플라즈마 에칭 방법 | |
US5849641A (en) | Methods and apparatus for etching a conductive layer to improve yield | |
JP2001110784A (ja) | プラズマ処理装置および処理方法 | |
KR102580124B1 (ko) | 플라스마 처리 방법 | |
KR100291585B1 (ko) | 반도체장치의금속막식각방법 | |
KR100562399B1 (ko) | 유기 반사 방지막 식각 방법 | |
KR19990035509A (ko) | 반도체장치의 폴리막 식각방법 | |
KR100550348B1 (ko) | 반도체소자의 식각방법 | |
KR102148247B1 (ko) | 플라스마 에칭 방법 | |
US6914010B2 (en) | Plasma etching method | |
KR102424479B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
KR100455819B1 (ko) | Acp 방식에 의한 플라즈마 생성방법 | |
KR19990047772A (ko) | 폴리실리콘 식각방법 및 그 식각장치 | |
KR20000020614A (ko) | 반도체소자의 식각방법 | |
JP2021125513A (ja) | 酸化物半導体膜のエッチング方法及びプラズマ処理装置 | |
KR20000012850A (ko) | 반도체소자의 식각방법 | |
KR20070020325A (ko) | 유전체 재료 플라즈마 에칭 방법 | |
KR20010108643A (ko) | 플라즈마를 사용하는 반도체 제조용 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |