KR19990031005A - Transceiver and method using variable sampling rate - Google Patents

Abstract

본 발명은 수행하고자 하는 프로토콜에 적정한 샘플링 속도를 제어부에서 계산하여 수치제어발진기를 통해 클럭을 가변하여 출력하며, 가변되어 출력되는 클럭에 의해 결정되는 샘플링 속도로 중간주파수를 아날로그/디지털 변환부 및 디지털/아날로그 변환부를 통해 샘플링 하는 가변 샘플링 율을 이용한 송수신장치 및 방법에 관한 것이다.The present invention calculates a sampling rate appropriate for the protocol to be performed by the control unit and outputs the clock by varying the clock through a numerically controlled oscillator. The present invention relates to a transceiver and a method using a variable sampling rate for sampling through an analog converter.

Description

가변 샘플링 율을 이용한 송수신장치 및 방법Transceiver and method using variable sampling rate

본 발명은 소프트웨어 무선시스템(Software Radio System)에 관한 것으로, 특히 가변 샘플링 율(Sampling Rate)을 이용한 송수신장치 및 방법에 관한 것이다.The present invention relates to a software radio system, and more particularly, to a transmission and reception apparatus and a method using a variable sampling rate.

상기 소프트웨어 무선시스템을 구현하는데 필요한 기술이 디지털 중간주파수(I/F)인데, 상기 소프트웨어 무선시스템을 설계함에 있어서 여러 가지 프로토콜을 제공하기 위한 방법으로 I/F단을 직접 샘플링하는 디지털 I/F 기법을 사용한다.The technology required to implement the software wireless system is a digital intermediate frequency (I / F), a digital I / F technique for directly sampling the I / F stage as a method for providing various protocols in designing the software wireless system. Use

이때 가장 필수적으로 요구되는 것이 필터링이다. 비교적 넓은 대역을 샘플링하기 때문에 샘플링 속도가 빠른다. 이로 인하여 여러개의 샘플수를 포함하고 있는 I/F에서 원하는 채널을 추출한 후 신호에 영향을 주지 않는 범위내에서 샘플수를 줄여야 한다. 이때 샘플링된 샘플수와 원하는 감쇠된 샘플수의 비가 정수배가 아닌 경우(non-intrger)가 발생할 수 있다.The most essential requirement is filtering. The sampling rate is fast because it samples a relatively wide band. For this reason, the number of samples should be reduced within the range that does not affect the signal after extracting the desired channel from the I / F containing multiple samples. In this case, a ratio between the number of sampled samples and the desired number of attenuated samples may occur (non-intrger).

그 이유는 I/F 대역이 정해지고 이를 샘플링하기 위한 최적의 샘플링 속도를 사용하고 있기 때문이다. 만약, 샘플수의 비가 정수배가 아닌 경우(non-integer)인 경우 수신기 및 송신기 각각에 다운 샘플러(Down Sampler)(105,109) 및 업 샘플러(Up Sampler)(104,110)가 같이 필요하게 된다. 상기 다움 샘플러(105,109)는 샘플링 수를 줄이는 구성이며, 상기 업 샘플러는 샘플링 수를 늘이는 구성이다.This is because the I / F band is defined and the optimum sampling rate is used to sample it. If the ratio of the number of samples is non-integer, the down sampler 105 and 109 and the up sampler 104 and 110 are required in the receiver and the transmitter, respectively. The sampler 105 and 109 are configured to reduce the number of sampling, and the up sampler is configured to increase the number of sampling.

예컨데 기존 방식으로 복조부(106)에 들어가는 데이터의 비(rate)(원하는 데이터 샘플 속도)가 20 메가 비피에스(Mbps)이고, 아날로그/디지털 변환부(ADC)(102)가 50 메가 헤르쯔(Mhz)로 샘플링한다면 다은샘플러(105) 만을 가지고 이를 맞출 수 없다. 왜냐하면 다운샘플러(105)를 가지고는 정수로만 데시메이션(Decimation)이 가능하기 때문이다. 따라서 이를 맞추기 위해서는 일단 업샘플러(104)에서 2배 업샘플링하여 100Mbps로 만들고 다시 이를 5배 다운샘플링하여 20Mbps를 만들어야 한다. 이는 송신기 및 수신기를 복잡하게 만들며, 실질적으로 구현하기가 용이하지 않다.For example, the ratio of the data entering the demodulator 106 (desired data sample rate) is 20 megabits per second (Mbps), and the analog / digital converter (ADC) 102 is 50 megahertz (Mhz). If you sample with), you can not fit it with only the sampler 105. This is because the downsampler 105 can decimate only an integer. Therefore, in order to match this, the upsampler 104 needs to upsample twice to make 100Mbps and then downsample it five times to make 20Mbps. This complicates the transmitter and the receiver and is practically not easy to implement.

따라서 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 샘플링 속도의 고정으로 인하여 발생되는 변환 비율이 항상 정수배가 되도록 샘플링 속도를 가변하는 송수신기를 구현함에 있다.Accordingly, an object of the present invention for solving the above problems is to implement a transceiver that changes the sampling rate so that the conversion ratio generated due to the fixed sampling rate is always an integer multiple.

도 1은 통상적인 송수신장치의 구성도.1 is a block diagram of a conventional transceiver.

도 2는 본 발명의 일 실시 예에 따른 송수신장치의 구성도.2 is a block diagram of a transmission and reception apparatus according to an embodiment of the present invention.

이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 일 실시 예에 따른 송수신장치의 구성은 도 2에 도시된 바와 같이 프로그래머블 디지털 다운 컨버터(Programmable Digital Downconverter)(220), 프로그래머블 디지털 업 컨버터(Programmable Digital Upconverter)(222), 가변클럭발생부(206)로 구성된다.As shown in FIG. 2, a transmitter / receiver according to an embodiment of the present invention includes a programmable digital downconverter 220, a programmable digital upconverter 222, and a variable clock generator. 206.

상기 프로그래머블 디지털 다운 컨버터(Programmable Digital Downconverter)(220)는 도 1에 구비되었던 업 샘플러(104)를 제거한 구조를 가지며, 프로그래머블 디지털 업 컨버터(Programmable Digital Upconverter)(220)는 도 1에 구비된었던 다운 샘플러(109)를 제거한 구조를 가진다.The programmable digital downconverter 220 has a structure in which the up sampler 104 of FIG. 1 is removed, and the programmable digital upconverter 220 is a down which was provided in FIG. The sampler 109 is removed.

한편 상기 가변클럭발생부(206)는 수치제어발진기(NCO; Numeric Controlled Oscillator)를 사용하여 클럭을 가변하여 출력한다. 예를 들어 상기 가변클럭발생부(206)에서 60Mhz 또는 40Mhz(원하는 샘플 비(sample rate)에 정수배)의 샘플링 주파수를 ADC(202)에 제공함으로서 업샘플링을 수행할 필요가 없다. 다시말해 최종적으로 원하는 샘플 비의 정수배가 되는 속도로 아날로그/디지털 변환을 수행하거나 디지털/아날로그 변환을 수행하여 최종 데이터 속도와 보내고자 하는 비가 항상 정수배가 되게 하여 수신단에서는 다운샘플링 만을 수행하고 송신단에서는 업샘플링 만을 수행하면 된다.On the other hand, the variable clock generator 206 uses a Numeric Controlled Oscillator (NCO) to vary and output a clock. For example, the variable clock generator 206 does not need to perform upsampling by providing the ADC 202 with a sampling frequency of 60 MHz or 40 MHz (an integer multiple of the desired sample rate). In other words, perform an analog / digital conversion at a rate that is finally an integer multiple of the desired sample ratio, or perform a digital / analog conversion so that the final data rate and the ratio that you want to send are always integer multiples. You only need to perform sampling.

이하 본 발명에 따른 바람직한 실시 예를 상술한 도 2의 구성을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the configuration of FIG. 2.

상기 도 2의 구성이 기지국에 사용되는 경우에는 기지국 제어장치로부터 단말기를 사용하는 경우에는 키 입력에 의해 다른 프로토콜로의 변환을 요구하는 메시지를 받으면 제어부(CPU, 도면상에 도시되지 않음)에서는 상기 프로토콜에 대한 최적의 샘플링 속도를 계산한다. 이때 상기 CPU에는 제어 명령을 수행하는 처리 프로그램이 포함되어 있어야 한다. 여기서 언급한 제어 명령을 수행하는 처리 프로그램이란 단순히 CPU에서 본 발명을 적용하고자 하는 시스템의 베이스 밴드(Baseband) 신호의 정수배로 샘플링할 수 있도록 가변클럭발생부(206)를 제어하는 것이다. 즉, 단순히 상기 가변클럭발생부(206)를 구상하는 NCO의 값을 설정하는 것을 의미하는 동작이다. 예컨데 코드분할다중접속(CDMA)방식을 사용하는 시스템에서 우리가 원하는 신호가 베이스밴드 신호의 8배 오버 샘플링(over sampling)된 값인 "1.2288Mbps×8"이므로 단순히 가변클럭발생부(206)에 클럭신호가 49.152Mhz가 되도록 상기 NCO 제어신호를 보내주면 되는 것이다.In the case where the configuration of FIG. Calculate the optimal sampling rate for the protocol. At this time, the CPU should include a processing program for executing a control command. The processing program that executes the control command mentioned above simply controls the variable clock generation unit 206 so that the CPU can sample the integer multiple of the baseband signal of the system to which the present invention is applied. That is, the operation simply means setting the value of the NCO contemplating the variable clock generator 206. For example, in a system using a code division multiple access (CDMA) method, since the desired signal is "1.2288 Mbps x 8", which is an eight times oversampled value of the baseband signal, the clock is simply clocked to the variable clock generator 206. The NCO control signal is transmitted so that the signal is 49.152Mhz.

상기 CPU에서 수행하는 제어 과정을 간략하게 도시한다면, "원하는 샘플링 비 설정→원하는 샘플링 비와 50Mhz 샘플링 비 계산→계산에 의한 정수값 취함→원하는 샘플링 비와 계산된 정수 값을 곱함→곱에 의해 결정된 값을 ADC와 DAC의 샘플링 주파수로 결정함" 으로 나타낼수 있다. 상기에서 50Mhz로 샘플링하는 이유는 들어오는 신호의 밴드가 30∼45Mhz라고 가정하였기 때문이다.If the control process performed by the CPU is briefly illustrated, " set the desired sampling ratio → calculate the desired sampling ratio and 50Mhz sampling ratio → take integer values by calculation → multiply the desired sampling ratio by the calculated integer value → The value is determined by the sampling frequency of the ADC and DAC. " The reason for sampling at 50 MHz is because it is assumed that the band of the incoming signal is 30 ~ 45Mhz.

이때 상기 CPU에서 최적의 샘플링 속도를 계산할 시 가장 문제가 되는 것은 I/F 대역에 의해 결정된 최적의 샘플링 속도에 가까운 것을 선택하여야 한다는 것이다. 상기 최적의 샘플링 속도에 가까운 것을 선택할 시 가장 중요한 것은 에일리어싱 필터(aliasing filter) 이다. 상기 필터는 매우 샤프(sharp)한 특성을 가져야 하며, 이에 대한 특성을 바꾸는 것은 불가능하다. 그 이유는 상기와 같은 특성을 만족하는 필터는 SAW 필터이며, 이는 아날로그신호를 처리한다.In this case, the most problematic problem when calculating the optimum sampling rate in the CPU is to select the one close to the optimum sampling rate determined by the I / F band. The most important thing in choosing the one close to the optimum sampling rate is an aliasing filter. The filter must have very sharp characteristics, it is impossible to change the characteristics thereof. The reason is that the filter satisfying the above characteristics is the SAW filter, which processes the analog signal.

따라서 샘플링 속도를 선정시 SWA 필터의 특성 및 I/F단의 최적 샘플링 속도에 주의하여야 한다.Therefore, when selecting the sampling rate, pay attention to the characteristics of the SWA filter and the optimum sampling rate of the I / F stage.

상기 가변클럭발생부(206)에 의해 제공되는 가변 샘플링 주파수에 의해 ADC(202)와 DAC(210)는 인가되는 신호를 샘플링하여 디지털 신호 또는 아날로그 신호를 각각 출력한다. 상기 ADC(202)로부터 출력되는 디지털 신호는 디지털 믹서(203)로 인가되어 제2의 디지털 신호와 믹싱(mixing)되어 다운샘플러(204)로 인가된다. 상기 믹싱되어 인가되는 신호는 다운샘플러(204)에서 시스템에서 요구하는 정수배(2배 내지 3배)로 다운샘플링되어 복조부(205)를 통해 출력된다.The ADC 202 and the DAC 210 sample a signal applied by the variable sampling frequency provided by the variable clock generator 206 and output a digital signal or an analog signal, respectively. The digital signal output from the ADC 202 is applied to the digital mixer 203, mixed with the second digital signal, and applied to the downsampler 204. The mixed and applied signal is downsampled by an integer multiple (two to three times) required by the system from the downsampler 204 and output through the demodulator 205.

또한 변조부(207)를 통해 수신된 신호는 업샘플러(208)로 인가되며, 시스템에서 요구하는 정수배로 업샘플링 된다. 상기 업샘플링된 신호는 디지털 믹서(209)로 인가되어 제2의 디지털 신호와 믹싱되어 원 디지털 신호로 복원된다. 상기 복원된 디지털 신호는 DAC(210)로 인가되어 상기 가변클럭발생부(206)에 의해 제공되는 가변 샘플링 주파수에 의해 아날로그 신호로 변환된다.In addition, the signal received through the modulator 207 is applied to the upsampler 208 and upsampled by an integer multiple required by the system. The upsampled signal is applied to the digital mixer 209, mixed with the second digital signal, and restored to the original digital signal. The restored digital signal is applied to the DAC 210 and converted into an analog signal by the variable sampling frequency provided by the variable clock generator 206.

상기한 바와 같이 본 발명은 샘플링 속도를 가변 시킬수 있는 수치제어발진기를 추가 시킴으로 인해 송신기에서는 업 샘플링(decimation)을 수신기에서는 다운 샘플링(interpolation)을 제거할 수 있다.As described above, the present invention adds a numerically controlled oscillator capable of varying the sampling rate so that upsampling at the transmitter and downpolling at the receiver can be eliminated.

따라서 디지털 I/F에서 가장 중요시 되는 것이 필터 설계이므로 상기 업 샘플링(decimation)과 다운 샘플링(interpolation)을 제거함으로 인해 하드웨어 구현이 매우 용이하게 구현할 수 있는 효과가 있다.Therefore, since the most important factor in digital I / F is the filter design, hardware implementation can be implemented very easily by eliminating the upsampling and downsampling.

Claims (2)

소프트웨어 무선시스템에 있어서,In software wireless systems, 수행하고자 하는 프로토콜에 적정한 샘플링 속도를 계산하여 제어신호를 출력하는 제어부와,A control unit for outputting a control signal by calculating a sampling rate suitable for a protocol to be performed; 상기 제어신호에 의해 샘플링 주파수를 가변하여 결정하고, 상기 결정한 샘플링 주파수를 가지는 클럭을 발생하는 수치제어발진기와,A numerically controlled oscillator for varying and determining a sampling frequency according to the control signal and generating a clock having the determined sampling frequency; 상기 샘플링 주파수에 따른 샘플링 속도로 아날로그 중간주파수 신호를 샘플링 하여 다운 샘플링을 위해 디지털 신호로 출력하는 아날로그/디지털 변환부와,An analog / digital converter for sampling an analog intermediate frequency signal at a sampling rate according to the sampling frequency and outputting the analog intermediate frequency signal as a digital signal for down sampling; 업샘플러를 통해 업샘플링 되어 인가되는 디지털 입력신호를 상기 샘플링 주파수에 따른 샘플링 속도로 샘플링하여 아날로그 신호로 출력하는 디지털/아날로그 변환부로 구성함을 특징으로 하는 가변 샘플링 율을 이용한 송수신장치.And a digital / analog converter configured to sample a digital input signal up-sampled through an upsampler at a sampling rate according to the sampling frequency and output the analog input signal as an analog signal. 소프트웨어 무선시스템의 가변 샘플링 율을 이용한 송수신 방법에 있어서,In the transmission and reception method using a variable sampling rate of a software wireless system, 수행하고자 하는 프로토콜에 적정한 샘플링 속도를 계산하는 과정과,Calculating a sampling rate appropriate for the protocol to be performed, 상기 계산에 의해 결종된 값에 의해 결정된 샘플링 주파수로 가변하여 상기 결정된 샘플링 주파수를 가지는 클럭을 발생하는 과정과,Generating a clock having the determined sampling frequency by varying the sampling frequency determined by the value missing by the calculation; 상기 샘플링 주파수에 따른 샘플링 속도로 아날로그 중간주파수 신호를 샘플링 하여 다운 샘플링을 위해 디지털 신호로 출력하는 과정과,Sampling an analog intermediate frequency signal at a sampling rate according to the sampling frequency and outputting it as a digital signal for down sampling; 업샘플러를 통해 업샘플링 되어 인가되는 디지털 입력신호를 상기 샘플링 주파수에 따른 샘플링 속도로 샘플링하여 아날로그 신호로 출력하는 과정으로 이루어짐을 특징으로 하는 가변 샘플링 율을 이용한 송수신방법.And transmitting a digital input signal that is upsampled through an upsampler at a sampling rate according to the sampling frequency and outputting the analog input signal as an analog signal.